KR0152953B1 - 반도체 패키지용 리드프레임 - Google Patents

반도체 패키지용 리드프레임

Info

Publication number
KR0152953B1
KR0152953B1 KR1019950011570A KR19950011570A KR0152953B1 KR 0152953 B1 KR0152953 B1 KR 0152953B1 KR 1019950011570 A KR1019950011570 A KR 1019950011570A KR 19950011570 A KR19950011570 A KR 19950011570A KR 0152953 B1 KR0152953 B1 KR 0152953B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
paddle
size
attached
Prior art date
Application number
KR1019950011570A
Other languages
English (en)
Other versions
KR960043150A (ko
Inventor
이만수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950011570A priority Critical patent/KR0152953B1/ko
Publication of KR960043150A publication Critical patent/KR960043150A/ko
Application granted granted Critical
Publication of KR0152953B1 publication Critical patent/KR0152953B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 리드 프레임의 패들위에 반도체 칩을 부착하는 다이본딩 공정에서의 리드 프레임에 관한 것으로 리드 프레임(3)에 연결된 패들(2)의 상면에 반도체 칩(1)이 부착 고정되는 반도체 패키지용 리드 프레임에 있어서, 패들(11)의 크기를 종래와 같이 반도체 칩(10)의 크기보다 크게하지 않고, 반도체 칩(11)보다 작고 일정하게 하여 다이본딩을 할때 동일한 크기의 리드 프레임(12)에 여러 크기의 반도체 칩(11)을 부착할 수 있으며, 또한 와이어 본딩시 동일한 크기의 히터 블럭을 사용할 수 있으므로 자재가 절감이 되고 작업효율이 향상되는 것이다.

Description

반도체 패키지용 리드프레임
제 1도는 종래의 리드 프레임에 반도체 칩이 부착되어 있는 구성을 보인 개략사시도.
제 2도는 종래 반도체 칩이 부착된 리드 프레임의 와이어 본딩하는 공정을 설명하기 위한 개략사시도.
제 3도는 본 발명 리드 프레임에 반도체 칩이 부착되어 있는 구성을 보인 개략사시도.
제 4도는 본 발명 리드 프레임의 패들에 여러 크기의 반도체 칩이 부착되어 있는 상태를 보인 구성도.
제 5도는 본 발명리드 프레임에 부착되어 있는 반도체 칩의 와이어 본딩하는 공정을 보인 개략사시도.
* 도면의 주요 부분에 대한 부호의 설명.
10 : 반도체 칩 11 : 패들
12 : 리드 프레임
본 발명은 리드 프레임의 패들위에 반도체 칩을 부착하는 다이본딩 공정에서의 리드 프레임에 관한 것으로, 특히 반도체 칩보다 리드 프레임의 패들 크기를 작고 일정한 크기로 하여 자재의 절감과 작업효율을 향상시킨 반도체 패키지용 리드 프레임에 관한 것이다.
일반적으로 반도체 패키지를 제조함에 있어서는, 소잉 공정에 의하여 개개로 분리된 반도체 칩을 리드 프레임의 패들위에 접착제를 이용하여 부착한 후, 와이어 본딩, 몰딩 공정 및 트림/포밍 공정순으로 진행하여 하나의 반도체 패키지를 제조하게 된다.
상기와 같은 공정중, 리드 프레임에 반도체 칩이 접착되어 있는 구성을 보인 개략사시도가 제 1도에 도시되어 있다.
도시된 바와 같이, 도면에서 1은 반도체 칩을 보인 것이고, 2는 패들을 보인 것이며, 3은 리드 프레임을 보인 것이다.
즉, 반도체 칩(1)의 크기보다 패들(2)의 크기가 약간 크게 설계되어 반도체 칩 (1)이 패들(2)위에 부착되어 있으며, 상기 패들(2)은 리드 프레임(3)에 연결되어 있는 구조로 되어 있는 것이다.
상기와 같은 구성은 리드 프레임(3)에 연결된 패들(2)위에 접착제를 도포하고 반도체 칩(1)을 부착하는 다이본딩 공정에 의하여 수행되고, 다이본딩 후에는 제 2도와 같이 히터 블럭에 다이본딩된 리드 프레임(3)을 올려 놓고 와이어 본딩을 하게 되는 것이다.
그러나, 상기와 같은 종래의 리드 프레임은 패들의 크기를 반도체 칩의 크기보다 약간 크게 해야 하므로 반도체 칩의 크기에 알맞은 패들이 연결된 리드 프레임을 항상 준비하여 사용하여야 하고, 와이어 본딩 공정에서도 맣은 수의 히터 블럭을 준비하여야 하므로, 그에 따른 자재의 손실 및 작업의 효율이 떨어지는 것이다.
이를 감안하여 안출한 본 발명의 목적은 반도체 칩의 크기보다 패들의 크기를 작고 일정하게 함으로써 자재의 절감과 작업의 효율 향상을 기할 수 있도록 한 반도체 패키지용 리드 프레임을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 리드 프레임에 연결된 패들위에 반도체 칩이 부착되는 반도체 패키지용 리드 프레임에 있어서, 반도체 칩의 크기보다 패들의 크기를 작고 일정하게 함으로써 동일한 크기의 리드 프레임 및 피터 블럭을 사용할 수 있도록 한 것을 특징으로 하는 반도체 패키지용 리드 프레임이 제공된다.
이하, 상기한 바와 같은 본 발명에 의한 반도체 패키지용 리드 프레임을 첨부도면에 의거하여 보다 상세히 설명한다.
첨부한 제 3도는 본 발명리드 프레임에 반도체 칩이 부착되어 있는 구성을 보인 개략사시도이고, 제 4도는 본 발명 리드 프레임의 패들에 여러 크기의 반도체 칩이 부착되어 있는 상태를 보인 구성도이며, 제 5도는 리드 프레임에 부착되어 있는 반도체 칩의 와이어 본딩하는 공정을 보인 개략사시도로서, 이에 도시한 바와 같이, 본 발명에 의한 반도체 패키지용 리드 프레임은 리드 프레임(12)에 연결된 패들(11)의 상면에 반도체 칩(10)이 부착 고정되는 반도체 패키지용 리드 프레임에 있어서, 상기 패들(11)의 크기를 종래와 같이 반도체 칩(10)의 크기보다 크게하지 않고, 반도체 칩(10)보다 작고 일정하게 하여 다이본딩을 할때 동일한 크기의 리드 프레임(12)에 여러 크기의 반도체 칩(10)을 부착할 수 있으며, 또한 와이어 본딩시 동일한 크기의 히터 블럭을 사용할 수 있는 것이다.
이와 같이 구성되는 본 발명의 다이본딩 공정은 종래와 동일한 공정으로 이루어 진다. 즉. 리드 프레임(12)에 연결된 패들(11)위에 접착제를 도포하고, 상기 접착제위에 반도체 칩(10)을 부착시키는 것이다.
상기 리드 프레임(12)에 연결된 패들(11)의 크기는 제 4도에 도시된 바와 같이 반도체 (10)보다 작고 동일한 크기이며, 부착되는 반도체 칩(10)은 동일한 크기의 리드 프레임(12)에 다양한 크기를 부착할 수 있도록 되어 있는 것이다.
상기와 같이 다이본딩에 의하여 반도체 칩(10)이 부착된 리드 프레임(12)은 제 5도에 도시된 바와 같이 리드 프레임(12)에 연결된 패들(11)의 크기가 일정하므로 피터 블럭의 교체없이 와이어 본딩을 할 수 있는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 패키지용 리드 프레임에 의하면, 리드 프레임에 연결된 패들의 크기를 종래와 같이 반도체 칩의 크기보다 크게하지 않고, 반도체 칩의 크기보다 작고 일정하게 하여 자재가 절감이 되는 효과가 있으며, 하나의 히터 블럭으로 다양한 크기의 반도체 칩이 부착된 리드 프레임을 와이어 본딩할 수 있으므로 작업효율이 향상되는 등의 효과가 있는 것이다.

Claims (1)

  1. 리드 프레임에 연결된 패들위에 반도체 칩을 부착하여 다이본딩을 하는 반도체 패키지용 리드 프레임에 있어서, 반도체 칩의 크기보다 패들의 크기를 작고 일정하게 함으로써 동일한 크기의 리드 프레임 및 히터 블럭을 사용할 수 있도록 한 것을 특징으로 하는 반도체 패키지용 리드 프레임.
KR1019950011570A 1995-05-11 1995-05-11 반도체 패키지용 리드프레임 KR0152953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011570A KR0152953B1 (ko) 1995-05-11 1995-05-11 반도체 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011570A KR0152953B1 (ko) 1995-05-11 1995-05-11 반도체 패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR960043150A KR960043150A (ko) 1996-12-23
KR0152953B1 true KR0152953B1 (ko) 1998-10-01

Family

ID=19414202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011570A KR0152953B1 (ko) 1995-05-11 1995-05-11 반도체 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR0152953B1 (ko)

Also Published As

Publication number Publication date
KR960043150A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
KR970077540A (ko) 칩 사이즈 패키지의 제조방법
HK1028136A1 (en) Method of preparing an electronic package by co-curing adhesive and encapsulant
KR930011318A (ko) 반도체장치 및 그 제조방법
KR0152953B1 (ko) 반도체 패키지용 리드프레임
JPH0831773A (ja) 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03105950A (ja) 半導体集積回路のパッケージ
JPH0846100A (ja) 半導体集積回路装置
JPH02105450A (ja) 半導体装置
JPS62171131A (ja) 半導体装置
JPH10107075A (ja) 半導体装置及びその製造方法
JPH11251510A (ja) リードフレームおよびこれを用いた半導体装置
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
KR100209682B1 (ko) 반도체 패키지 제조방법
KR20040031995A (ko) 반도체 장치의 멀티칩 패키지 방법
KR0135889Y1 (ko) 복합형 반도체 패키지
JPH10154784A (ja) リードフレームの製造方法
JPH0422159A (ja) 半導体集積回路装置およびその製造方法
KR970007846B1 (ko) 패스트 디바이스용 반도체 패키지
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法
KR20030075788A (ko) 반도체 패키지 구조
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
KR100199829B1 (ko) 반도체패키지용 리드프레임
KR970006222Y1 (ko) 리드프레임
JPH07297345A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee