KR20030075788A - 반도체 패키지 구조 - Google Patents
반도체 패키지 구조 Download PDFInfo
- Publication number
- KR20030075788A KR20030075788A KR1020020015157A KR20020015157A KR20030075788A KR 20030075788 A KR20030075788 A KR 20030075788A KR 1020020015157 A KR1020020015157 A KR 1020020015157A KR 20020015157 A KR20020015157 A KR 20020015157A KR 20030075788 A KR20030075788 A KR 20030075788A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- wire
- semiconductor package
- package structure
- lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
본 발명은 리드프레임을 구조를 개선하여 와이어의 늘어짐을 방지하도록 하는 반도체 패키지 구조에 관한 것이다.
종래 기술은 특히 금선(Au Wire)의 경우 그 무른 특성으로 인하여 와이어가 늘어지는 늘어짐(Sagging) 현상이 발생, 반도체칩의 다른 부분이나 히트싱크에 접속됨으로서 제품의 불량을 초래하게 되는 심각한 문제점이 있었다.
본 발명은 반도체칩이 탑재되며 열방출을 위한 히트싱크와, 상기 히트싱크의 일측에 리드를 포함하는 리드프레임이 구비되고, 상기 반도체칩과 리드 사이에 와이어(Wire)가 연결되며, 몰딩되는 반도체 패키지에 있어서,
상기 리드프레임은 상기 와이어의 늘어짐을 방지하기 위하여 일측에 소정 높이의 받침턱을 형성하여 됨을 특징으로 하는 것으로서,
상기 리드프레임의 받침턱은 리드프레임의 일측을 벤딩가공하거나, 스템핑 가공시 버(Burr)를 조성하여 형성되는 것이다.
Description
본 발명은 반도체 패키지 구조에 관한 것으로서, 특히 리드프레임을 구조를 개선하여 와이어의 늘어짐을 방지하도록 하는 반도체 패키지 구조에 관한 것이다.
종래 기술의 반도체 패키지(100)는 도 1에 도시된 바와 같이, 열방출을 위한 히트 싱크(120)와, 이 히트싱크(120)에 탑재되는 반도체칩(110), 그리고 히트싱크(120)의 일측에 상기 반도체칩과 금(Au) 또는 알미늄(Al)의 가느다란 와이어(Wire)(140)를 연결하는 리드가 포함되는 리드프레임(130) 및 상기 히트싱크(120)와 반도체칩(110)을 감싸 보호하기 위한 몰드물질로 되어 있다.
그런데 와이어에 있어서 금선(Au Wire)은 알미늄선(Al Wire)에 비하여 자체가 상당히 무른 특성을 갖고 있기 때문에 도 2 및 도 3에 도시된 바와 같이 와이어가 늘어지는 늘어짐(Sagging) 현상이 발생된다.
따라서, 패키지 조립과정에서 와이어(40)의 늘어짐 현상이 발생, 반도체칩(10)의 다른 부분이나 히트싱크(120)에 접속됨으로서 제품의 불량을 초래하게 되는 심각한 문제점이 있었다.
본 발명은 상기한 문제점을 해소하기 위하여 안출된 것으로서,
본 발명의 목적은, 리드프레임을 벤딩시키거나 스템핑 기술을 활용하여 패키지 외관은 동일하게 유지하면서 리드프레임에 와이어의 늘어짐을 방지하기 위한 소정 높이의 받침턱을 형성함으로써,
와이어의 늘어짐을 최소화시키고 이에 따라 제품의 불량발생을 최소화하도록 하는 반도체 패키지 구조를 제공함에 있다.
도 1은 종래 기술에 따른 구성도.
도 2는 종래 기술에 따른 일부 단면도,
도 3은 종래 기술에 따른 일부 단면도.
도 4는 본 발명에 따른 일 실시예의 구성도.
도 5는 본 발명에 따른 일 실시예의 구성도.
도 6은 본 발명에 따른 일 실시예의 구성도.
*도면의 주요 부분에 대한 부호의 설명
1: 본 발명에 따른 반도체 패키지 10: 반도체칩
20: 히트싱크 30: 리드프레임
31: 받침턱 40; 와이어
100: 종래 기술의 반도체 패키지 110: 반도체칩
120: 히트싱크 130: 리드프레임
140: 와이어
상기한 목적을 달성하는 본 발명에 따른 반도체 패키지 구조는,
반도체칩이 탑재되며 열방출을 위한 히트싱크와, 상기 히트싱크의 일측에 리드를 포함하는 리드프레임이 구비되고, 상기 반도체칩과 리드 사이에 와이어( Wire)가 연결되며, 몰딩되는 반도체 패키지에 있어서,
상기 리드프레임은 상기 와이어의 늘어짐을 방지하기 위하여 일측에 소정 높이의 받침턱을 형성하여 됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 리드프레임의 받침턱은 리드프레임의 일측을 벤딩가공하여 형성됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 리드프레임의 받침턱은 리드프레임의 스템핑 가공시 버(Burr)를 조성하여 형성됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 리드프레임은 그 재질이 구리(Cu)로 구성됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 와이어는 금선(Au Wire)으로 됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 리드프레임의 받침턱은 벤딩 각도가 90도 이하로 됨을 특징으로 한다.
본 발명에 따른 일 실시예로서,
상기 리드프레임의 버(Burr)는 높이가 리드 두께의 2배 ∼ 4배 전후로 형성됨을 특징으로 한다.
이하 본 발명의 반도체 패키지 구조에 대한 일 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
도 4는 본 발명에 따른 일 실시예의 반도체 패키지(1) 구조의 구성도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 반도체 패키지(1)의 구조는,
반도체칩(10)이 탑재되며 열방출을 위한 히트싱크(20)와, 상기 히트싱크(20)의 일측에 리드를 포함하는 리드프레임(30)이 구비되고, 상기 반도체칩(110)과 리드 사이에 와이어( Wire)(40)가 연결되며, 몰딩되는 반도체 패키지에 있어서,
상기 리드프레임(30)은 상기 와이어(30)의 늘어짐을 방지하기 위하여 일측에 소정 높이의 받침턱(31)을 형성하여 된 것이다.
도 5는 본 발명에 따른 일 실시예의 구성도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 일 실시예로서,
일방향 본딩(Bonding) 패키지의 경우, 상기 리드프레임(30)의 받침턱(31)은본딩이 되는 리드프레임(30)의 끝부분을 벤딩가공하여 형성하였다.
상기 리드프레임의 받침턱(31)은 벤딩 각도가 90도 이하로 됨이 바람직하다.
도 6은 본 발명에 따른 일 실시예의 구성도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 일 실시예로서,
양방향 본딩인 경우, 상기 리드프레임의 받침턱(31)은 리드프레임(30)의 스템핑 가공시 버(Burr)를 소정 높이로 형성되도록 조절하여 조성하여도 무방하다.
상기 리드프레임(30)의 버(Burr)는 높이가 리드 두께의 2배 ∼ 4배 전후로 형성됨이 바람직하다.
상기 리드프레임(30)은 그 재질이 구리(Cu)로 구성됨이 바람직하다.
상기 와이어(40)는 금선(Au Wire)으로 됨이 바람직하다.
본 발명에 따른 상기 받침턱(31)이 형성된 리드프레임이 포함된 반도체 패키지(1)는 MOSET.BJT.Diode.IC 제품에 적용됨이 바람직하다.
이와 같은 구성을 지닌 본 발명에 따른 반도체 패키지(1) 구조는 리드프레임에 형성되는 받침턱(31)이 와이어(40)가 늘어지지 않도록 받혀줌으로써 와이어의 늘어짐 현상을 방지하여 제품의 품질특성을 확보하도록 함과 아울러 불량발생을 최소화하도록 한다.
본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것은 아니다.
이상에서 상세히 살펴 본 바와 같이, 본 발명에 따른 반도체 패키지 구조는,
반도체 패키지의 리드프레임에 와이어의 늘어짐을 방지하기 위한 받침턱을 형성하여 줌으로써,
제품의 특성을 확보하고 불량발생을 최소화하게 하는 잇점을 갖는 기술이다.
Claims (7)
- 반도체칩이 탑재되며 열방출을 위한 히트싱크와, 상기 히트싱크의 일측에 리드를 포함하는 리드프레임이 구비되고, 상기 반도체칩과 리드 사이에 와이어( Wire)가 연결되며, 몰딩되는 반도체 패키지에 있어서,상기 리드프레임은 상기 와이어의 늘어짐을 방지하기 위하여 일측에 소정 높이의 받침턱을 형성하여 됨을 특징으로 하는 반도체 패키지 구조.
- 제 1항에 있어서,상기 리드프레임의 받침턱은 리드프레임의 일측을 벤딩가공하여 형성됨을 특징으로 하는 반도체 패키지 구조.
- 제 1항에 있어서,상기 리드프레임의 받침턱은 리드프레임의 스템핑 가공시 버(Burr)를 조성하여 형성됨을 특징으로 하는 반도체 패키지 구조.
- 제 1항에 있어서,상기 리드프레임은 그 재질이 구리(Cu)로 구성됨을 특징으로 하는 반도체 패키지 구조.
- 제 1항에 있어서,상기 와이어는 금선(Au Wire)으로 됨을 특징으로 하는,
- 제 1항 또는 제 2항에 있어서,상기 리드프레임의 받침턱은 벤딩 각도가 90도 이하로 됨을 특징으로 하는 반도체 패키지 구조.
- 제 1항 또는 제 3항에 있어서,상기 리드프레임의 버(Burr)는 높이가 리드 두께의 2배 ∼ 4배 전후로 형성됨을 특징으로 하는 반도체 패키지 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020015157A KR20030075788A (ko) | 2002-03-20 | 2002-03-20 | 반도체 패키지 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020015157A KR20030075788A (ko) | 2002-03-20 | 2002-03-20 | 반도체 패키지 구조 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030075788A true KR20030075788A (ko) | 2003-09-26 |
Family
ID=32225568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020015157A KR20030075788A (ko) | 2002-03-20 | 2002-03-20 | 반도체 패키지 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030075788A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101524546B1 (ko) * | 2015-01-27 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571031A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Semiconductor device |
JPH02100356A (ja) * | 1988-10-07 | 1990-04-12 | Dainippon Printing Co Ltd | 半導体リードフレーム |
JPH02280366A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 半導体装置 |
US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
JP2001015670A (ja) * | 1999-06-29 | 2001-01-19 | Nec Kansai Ltd | 半導体装置 |
-
2002
- 2002-03-20 KR KR1020020015157A patent/KR20030075788A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571031A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Semiconductor device |
JPH02100356A (ja) * | 1988-10-07 | 1990-04-12 | Dainippon Printing Co Ltd | 半導体リードフレーム |
JPH02280366A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 半導体装置 |
US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
JP2001015670A (ja) * | 1999-06-29 | 2001-01-19 | Nec Kansai Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101524546B1 (ko) * | 2015-01-27 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5313095A (en) | Multiple-chip semiconductor device and a method of manufacturing the same | |
US20090096115A1 (en) | Semiconductor package and method for fabricating the same | |
KR0178623B1 (ko) | 반도체 장치 | |
US6946729B2 (en) | Wafer level package structure with a heat slug | |
US6713864B1 (en) | Semiconductor package for enhancing heat dissipation | |
JP2000294711A (ja) | リードフレーム | |
US20140239476A1 (en) | Semiconductor device with integral heat sink | |
JPH05211262A (ja) | 樹脂封止型半導体装置 | |
KR20030075788A (ko) | 반도체 패키지 구조 | |
TWI267959B (en) | Semiconductor package with chip-supporting member | |
JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
JPH0964266A (ja) | リードフレーム | |
KR0152953B1 (ko) | 반도체 패키지용 리드프레임 | |
KR0132404Y1 (ko) | 반도체 패키지 | |
US11804424B2 (en) | Method for fabricating a semiconductor device by using different connection methods for the semiconductor die and the clip | |
JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPS6344750A (ja) | 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム | |
KR940003587B1 (ko) | 반도체 장치의 패키지 제조방법 | |
JPH04340237A (ja) | 樹脂封止形半導体装置の製造方法 | |
JPH09172032A (ja) | 半導体パッケージ及びその製造方法 | |
JPH04196471A (ja) | 半導体装置 | |
KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 | |
KR0147638B1 (ko) | 반도체 리드 프레임 | |
JPH04168759A (ja) | 半導体装置及びリードフレームとその製造方法 | |
KR0137067B1 (ko) | 히트싱크 내장형 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |