JPH02100356A - 半導体リードフレーム - Google Patents

半導体リードフレーム

Info

Publication number
JPH02100356A
JPH02100356A JP63253415A JP25341588A JPH02100356A JP H02100356 A JPH02100356 A JP H02100356A JP 63253415 A JP63253415 A JP 63253415A JP 25341588 A JP25341588 A JP 25341588A JP H02100356 A JPH02100356 A JP H02100356A
Authority
JP
Japan
Prior art keywords
lead frame
wire
film
semiconductor
semiconductor lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63253415A
Other languages
English (en)
Inventor
Masahiro Fuse
正弘 布施
Hajime Kisanuki
木佐貫　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP63253415A priority Critical patent/JPH02100356A/ja
Publication of JPH02100356A publication Critical patent/JPH02100356A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体チップを実装するために使用され゛る
半導体リードフレームに関する。
（従来の技術） 一般に、半導体チッズと半導体リードフレームを接続す
る方法としては、ワイヤボンディング法が広く利用され
ている。
第３図はワイヤボンディング法に利用されている、従来
の半導体リードフレーム（１０）を示すものである９ この半導体リードフレーム（１０）は、鋼合金、４２ア
ロイなどの金属からなっている。
ワイヤボンディング法は、第４図に示すように、半導体
リードフレーム（１０）のダイパット部分（１１）に半
導体チップ（２０）をグイボンドした後、半導本チップ
（２０）の電極部（２１）と半導体リードフレーム（１
０）のインナーリード（１２）との間を、適当な太さの
金線等からなるワイヤ（３０）・・・で接続するもので
ある。
なお、ワイヤボンディング法には、金線を主体とした熱
圧着法、アルミニウム線を主体とした超音波ボンディン
グ法、両者を組み合わせたサーモソニック法などがある
。
（発明が解決しようとする課題） しかしながら、半導体チップ（２０）のパッド数が多く
なるに連れてワイヤ（３０）・・・が長くなるので、従
来の半導体リードフレーム（１０）を利用したワイヤボ
ンディング法では、第５図に示すようにワイヤ（３０）
同志が接触してショートしたり、ワイヤ（３０）が垂れ
下がり、半導体リードフレーム（１０）のグイバット部
分（１１）に接触してショートを起こすという問題が発
生する。
本発明の目的は、以上の技術的課題を解決し、ワイヤ同
志がショートしたり、垂れ下って、グイバット部分とシ
ョートすることのない半導体リードフレームを縄供する
ことにある。
（課題を解決するための手段） 以上の技術的課題を解決するために、半導体リードフレ
ームにおいて、リードフレームのダイパット周縁にフィ
ルムを配設するように構成した。
（作用） 以上のように構成された本発明の半導体リードフレーム
にあっては、半導体チップの電極部と半導体リードフレ
ームのインナーリードとの間を接続するワイヤが、グイ
バット周縁ζ；配設されたフィルムに係止される。
従って、ふらついてワイヤ同志がショートしたり、垂れ
下がってグイバット部分とショートすることがない。
（実施例） 以下、図面を基にして本発明の詳細な説明する。
第１図は、本発明にかかる半導体リードフレーム（１）
を示している。
（２）は、下面に接着剤層（３）が形成されたフィルム
である。
このフィルム（２）は、下面の接着剤層（３）によって
半導体リードフレーム（１）のダイパット部分（４）周
縁に接着されている。
フィルム（２）には、接着剤付きの、ポリイミド、ＰＥ
Ｔ等からなるプラスチック製フィルムなどが好適に使用
される。
また、フィルム（２）の中央には角形の窓孔（２′）が
穿設されており、フィルム（２）をダイパット部分（４
）に接着したときにこの窓孔（２′）からダイパット部
分（４）上面が露呈している。
このようにフィルム（２）が貼付けられた本発明の半導
体リードフレーム（１）のその他の点については、先に
第３図で説明した従来の半導体リードフレーム（ｌＯ）
と同様であり、フィルム（２）の窓孔（２′）から露呈
するグイバット部分（４）に、ワイヤボンディング法に
よって半導体チップ（２０）をグイボンドした後、半導
体チップ（２０）の電極部（２１）と半導体リードフレ
ーム（１）のインナーリード（５）との間をワイヤ（３
０）で接続して半導体を構成する。
第２図は、本発明にかかる半導体リードフレーム（１）
を使用して構成された半導体の一部分を示している。
以上のものにあっては、ワイヤ（３０ンがフィルム（２
）に係止されるので、ワイヤ（３０）同志がふらついて
接触しあったり、ワイヤ（３０）が垂れ下がってダイパ
ット部分（４）に接触したすせず、従って、ショートす
る心配がない。
（発明の効果） 以上何れにしても本発明の半導体リードフレームによ・
れば、半導体チップと半導体リードフレームをワイヤで
接続した際、ワイヤが長くなって垂れ下がってもワイヤ
がフィルム上に接触してワイヤ同志の接触や半導体リー
ドフレームのダイパット部分との電気的ショートを防ぐ
ことができる。
従って、本発明の半導体リードフレームを用いることに
よって、ワイヤのショートのない信傾性の高いワイヤボ
ンディングを行うことができる。
【図面の簡単な説明】
第１図（イ）、（ロ）は本発明にかかる半導体リードフ
レームの平面図と拡大図、 第２図は本発明の半導体リードフレームで構成された半
導体の一部断面図、 第３図（力、（ロ）は従来の半導体リードフレームの平
面図と拡大図、 第４．５図は何れも従来の半導体リードフレームで構成
した半導体の一部断面図を表す。 １．１０・・・半導体リードフレーム ２・・・フィルム ２′・・・窓孔 ３・・・接着剤層 ４．１１・・・ダイパット部分 １２・・・インナーリード ２０・・・半導体チップ ２１・・・電極部 ３０・・・ワイヤ ＃導体リードフレーム１ ／ （イ） （イ） 第 図

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレームのダイパット周縁にフィルムを配
    設したことを特徴とする半導体リードフレーム
  2. （２）上記フィルムは接着剤付きのプラスチックフィル
    ムであることを特徴とする請求項第１項に記載の半導体
    リードフレーム
JP63253415A 1988-10-07 1988-10-07 半導体リードフレーム Pending JPH02100356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63253415A JPH02100356A (ja) 1988-10-07 1988-10-07 半導体リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63253415A JPH02100356A (ja) 1988-10-07 1988-10-07 半導体リードフレーム

Publications (1)

Publication Number Publication Date
JPH02100356A true JPH02100356A (ja) 1990-04-12

Family

ID=17251072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63253415A Pending JPH02100356A (ja) 1988-10-07 1988-10-07 半導体リードフレーム

Country Status (1)

Country Link
JP (1) JPH02100356A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359224A (en) * 1990-09-24 1994-10-25 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
KR20030075788A (ko) * 2002-03-20 2003-09-26 세미웰반도체 주식회사 반도체 패키지 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359224A (en) * 1990-09-24 1994-10-25 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
KR20030075788A (ko) * 2002-03-20 2003-09-26 세미웰반도체 주식회사 반도체 패키지 구조

Similar Documents

Publication Publication Date Title
KR910008986B1 (ko) 반도체 장치용 리드프레임
US7075173B2 (en) Interposer including adhesive tape
JPS60167454A (ja) 半導体装置
JPH02100356A (ja) 半導体リードフレーム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH02106061A (ja) 半導体リードフレームのテーピング方法
JPS62296528A (ja) 樹脂封止型半導体装置
JPS63152161A (ja) 半導体装置
JPH01134958A (ja) 半導体装置
JPH02122662A (ja) 半導体リードフレーム及びそのテーピング方法
JPH06216313A (ja) 樹脂封止半導体装置
KR100212391B1 (ko) 반도체 패키지 구조
JPS63142840A (ja) 半導体装置
JPS63137464A (ja) 半導体装置用リ−ドフレ−ム
JPH02303057A (ja) リードフレーム
JPS6345842A (ja) プラスチツク・パツケ−ジ
JP2958098B2 (ja) 半導体装置
JPH07297345A (ja) 半導体装置用リードフレーム
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH06163789A (ja) 半導体装置
JPH02112242A (ja) 半導体装置
JPH04174548A (ja) リードフレーム
JPS63265455A (ja) リ−ドフレ−ム
JPH03169057A (ja) 半導体装置