JPH02122662A - 半導体リードフレーム及びそのテーピング方法 - Google Patents

半導体リードフレーム及びそのテーピング方法

Info

Publication number
JPH02122662A
JPH02122662A JP63276923A JP27692388A JPH02122662A JP H02122662 A JPH02122662 A JP H02122662A JP 63276923 A JP63276923 A JP 63276923A JP 27692388 A JP27692388 A JP 27692388A JP H02122662 A JPH02122662 A JP H02122662A
Authority
JP
Japan
Prior art keywords
lead frame
film
semiconductor
inner lead
semiconductor lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63276923A
Other languages
English (en)
Inventor
Masahiro Fuse
正弘 布施
Hajime Kisanuki
木佐貫　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP63276923A priority Critical patent/JPH02122662A/ja
Publication of JPH02122662A publication Critical patent/JPH02122662A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体チップを実装するために使用される半
導体リードフレーム及びそれをテーピングする方法に関
するものである。
（従来の技術） 近年、半導体リードフレームのインナーリード部分が多
ピン化するに伴って、搬送時や工程中等に半導体リード
フレームが変形し、インナーリード同志が接触したり、
インナーリードの先端が上下にばらついたりすることが
ある。
そこで、プラスチックテープでテーピングを行い、半導
体リードフレームのインナーリード部分の変形を防ぐ手
段が採られている。
第４図は、テーピングがされる前の半導体リードフレー
ム（ａ）を示すものである。
そして、従来はかかる半導体リードフレーム（ａ）のイ
ンナーリード（２０）の変形を防ぐため、第５図のよう
にインナーリード（２０）の中央部分に互ってプラスチ
ックテープ（１０）を接着している。
そして、第６図のように半導体チップ（３０）を半導体
リードフレーム（ａ）のダイパッド部（２１）上にグイ
ボンドし、半導体チップ（３０）のｅＪ１ｗ１部（３１
）とインナーリード（２０）とをそれぞれワイヤ（２２
）で接続する。
（発明が解決しようとする課題） しかし、半導体チップ（３０）のパッド数が多くなるに
連れてワイヤ（２２）が長くなるので、従来のような、
インナーリード中央部にプラスチックテープが接着され
た半導体リードフレームにあっては、第７図に示すよう
にワイヤ（２２）同志が接触してショートしたり、ワイ
ヤ（２２）が垂れ下がってダイパッド部分（２１）に接
触してショートを起こすといった問題が発生する。
本発明の目的は、以上の技術的課題を解決し、ワイヤ同
志がショートしたり、垂れ下って、ダイパッド部分とシ
ョートすることを防ぐことのできる半導体リードフレー
ムとそのテーピング方法を提供することにある。
（課題を解決するための手段） 以上の技術的課題を解決するために、先ず第１の手段と
して、リードフレームのダイパッド周縁の下面とインナ
ーリード先端の下面をフィルムで接続するようにして半
導体リードフレームを構成すると共に、かかる半導体リ
ードフレームのテーピング方法として、これらダイパッ
ド周縁下面とインナーリード先端下面をフィルムで接続
する方法を構成したものである。
そしてまた、第２の手段として、リードフレームのダイ
パッド周縁の上面とインナーリード先端の下面をフィル
ムで接続するようにして半導体リードフレームを構成す
ると共に、かかる半導体リードフレームのテーピング方
法として、これらダイパッド周縁の上面とインナーリー
ド先端の下面をフィルムで接続する方法を構成したもの
である。
（作用） リードフレームのダイパッド周縁の上面もしくは下面と
インナーリード先端の下面とをフィルムで接続すること
により、インナーリード部分はしっかりと保持され、変
形しない。
しかも、半導体チップの電極部と半導体リードフレーム
のインナーリードとの間を接続するワイヤは、フィルム
に当接するので、ふらついてワイヤ同志がショートした
り、垂れ下がってダイパッド部分とショートすることが
ない。
（実施例） 以下、図面を基にして本発明の詳細な説明する。
第１図は、銅合金、４２アロイなどの金属からなる、半
導体リードフレーム（ａｌ）を示すものである。
（１）はフィルムであって、このフィルム（１）の上面
に塗布された接着剤（２）によって、半導体リードフレ
ーム（ａｌ）のダイパッド部分（２１）の周縁下面とイ
ンナーリード（２０）の先端下面を接続するようにフィ
ルム（１）が接着固定されている。
フィルム（１）には、例えば接着剤付きの、ポリイミド
、ＰＥＴ等からなるプラスチック製フィルムなどが好適
に使用される。
フィルム（１）の中央には角形の窓孔（１′）が穿設さ
れており、フィルム（１）をダイパッド部分（２１）下
面に接着したときにこの窓孔（１′）からダイパッド部
分（２１）の下面が露呈するようになっている。
次に、第２図に示される半導体リードフレーム（ａ２）
において、（３）・・・はフィルムであって、このフィ
ルム（３）の上面と下面には接着剤（４）（５）が塗布
されている。
そして、フィルム（３）上面の接着剤（４）がインナー
リード（２０）の先端下面に接着し、下面の接着剤（５
）がダイパッド部分（２１）の周縁下面に接着して、両
者を接続するようにフィルム（３）が接着固定されてい
る。
以上のような半導体リードフレーム（ａｌ）　　（ａ２
）に半導体チップ（３０）を接続する方法としては、一
般にワイヤボンディング法が広く利用されている。
第３図（イ〉に示すものは、先に第１図で説明した半導
体リードフレーム（ａｌ）のダイパッド部分（２１）上
面に半導体チップ（３０）をグイボンドした後、半導体
チップ（３０）の電極部（３１）と半導体リードフレー
ム（ａｌ）のインナーリード（２０）との間を、適当な
太さの金線等からなるワイヤ（２２）でそれぞれ接続し
たものである。
同図（ロ）は、同じ様にして、先に第２図で説明した半
導体リードフレーム（ａ２）に半導体チップ（３０）を
ワイヤボンディングしたものを示している。
なお、ワイヤボンディング法には、金線を主体とした熱
圧着法、アルミニウム線を主体とした超音波ボンディン
グ法、両者を組み合わせたサーモソニック法などがある
。
以上のように構成された半導体リードフレーム（ａｌ）
及び半導体リードフレーム（ａ２）にあっては、ダイパ
ッド部分（２１）周縁とインナーリード（２０）先端を
接着固定しているフィルム（１）またはフィルム（３）
によって、インナーリード（２０）はしっかりと保持さ
れ、搬送時や工程中等においても変形しない。
また、電極部（３１）とインナーリード（２０）を接続
するワイヤ（２２）は、フィルム（１）またはフィルム
（３）上面の接着剤（２）（４）で固定されるので、ワ
イヤ（３０）同志がふらついて接触しあったり、ワイヤ
（３０）が垂れ下がってダイパッド部分（４）に接触し
たりすることがなく、ショートの心配がない。
（発明の効果） 以上何れにしても本発明によれば、インナーリードをし
っかりと保持して、搬送時や工程中等における変形を防
止することができる。
しかも、電極部とインナーリードを接続するワイヤは、
フィルム上に係止されるので、ワイヤ同志がふらついて
接触しあったり、垂れ下がってダイパッド部分に接触し
たりすることがなく、ショートの心配がない 従って、ワイヤのショートのない信頼性の高い半導体製
品を得ることができる。
【図面の簡単な説明】
第１図は本発明にかかる半導体リードフレームの拡大図
、 第２図は本発明の他の手段にかかる半導体リードフレー
ムの拡大図、 第３図（イ〉は第１図の半導体リードフレームで構成し
た半導体の一部縦断面図、 第３図（ロ）は第２図の半導体リードフレームで構成し
た半導体の一部縦断面図、 第４図はテーピングされる前の半導体リードフレームの
平面図、 第５図は従来の半導体リードフレームの平面図、第６．
７図は何れも第５図の半導体リードフレームで構成した
半導体の一部縦断面図を表す。 ａ、ａｌ、ａ２・・・半導体リードフレーム１．３、Ｉ
Ｏ・・・フィルム １″・・・窓孔 ２．４．５・・・接着剤 ２０・・・インナーリード ２１・・・ダイパッド部分 ２２・・・ワイヤ ３０・・・半導体チップ ３１・・・電極部 出　　願　　人 大日本印刷株式会社 弔 図 第 図

Claims (8)

    【特許請求の範囲】
  1. （１）リードフレームのダイパッド周縁の下面とインナ
    ーリード先端の下面がフィルムで接続されている半導体
    リードフレーム
  2. （２）上記フィルムは上面に接着剤が塗布されたプラス
    チックフィルムであることを特徴とする請求項第１項に
    記載の半導体リードフレーム
  3. （３）リードフレームのダイパッド周縁の下面とインナ
    ーリード先端の下面をフィルムで接続することを特徴と
    する半導体リードフレームのテーピング方法
  4. （４）上記フィルムは上面に接着剤が塗布されたプラス
    チックフィルムであることを特徴とする請求項第３項に
    記載の半導体リードフレームのテーピング方法
  5. （５）リードフレームのダイパッド周縁の上面とインナ
    ーリード先端の下面がフィルムで接続されている半導体
    リードフレーム
  6. （６）上記フィルムは上下両面に接着剤が塗布されたプ
    ラスチックフィルムであることを特徴とする請求項第５
    項に記載の半導体リードフレーム
  7. （７）リードフレームのダイパッド周縁の上面とインナ
    ーリード先端の下面をフィルムで接続することを特徴と
    する半導体リードフレームのテーピング方法
  8. （８）上記フィルムは上下両面に接着剤が塗布されたプ
    ラスチックフィルムであることを特徴とする請求項第７
    項に記載の半導体リードフレームのテーピング方法
JP63276923A 1988-11-01 1988-11-01 半導体リードフレーム及びそのテーピング方法 Pending JPH02122662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63276923A JPH02122662A (ja) 1988-11-01 1988-11-01 半導体リードフレーム及びそのテーピング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63276923A JPH02122662A (ja) 1988-11-01 1988-11-01 半導体リードフレーム及びそのテーピング方法

Publications (1)

Publication Number Publication Date
JPH02122662A true JPH02122662A (ja) 1990-05-10

Family

ID=17576280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63276923A Pending JPH02122662A (ja) 1988-11-01 1988-11-01 半導体リードフレーム及びそのテーピング方法

Country Status (1)

Country Link
JP (1) JPH02122662A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5359227A (en) * 1991-07-12 1994-10-25 Vlsi Technology, Inc. Lead frame assembly and method for wiring same

Similar Documents

Publication Publication Date Title
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH02155256A (ja) 半導体装置
JP3077668B2 (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
JPH02278740A (ja) 半導体装置のパッケージング方法
JPH02122662A (ja) 半導体リードフレーム及びそのテーピング方法
JPH04120765A (ja) 半導体装置とその製造方法
JPH02106061A (ja) 半導体リードフレームのテーピング方法
JP2788011B2 (ja) 半導体集積回路装置
JPH02100356A (ja) 半導体リードフレーム
JPH06216313A (ja) 樹脂封止半導体装置
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP2587533B2 (ja) リードフレーム
JPH11135539A (ja) 半導体装置及びその製造方法
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
JP2542675B2 (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH04174548A (ja) リードフレーム
JPH01231333A (ja) 半導体装置の製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH02280366A (ja) 半導体装置
JPH04278548A (ja) 樹脂封止型半導体装置
JPS6269524A (ja) 半導体装置の製造方法
JPH0376693A (ja) Ｉｃカード