KR20040031995A - 반도체 장치의 멀티칩 패키지 방법 - Google Patents

Abstract

본 발명은 반도체 장치의 멀티 칩 패키지 방법에 관한 것으로, 종래에는 칩 사이즈가 동일하거나 유사한 경우에 양산성에 어려움이 있었고 잘 알려져 있지 않았다. 본 발명은, 리드온칩 리드프레임인 경우, 업셋을 준 리드프레임의 인너리드에 제1칩을 부착하고, 그 아래에 접착제나 테이프를 사용하여 제2칩을 부착하여 패키지함에 특징이 있다. 또한, 패드가 있는 리드프레임인 경우, 패드부분에 업셋을 가하고 그 패드 아래에 제1칩, 제2칩을 차례로 부착하여 스택구조를 구성할 수가 있다. 이때, 리드프레임을 뒤집어 가면서 공정을 수행하므로 LOC 다이본더와 에폭시 다이본더를 그대로 사용할 수 있으며, 리드프레임을 뒤집더라도 장비의 작동에 문제가 없다. 또 장비 추가 없이 안정적인 양산이 가능하고 스택 구조의 두께가 얇아서 구조적으로 안정된다. 또한, 칩 사이즈가 동일 또는 유사한 센터 패드 칩과 에지패드 칩을 스택 시킬 수 있고, 2개 모두 센터 패드 칩인 경우에도 스택이 가능하다.

Description

반도체 장치의 멀티칩 패키지 방법{Method for packaging multi chip of semiconductor device}

본 발명은 멀티 칩 패키지(Multichip package)에 관한 것으로, 리드온칩(LOC:Lead on Chip) 리드프레임을 적용한 구조에서 추가 장비 투자없이 기존 생산 설비만으로 제작 할 수 있도록 한 리드온칩 리드프레임 칩 스택 패키지 및 그 방법에 관한 것이다.

일반적으로 메모리 반도체(DRAM)의 패키지 생산에 있어서 리드온칩 리드프레임(Leadframe)을 적용한 구조를 메인으로 적용하고 있다. 그러나 일반적인 에폭시 리드프레임 구조로는 여러형태의 칩 스택 구조가 제안되었고 또 생산되고 있으나 LOC 구조는 칩 스택을 하여 양산하는 것이 불가한 것으로 인식되어져 왔다.

따라서 본 발명은 리드온칩 리드프레임의 인너 리드(inner lead)에 업셋(upset)을 주고 다이 어테치(die attach), 와이어 본딩(wire bonding) 공정 진행시에 리드프레임을 뒤집어 가며 작업하는 방법을 적용하여 장비의 추가 없이 기존 생산 설비만으로 생산할 수 있도록 한 리드온칩 리드프레임 칩 스택 패키지 및 그 방법을 제공하기 위한 것이다.

본 발명은 센터 패드 칩(Center Pad chip)과 에지 패드 칩(Eage Pad chip)간의 스택에 최적화된 구조이나 경우에 따라 제2 칩의 본딩 와이어의 길이를 길게 해준다면 센터 패드 칩들간의 스택도 가능해진다.

또한, 웨이퍼 레벨 CSP등에 많이 적용되는 패드 재배열(Pad Redistribution) 방법을 사용하여 센터 패드를 갖는 제2칩을 에지 패드로 변경시켜 준다면 디램(DRAM)들 간의 스택을 만들 수 있게 된다. 예를 들어, 256M 디램 2개 스택으로 512M 디램 제작이 가능하다.

도 1은 본 발명에 의한 센터 패드 칩과 에지 패드 칩의 멀티 칩 패키지 개략 구조도.

도 2a 내지 도 2e는 본 발명에 의한 멀티 칩 패키지의 주요 공정도.

도 3은 본 발명에 따른 센터 칩들간의 스택 패키지 구조도.

도 4a 내지 도 4e는 본 발명에 의한 다른 실시 예를 보인 멀티 칩 패키지 공정도.

도 5는 본 발명에 의한 멀티 칩 패키지에서 제1칩의 사이즈가 제1칩보다 클 경우의 예시도.

<도면의 주요 부분에 대한 부호의 설명>

10, 100 : 리드프레임

110 : 리드프레임의 패드

20, 200 : 제1칩

21, 41, 61, 201, 401, 601 : 본딩 와이어

31, 32, 301, 302 : 접착제

40, 60, 400, 600 : 제2칩

50, 500 : 몰딩 수지

상기 목적을 달성하기 위한 본 발명은, 업셋을 준 리드프레임에 제1칩을 부착하고, 그 아래에 접착제나 테이프를 사용하여 제2칩을 부착하여 패키지함에 특징이 있다.

리드프레임에 칩을 부착하여 패키징 하는 반도체 패키지 방법에 있어서,

업셋을 가한 LOC 리드프레임의 인너 리드에 리드온칩 다이 본더를 사용하여 제1칩을 부착하는 공정과; 상기 리드프레임을 180도 뒤집어서 에폭시 다이본더를 사용하여 상기 제1칩에 제2칩을 부착하는 공정과; 상기 제2칩을 부착한 후, 다시 뒤집어서 상기 제1칩의 와이어 본딩을 하는 공정과; 상기 제1칩 와이어 본딩 후 다시 뒤집어서 제2칩의 와이어 본딩을 하는 공정과; 이후 일반적인 플라스틱 패키지 양산 공정에 의해서 몰딩(molding), 레이저 마킹(Laser Marking), 트림(Trim), 프래팅(Plating), 포밍(Forming)의 일반 패키지 공정을 수행하도록 이루어진다.

(실시예 1)

이하 본 발명의 제 1 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.

도 1은 본 발명에 의한 센터 패드 칩과 에지 패드 칩의 멀티 칩 패키지 개략 구조도이고, 도 2a 내지 도 2e는 본 발명에 의한 멀티 칩 패키지의 주요 공정도이다.

도 2a는 제1칩 부착 공정도로서, 업셋을 가한 리드프레임(10)의 인너리드에 LOC 다이 본더를 사용하여 제1칩(20)을 부착한다. 이때 접착제(31) 또는 접착 테이프를 이용한다.

도 2b는 제1칩에 제2칩을 부착하는 공정도로서, 제1칩(20)을 부착한 리드프레임(10)을 180도 뒤집어서 제1칩(10)의 상면에 접착제(32)를 사용하여 제2칩(40)을 부착한다. 이는 기존 에폭시 다이본더를 사용하여 부착한다. 이때 리드프레임을 180도 뒤집어도 장비 작동에는 문제가 없다. 그리고 상기 접착제(32) 대신에 접착 테이프를 사용할 수 있다.

도 2c는 제1칩의 와이어 본딩 공정도로서, 도 2b와 같이 제1칩(20)에 제2칩(40)을 부착 한 후, 다시 180도 뒤집는다. 그런 후 제1칩(20)과 인너리드 사이에 와이어(21)를 본딩하여 제1칩(20)의 와이어 본딩을 완료한다.

도 2d는 제2칩의 와이어 본딩 공정도로서, 상기 도 2c와 같이 제1칩(20)의 와이어 본딩후, 다시 180도 뒤집어서 제2칩(40)과 인너리드 사이에 와이어(41)를 본딩하여 제2칩(40)의 와이어 본딩을 완료한다.

이때 제2칩(40)의 스티취 본딩이 가능하도록 리드프레임(10)의 스티취 본딩 부분에 도 1에서와 같이 은도금(silver plating)(42)을 할 수도 있다.

한편, 와이어 본딩 히터 블록(Wire Bonding Heater Block)에 제1칩(20)의 와이어(21)가 손상되지 않도록 홈을 파준다면 제2칩의 와이어 본딩에 아무 문제가 없다. 그리고, 제1칩(20)의 와이어 본딩을 먼저 한 후 제2칩(40)의 와이어 본딩을 한 것은 와이어 본딩 상의 편의를 위한 것이며, 도 2c의 제2칩 부착 공정후 뒤집지 않고 제2칩(40)의 와이어 본딩 공정을 먼저하고, 그후 뒤집어서 제1칩(20)의 와이어 본딩 공정을 행하여도 무방하다.

도 2e는 일반 플라스틱 패키지 양산 공정에 따라 패키지 공정을 수행한 결과를 보인 것이다. 상기와 같이 리드프레임(10)의 업셋 영역 내에 제1칩(20)과 제2칩(40)을 스택 구조로 부착하고 각각 와이어 본딩한 후에, 몰딩 수지(50)에 의해 몰딩하는 몰딩공정, 레이저 마킹공정, 트림공정, 프래팅공정, 포밍공정 등을 거쳐서 도 2e와 같이 멀티 칩 패키지를 완성한다.

도 3은 본 발명에 따른 센터 칩들간의 스택 패키지 구조를 보인 것이다. 이는 제1칩(20)과 제2칩(60)이 모두 센터 패드 칩인 경우를 보인 것이다. 이 경우 제2칩(60)의 와이어(61)를 길게 하여 본딩한 것으로서, 동일 용량의 디램 2세트를 상기와 같은 방법으로 스택할 경우 용량이 2배가 될 수 있다.

또한, 제2칩(60)의 패드를 재배치(Redistribution) 방법을 사용하여 에지 패드 위치 또는 적절한 위치로 패드 위치를 변경시켜서 칩 스택을 구성할 수도 있다.

(실시예 2)

도 4a 내지 도 4e는 본 발명에 의한 다른 실시예를 보인 멀티 칩 패키지 공정도이다.

일반적인 패드가 있는 리드프레임을 사용하여 칩을 스택구조로 패키지 하는 공정을 보인 것이다. 리드프레임의 패드는 그 리드프레임 패드에 부착하는 칩의 사이즈 보다 작게 구성하고, 여기에 업 셋을 가해 그 아래에 제1칩과 제2칩을 부착하도록 한 것이다.

도 4a는 리드프레임의 패드에 제1칩을 부착한 공정도이다. 패드(110) 부분에 업 셋이 가해진 리드프레임(100)의 패드(110)에 제1칩(200)을 접착제(301)를 이용하여 부착(Attach)한다. 이는 LOC 다이 본더를 사용하여 공정을 수행한다.

도 4b는 리드프레임(100)을 180도 뒤집어서 제2칩(400)을 부착한 공정도이다. 리드프레임(100)을 180도 뒤집으면, 기존 에폭시 다이 본더를 사용하여 제1칩(200)에 제2칩(400)을 부착할 수 있다. 이때 접착제(302)나 접착 테이프를 사용하고, 리드프레임을 뒤집더라도 장비 작동에는 지장이 없다.

도 4c는 도 4b와 같이 제2칩(400)을 부착한 후 다시 리드프레임(100)을 180도 뒤집어서 제1칩(200)의 와이어 본딩을 진행 한 것이다.

도 4d는 다시 180도 뒤집어서 제2칩(400)의 와이어 본딩을 진행한 것으로 이때 구조상 제1칩(200)의 와이어(201)가 바닥에 닫지 않으므로 와이어본딩 작업성에 문제가 없다.

도 4e는 제1,제2칩의 와이어 본딩 후, 기존 일반적인 플라스틱 패키지 공정에 따라 몰딩 수지(500)를 이용한 몰딩공정, 레이저 마킹공정, 트림 공정, 플래팅공정, 포밍 공정을 거쳐 패키지 공정을 수행한 것을 보인 것이다.

따라서, 일반적인 리드프레임(100)의 패드(110) 사이즈를 칩(200)(400) 사이즈 보다 작게 만들고, 업 셋을 가한 후 그 아래에 제1칩(200)과 제2칩(400)을 차례로 부착한다. 리드프레임 패드(110) 아래쪽에 접착제(301)나 테이프를 부착시키는 방법으로 제1칩(200) 부착을 하며, 기존 양산 공정에 사용하는 LOC 다이 본더 장비를 모디파이(Modify) 없이 적용이 가능하며, 제1칩(200) 부착후 리드프레임(100)을 뒤집어서 제2칩(400)을 부착하면, 기존 에폭시 다이 본더의 사용이 가능하며, 메가진 투 메가진(Magazine to Magazine)등의 특수기능이 없는 장비에서도 작업이 가능하다.

또한 칩 부착을 모두 마친 후 와이어 본딩을 하므로 공정이 단순하며, 제1칩(200)의 와이어(201) 높이가 리드프레임 패드(110) 높이보다 낮으므로 이를 뒤집어 제2칩(400)의 와이어 본딩을 진행할 때 작업성이 확보된다.

도 5는 본 발명에 의한 멀티 칩 패키지에서 제1칩의 사이즈가 제1칩보다 클 경우의 예시도이다. 이와 같이 제1칩(200)에 비해 제2칩(600)의 사이즈가 클 경우 제1칩(200)의 아래에 제2칩(600)을 같은 방향으로 부착하여 와이어 본딩 방향이 같도록 와이어 본딩 할 수 있다.

이와 같이 본 발명에 의해 칩 스택구조로 멀티 칩 패키지를 제작하는 방법은, 메모리 반도체 업체에서 양산에 사용하는 패키징 장비를 활용하여 양산이 가능하며, 스택 층의 두께가 얇기 때문에 구조적으로 매우 안정되어 있다.

따라서, 본 발명은 센터 패드와 에지 패드를 갖는 칩을 함께 스택 구조로 패키징 할 수 있다. 또한, 2개의 칩 모두가 센터 패드를 갖는 경우에도 스택 구조를 이룰 수 있으며, 경우에 따라서는 제2칩의 패드를 에지 패드로 재배치 해주면 보다 손쉽게 칩 스택이 가능한 효과가 있다. 또한, 본 발명은 추가 투자비용 없이 기존 생산 설비를 활용하여 양산이 가능하고, 기존 생산 설비를 활용하여 메모리 반도체의 용량을 2배로 늘린 메모리를 생산할 수 있으며, 데이터 폭(Data Width)을 늘릴 수도 있는 효과가 있다. 또한, 본 발명은 두 개의 칩을 접착제 등을 이용하여 직접 부착한 방식이므로 스택 구조의 두께가 얇아서 구조적으로 안정되어 있다. 또한, 동일한 칩 또는 크기가 유사한 칩들간의 스택이 가능하고, 제1칩에 비해 제2칩의 크기가 큰 경우 동일방향으로 부착하여 동일 방향으로 와이어 본딩할 수도 있다.

Claims (10)

1. 반도체 패키지 방법에 있어서,

   인너 리드부에 업셋이 가해진 리드온칩 리드프레임의 인너 리드에 제1칩을 부착하는 공정과;

   상기 리드프레임을 180도 뒤집어서 상기 제1칩에 제2칩을 부착하는 공정과;

   상기 제2칩을 부착한 후, 다시 뒤집어서 상기 제1칩의 와이어 본딩을 하는 공정과;

   상기 제1칩 와이어 본딩 후 다시 뒤집어서 제2칩의 와이어 본딩을 하는 공정과;

   플라스틱 패키지 양산 공정에 의해서 몰딩공정, 레이저 마킹공정, 트림공정, 프래팅 공정, 및 포밍공정을 수행하여 패키징 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
2. 제 1 항에 있어서, 상기 제1칩을 리드프레임에 부착하는 공정은,

   LOC 다이본더를 사용하여 공정을 수행하여 제1칩을 리드프레임의 인너리드에 부착하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
3. 제 1 항에 있어서, 상기 제1칩에 제2칩을 부착하는 공정은,

   에폭시 다이본더를 사용하여 공정을 수행하되, 접착제 또는 테이프를 이용하여 제1칩에 제2칩을 부착하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
4. 제 1 항에 있어서, 상기 리드프레임의 하부쪽에 상기 제2칩의 와이어 본딩시 스티취 본딩이 가능하도록 스티취 본딩 영역에 플래팅이 되어 있는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
5. 제 1 항에 있어서, 상기 제1칩과 제2칩은,

   센터 패드 칩과 에지 패드 칩인 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
6. 제 1 항에 있어서, 상기 제1칩과 제2칩은,

   두 개의 칩 모두 센터 패드 칩이고, 제2칩의 본딩 와이어를 길게 하여 와이어본딩 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
7. 제 6 항에 있어서, 상기 제1,제2칩이 모두 센터 패드 칩인 경우,

   상기 제2칩의 패드를 재배치 방법을 사용하여 에지 패드 위치 또는 임의의 위치로 변경 시켜서 칩 스택을 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
8. 반도체 패키지 방법에 있어서,

   인너 리드부에 업셋이 가해진 LOC 리드프레임의 인너 리드에 제1칩을 부착하는 공정과;

   상기 리드프레임을 180도 뒤집어서 상기 제1칩에 제2칩을 부착하는 공정과;

   상기 제2칩을 부착한 후, 그 제2칩의 와이어 본딩을 하는 공정과;

   상기 제2칩 와이어 본딩 후, 뒤집어서 상기 제1칩의 와이어 본딩을 하는 공정과;

   플라스틱 패키지 양산 공정에 의해서 몰딩공정, 레이저 마킹공정, 트림공정, 프래팅 공정, 및 포밍공정을 수행하여 패키징 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
9. 반도체 패키지 방법에 있어서,

   패드가 구비되고 그 패드 부분에 업셋을 가한 리드프레임의 패드에 제1칩을 부착하는 공정과,

   상기 리드프레임을 180도 뒤집어서 상기 제1칩에 제2칩을 부착하는 공정과;

   상기 제2칩을 부착한 후, 다시 뒤집어서 상기 제1칩의 와이어 본딩을 하는 공정과;

   상기 제1칩 와이어 본딩 후 다시 뒤집어서 제2칩의 와이어 본딩을 하는 공정과;

   플라스틱 패키지 양산 공정에 의해서 몰딩공정, 레이저 마킹공정, 트림공정, 프래팅 공정, 및 포밍공정을 수행하여 패키징 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.
10. 제 9 항에 있어서, 상기 제2칩이 상기 제1칩의 사이즈 보다 큰 에지 패드인 경우,

    제1칩의 아래에 있는 제2칩을 같은 방향으로 부착하고, 방향이 같도록 와이어 본딩을 하는 것을 특징으로 하는 반도체 장치의 멀티칩 패키지 방법.