JPS6252949A - 積層型セラミツクパツケ−ジ - Google Patents
積層型セラミツクパツケ−ジInfo
- Publication number
- JPS6252949A JPS6252949A JP19253485A JP19253485A JPS6252949A JP S6252949 A JPS6252949 A JP S6252949A JP 19253485 A JP19253485 A JP 19253485A JP 19253485 A JP19253485 A JP 19253485A JP S6252949 A JPS6252949 A JP S6252949A
- Authority
- JP
- Japan
- Prior art keywords
- die
- ceramic package
- solder material
- solder
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000005219 brazing Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 239000008188 pellet Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用の積層型セラミックパッケージに
関し、特にキャピテイ中央に、放熱板とダイアタッチ（
ｄｉｅ−ａｔｔａｃｈ ）部を烹ねた金属板がロウ付け
さｎている低熱抵抗用積層型セラミツ５クパツケージに
関する。
関し、特にキャピテイ中央に、放熱板とダイアタッチ（
ｄｉｅ−ａｔｔａｃｈ ）部を烹ねた金属板がロウ付け
さｎている低熱抵抗用積層型セラミツ５クパツケージに
関する。
近年ＬＳＩペレットは、ゲートアレイ品種等ハイパワー
品種が増えており、熱抵抗の低いセラミックパッケージ
が必要となってきた。従来より、低熱抵抗用パッケージ
としては、キャビティ中央に放熱板とダイアタッチ部金
兼ねた金属板がロウ付けさｎている積層型セラミックパ
ッケージがある。金属板としては熱伝導性が良好なＣｕ
−Ｗ合金板が特に有効である。−例を示すと、外形が２
０ｕ口程夏のリードレスセラミックパッケージに、放熱
板とダイアタッチ部？ｆ−兼ねたＣｕ−Ｗ台金板をロウ
付けした場合、無風状態での熱抵抗は６０’０／Ｗ程度
から３０℃／Ｗ程度と半分に低下する。
品種が増えており、熱抵抗の低いセラミックパッケージ
が必要となってきた。従来より、低熱抵抗用パッケージ
としては、キャビティ中央に放熱板とダイアタッチ部金
兼ねた金属板がロウ付けさｎている積層型セラミックパ
ッケージがある。金属板としては熱伝導性が良好なＣｕ
−Ｗ合金板が特に有効である。−例を示すと、外形が２
０ｕ口程夏のリードレスセラミックパッケージに、放熱
板とダイアタッチ部？ｆ−兼ねたＣｕ−Ｗ台金板をロウ
付けした場合、無風状態での熱抵抗は６０’０／Ｗ程度
から３０℃／Ｗ程度と半分に低下する。
上述した従来の低熱抵抗用績、ｌ型セラミックパッケー
ジは、第２図の断面図に示すように、セラミック基体ｌ
の中央に貫通孔２を有し、この孔に金属放熱板４に設け
られ友ダイアタッチ用突起部３を挿入し、ロウ材５を介
してロウ付けした構造である。この場合、セラミック基
体１と金属放熱板４の接着は、接合強度の面からも気密
性の面からも、良好なロウ付は状態でなくてはならない
。
ジは、第２図の断面図に示すように、セラミック基体ｌ
の中央に貫通孔２を有し、この孔に金属放熱板４に設け
られ友ダイアタッチ用突起部３を挿入し、ロウ材５を介
してロウ付けした構造である。この場合、セラミック基
体１と金属放熱板４の接着は、接合強度の面からも気密
性の面からも、良好なロウ付は状態でなくてはならない
。
その為、ロウ材５（通常はＡｇ−Ｃｕ共晶合金）は十分
な量が必要である。ところが、従来のパッケージ構造で
あると、ロウ材５がダイアタッチ面６の上に流ｎ込み、
ロウ溜シフを形成してしまうことが多い。こうなった場
合、半導体ペレットのダイボンディングの際、ペレット
が傾いてしまったり、ベレット裏面の十分な共晶反応が
得らｎず。
な量が必要である。ところが、従来のパッケージ構造で
あると、ロウ材５がダイアタッチ面６の上に流ｎ込み、
ロウ溜シフを形成してしまうことが多い。こうなった場
合、半導体ペレットのダイボンディングの際、ペレット
が傾いてしまったり、ベレット裏面の十分な共晶反応が
得らｎず。
良好なダイボンディング倉行なうことができないという
欠点がある。
欠点がある。
本発明の積層型セラミックパッケージは、セラミック基
体の貫通孔に、金属放熱板のダイアタッチ用突起部七挿
入してロウ付けし、前記ダイアタッチ用突起部には、そ
の側壁を一周する溝を設け、ロウ材の流れ防止用とした
ものである。
体の貫通孔に、金属放熱板のダイアタッチ用突起部七挿
入してロウ付けし、前記ダイアタッチ用突起部には、そ
の側壁を一周する溝を設け、ロウ材の流れ防止用とした
ものである。
第１図は本発明の一釆施例の断面図である。
本発明のセラミックパッケージは、セラミック基体ｌの
中央に貫通孔２を有し、この孔に金属放熱板４ａのダイ
アタッチ用突起部３ａｉ挿入してロウ材５を介してロウ
付けし、前記ダイアタッチ用突起部３ａの側壁には、ロ
ウ活流ｎ防止用の溝８が一周して設けらｎている。その
ため、金属放熱板４ａのロウ付けに際して、十分な量の
ロウ材全使用しても、ロウ材渡れ防止用の溝８の内部に
ロウ溜りができるため、ダイアタッチ面６にロウ材が流
れ込むことがない。
中央に貫通孔２を有し、この孔に金属放熱板４ａのダイ
アタッチ用突起部３ａｉ挿入してロウ材５を介してロウ
付けし、前記ダイアタッチ用突起部３ａの側壁には、ロ
ウ活流ｎ防止用の溝８が一周して設けらｎている。その
ため、金属放熱板４ａのロウ付けに際して、十分な量の
ロウ材全使用しても、ロウ材渡れ防止用の溝８の内部に
ロウ溜りができるため、ダイアタッチ面６にロウ材が流
れ込むことがない。
以上説明したように本発明は、ダイアタッチ用突起部の
側壁に溝七設けることにより、放熱板のロウ付けの際、
ロウ材のダイアタッチ面への流ｎ込みを防止できるとい
う効果がある。したがって、良好なダイボンディングを
行なうことができるという利点を有している。
側壁に溝七設けることにより、放熱板のロウ付けの際、
ロウ材のダイアタッチ面への流ｎ込みを防止できるとい
う効果がある。したがって、良好なダイボンディングを
行なうことができるという利点を有している。
第１図は本発明に基づく積層型セラミックパッケージの
一実施例の断面図、第２図は従来の積層型セラミックパ
ッケージの断面図を示す。 １・・・・・・セラミック基体、２・・・・−・貫通孔
、３＊３ａ・・・・・・ダイアタッチ用突起部、４ｐ４
ａ・・・・・・金属放熱板、５・・・・・・ロウ材％
６・・・・・・ダイアタッチ面、７・・・・・・ロウ溜
り、８・・・・・・ロウ材流れ防止用溝。
一実施例の断面図、第２図は従来の積層型セラミックパ
ッケージの断面図を示す。 １・・・・・・セラミック基体、２・・・・−・貫通孔
、３＊３ａ・・・・・・ダイアタッチ用突起部、４ｐ４
ａ・・・・・・金属放熱板、５・・・・・・ロウ材％
６・・・・・・ダイアタッチ面、７・・・・・・ロウ溜
り、８・・・・・・ロウ材流れ防止用溝。
Claims (1)
- キャビティを有するセラミック基体中央に貫通孔を設け
、前記貫通孔に金属放熱板のダイアタッチ用突起部を挿
入してロウ付けした積層型セラミックパッケージにおい
て、前記ダイアタッチ用突起部側壁を一周するロウ材流
れ防止用の溝が設けられていることを特徴とする積層型
セラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19253485A JPS6252949A (ja) | 1985-08-30 | 1985-08-30 | 積層型セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19253485A JPS6252949A (ja) | 1985-08-30 | 1985-08-30 | 積層型セラミツクパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252949A true JPS6252949A (ja) | 1987-03-07 |
Family
ID=16292875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19253485A Pending JPS6252949A (ja) | 1985-08-30 | 1985-08-30 | 積層型セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137538U (ja) * | 1988-03-15 | 1989-09-20 | ||
| JPH0247049U (ja) * | 1988-09-27 | 1990-03-30 | ||
| JPH06334077A (ja) * | 1993-05-21 | 1994-12-02 | Kyocera Corp | 半導体素子収納用パッケージ |
| US7038311B2 (en) * | 2003-12-18 | 2006-05-02 | Texas Instruments Incorporated | Thermally enhanced semiconductor package |
-
1985
- 1985-08-30 JP JP19253485A patent/JPS6252949A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137538U (ja) * | 1988-03-15 | 1989-09-20 | ||
| JPH0247049U (ja) * | 1988-09-27 | 1990-03-30 | ||
| JPH06334077A (ja) * | 1993-05-21 | 1994-12-02 | Kyocera Corp | 半導体素子収納用パッケージ |
| US7038311B2 (en) * | 2003-12-18 | 2006-05-02 | Texas Instruments Incorporated | Thermally enhanced semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| TW445603B (en) | Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader | |
| KR100201380B1 (ko) | Bga 반도체 패키지의 열방출 구조 | |
| JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
| JPH0955455A (ja) | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| KR850004174A (ko) | 반도체장치 | |
| US6396130B1 (en) | Semiconductor package having multiple dies with independently biased back surfaces | |
| JPH02114658A (ja) | 半導体装置 | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| JPS6252949A (ja) | 積層型セラミツクパツケ−ジ | |
| JPH02307251A (ja) | 樹脂封止型半導体装置 | |
| JPS60193365A (ja) | リ−ドフレ−ム | |
| JPH04236434A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPS6020538A (ja) | 半導体装置 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JPH0333068Y2 (ja) | ||
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
| JP3148604B2 (ja) | 半導体装置 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JP3327450B2 (ja) | 電子部品用パッケージ | |
| JPS6193654A (ja) | 樹脂封止型半導体装置 | |
| JPH0395959A (ja) | リードフレーム | |
| JPH0320067B2 (ja) |