JP2015211178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015211178A
JP2015211178A JP2014093248A JP2014093248A JP2015211178A JP 2015211178 A JP2015211178 A JP 2015211178A JP 2014093248 A JP2014093248 A JP 2014093248A JP 2014093248 A JP2014093248 A JP 2014093248A JP 2015211178 A JP2015211178 A JP 2015211178A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
heat sink
semiconductor
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014093248A
Other languages
English (en)
Other versions
JP6303776B2 (ja
Inventor
寺井　護
Mamoru Terai
護 寺井
哲 根岸
Akira Negishi
哲 根岸
山本　圭
Kei Yamamoto
圭 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014093248A priority Critical patent/JP6303776B2/ja
Publication of JP2015211178A publication Critical patent/JP2015211178A/ja
Application granted granted Critical
Publication of JP6303776B2 publication Critical patent/JP6303776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂で封止され、金属板に搭載された半導体素子において、半導体素子と封止樹脂との間で発生する封止樹脂の剥離を抑制し、信頼性の高い半導体装置を得る。
【解決手段】半導体素子１と、この半導体素子１の電極が形成された面の周縁内に収まり、この半導体素子１を搭載する搭載面３ａを有する凸状の搭載部３ｃを備えた金属部３と、この半導体素子１とこの金属部３とを封止する封止樹脂７と、を備えたこと特徴とする半導体装置。
【選択図】図１

Description

この発明は、半導体素子を樹脂で封止してなる半導体装置に関するものである。
半導体素子を用いた半導体装置は、半導体素子をエポキシ樹脂などの熱硬化性樹脂で封止したモールド型と、ゲル状樹脂で封止したゲル封止型が使用されている。特にモールド封止型の半導体装置は小型で信頼性に優れており、取り扱いが容易であることから、空調機器の制御などに広く用いられている。また、近年は、モーター制御を行う自動車の動力制御などにも使用されている。
従来の半導体装置では、小型化・大容量化を目的として放熱性を向上させるために熱伝導性に優れた金属からなるヒートシンクを設け、半導体素子で発熱した熱を拡散する手法を取り入れている。例えば、銅製のヒートシンク上に半導体素子がはんだ等により接合されている樹脂封止型半導体装置がある（例えば特許文献１）。
また、はんだの熱疲労現象による信頼性の低下を抑制する目的で、半導体基板接着部が半導体基板の面積と同等またはわずかに広い面積を持つ突起部をもつ凸型の断面形状をもつ銅製のリードフレームを用い、２種類の樹脂を用いてモールドされている。樹脂封止半導体装置がある（例えば特許文献２）。
特開平１−２７０３３６号公報（第２０９頁、第１図） 特許昭６１−５８９７９号（第８７頁、第２図）
一方、従来のＳｉ（Ｓｉｌｉｃｏｎ）製半導体素子に比べて、低損失、高耐圧、高温動作が可能な化合物半導体素子として、例えばＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）製半導体素子の半導体装置への適用が進められている。ＳｉＣ製半導体素子は、これらの利点が注目され適用開発が進められているが、Ｓｉ製半導体素子と比較して弾性率が高いことや、これまで以上のより厳しい温度環境下で動作することとなり、これまで以上に半導体素子にかかる応力が増大している。特許文献１および特許文献２に記載の樹脂封止した半導体装置においては、特にヒートサイクル時に半導体素子と封止樹脂界面にかかる応力は、これまで以上に高くなる。その結果、半導体素子と封止樹脂との界面で剥離が生じたり、半導体素子端部付近の封止樹脂にクラックが生じるため、半導体装置の絶縁信頼性低下を招くという問題点があった。
本発明は、上記のような課題を解決するためになされたもので、ヒートサイクルに起因する半導体素子と封止樹脂の界面で生じる剥離や、半導体素子端部付近の封止樹脂に生じるクラックを抑制又はクラックの進展を抑制することで、絶縁信頼性の確保が可能な半導体装置を得るものである。
我々は、上記課題を克服するため鋭意検討を行った結果、半導体素子を搭載する凸状の搭載面を有する金属部を用い、搭載面の面積が半導体素子の面積以下の構造を有する場合に優れた信頼性が得られることが明らかとなり、さらに詳細に検討を行うことで発明に到ったものである。
この発明に係る半導体装置は、半導体素子と、前記半導体素子の電極が形成された面の周縁内に収まり前記半導体素子を搭載する搭載面を有する凸状の搭載部を備えた金属部と、前記半導体素子と前記金属部とを封止する封止樹脂とを備えたものである。
この発明は、金属部に半導体素子の面積よりも小さな面積の半導体素子の搭載面を設けたことで、ヒートサイクル時の半導体素子と封止樹脂界面とに発生する応力を低減したので、半導体素子端部に発生する封止樹脂の剥離やクラックの発生を抑制することが可能となり、絶縁信頼性の高い半導体装置が得られる。
この発明の実施の形態１の半導体装置の断面構造模式図である。 この発明の実施の形態１の半導体装置の半導体素子を搭載した金属部であるヒートシンクの上面構図模式図である。 この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。 この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。 この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。 この発明の実施の形態１の他の半導体装置の断面構造模式図である。 この発明の実施の形態１の他の半導体装置の断面構造模式図である。 この発明の実施の形態１の他の半導体装置の上面構造模式図および断面構造模式図である。 この発明の実施の形態２の半導体装置の断面構造模式図である。 この発明の実施の形態２の他の半導体装置の断面構造模式図である。 この発明の実施の形態３の半導体装置の断面構造模式図である。
実施の形態１．
図１は、この発明の実施の形態１の半導体装置の断面構造模式図である。図１において、半導体装置１００は、半導体素子１、リードフレーム２、金属部であるヒートシンク３、ボンディングワイヤ４、絶縁層５、金属板６、封止樹脂７、接合材８を備える。
半導体素子１は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子や還流ダイオードなどの電力用半導体素子が用いられる。また、半導体素子１は、その構造に応じて、表面側に表面電極、裏面側に裏面電極が形成されている。そして、回路構成に応じて、半導体素子１は、表面電極または裏面電極が接合材９によってヒートシンク３に接合される。さらに、回路構成に応じて、ＡｌやＣｕ、Ａｕ等のボンディングワイヤ４を用いて、半導体素子１、リードフレーム２、ヒートシンク３がそれぞれ接続されている。また、図１では、一つのモールドされた半導体装置に半導体素子が２個しか搭載されていないが、これに限定するものではなく、使用される用途に応じて必要な個数の半導体素子を搭載することができる。
接合部材９は、はんだや銀などの熱溶融部材を用いて半導体素子１とヒートシンク３とを搭載するのが一般的であるが、電気的に接続されていれば接合方法は特に限定されず、例えば半導体素子１とヒートシンク３を超音波によって直接接合していてもよい。ヒートシンク３は、半導体素子１の発熱に対して熱抵抗を低減することを目的としている。
ヒートシンク３は、半導体素子１を搭載する搭載面を有する凸状の搭載部を備える。ヒートシンク３の半導体素子１が搭載されている面の反対側の面には、金属板６である銅箔付き絶縁層５が設けられている。絶縁層５は絶縁シートを用いることができる。絶縁シートは、エポキシ樹脂に熱伝導性に優れるシリカ、アルミナ、窒化ホウ素、窒化アルミニウム等の無機粉末が少なくとも１種以上充填されており、これらの無機粉末は単独でも複数の組合せでもよい。また、銅箔の絶縁シートが貼り付けられた面の反対側の面では銅箔面は露出している。この銅箔面は、半導体素子１の発熱による放熱性を確保するだけでなく、絶縁層５が外部からの接触により傷がつかないための保護層としての役目も果たしている。この目的を満たすものであれば、銅箔である必要もなく、アルミなどの金属箔でも構わない。また、金属板６を金属箔としたが、金属箔に限定されるものではなく、金属箔と同様な効果を得られれば特に限定されることはなく、例えば、アルミなどの金属板も適用可能である。
封止樹脂７は、リードフレーム２やヒートシンク３に搭載された半導体素子１やボンディングワイヤ４であるＡｌワイヤ、絶縁シートなどの全体を封止するようにトランスファーモールドされている。封止樹脂７は、エポキシ樹脂に熱膨張係数の小さい溶融シリカ等の無機粉末や熱伝導性が優れるアルミナなどが充填されている。エポキシ樹脂は、半導体装置１００の放熱性や動作時の発熱量、動作温度にもよるが、一般的なオルトクレゾールノボラック型やジシクロペンタジエン型などを用いる事ができる。しかし、半導体素子１が保護できれば特に限定されることはなく、例えば、ＳｉＣなどを用いた半導体素子１の動作温度の高温化によりナフタレン型や多官能型を用いた耐熱性の高い樹脂を用いることもできる。
また、温度サイクルなどの信頼性試験で発生する熱応力を想定した場合、封止樹脂７の熱膨張係数は、環境温度を想定した範囲内において、熱拡散板であるヒートシンク３の熱膨張係数と半導体素子１の熱膨張係数の間に収めておくことが望ましい。熱膨張係数の違いにより、温度差が生じた場合には、半導体素子１と封止樹脂７との接触面でのひずみの違いが生じ、応力が発生する。したがって、熱拡散板であるヒートシンク３に搭載されている半導体素子１との応力を想定した場合には、両者の熱膨張係数の間の封止樹脂７を適用することが望ましい。ＳｉＣ素子に用いる封止樹脂の場合、一般的に線膨脹係数は１０〜１３×１０−６（１／Ｋ）程度の間で調整される。
図２は、この発明の実施の形態１の半導体装置の半導体素子を搭載した金属部であるヒートシンクの上面構図模式図である。図２（ａ）は、ヒートシンク３の半導体素子１の搭載面３ａが四角形の場合、図２（ｂ）は、ヒートシンク３の半導体素子１の搭載面３ｂが角部に丸みを持たせた場合の上面構造模式図である。便宜上、半導体素子１は点線にて大きさを図示している。図２に示すように、ヒートシンク３の半導体素子１の搭載面の面積は半導体素子１の面積よりも小さくなっている。ヒートシンク３に接する側の半導体素子１の面積をα、ヒートシンク３の半導体素子１の搭載面の面積をβとすると、これらの面積の関係は１＞β／α≧１／２を満たす必要がある。ここで、半導体素子１の面積は、半導体素子１の電極が形成されている面の面積である。また、半導体素子１の搭載面の面積は、半導体素子１を搭載部に搭載したときの搭載面を上面から見た時の面積である。また、ヒートシンク３の半導体素子１の搭載面は、半導体素子１の電極が形成されている面の周縁内に収まる大きさである。
ヒートシンク３の半導体素子１の搭載面３ａの面積βが半導体素子１の面積αよりも大きくなると、半導体素子１と封止樹脂７の界面で剥離が生じ、信頼性の低下を招く。また、ヒートシンク３の半導体素子１の搭載面３ａの面積βが半導体素子の面積αの１／２よりも小さくなると、ヒートシンクが本来の放熱効果を十分に発揮できず、半導体素子１の熱暴走や半導体素子１の破壊を招く。ヒートシンク３の半導体素子１の搭載面の形状は半導体素子１の相似縮小形（３ａ）、半導体素子１の同形状から角部（端部）のみ丸みを持たせたもの（３ｂ）を例示しているが、本発明の目的が達成されるものであれば特に限定されず、これらの組み合わせ、又は曲線や多角形で形成されていても良い。
図３は、この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。図３（ａ）は、図１に示したヒートシンク３の半導体素子１の搭載部３ｃと同様の形状である。図３（ｂ）は、ヒートシンク３の半導体素子１の搭載部３ｄの側面部の形状を半導体素子１の搭載面に向かって狭くなるテーパー形状としている。図３（ｂ）のようなヒートシンク３の構造にした場合は、半導体素子１で発熱した熱のヒートシンク３への広がりが、図３（ａ）に示した構造よりも有利になり、より高熱動作が必要な半導体装置（モジュール）に適した構造である。また、図３（ｃ）は、ヒートシンク３の半導体素子１の搭載部３ｅの側面部の形状を半導体素子１の搭載面に向かって広くなるテーパー形状としている。図３（ｃ）のようなヒートシンク３の構造にした場合は、半導体素子１からヒートシンク３への熱の広がりは悪化するものの、封止樹脂７とヒートシンク３との食い付きが向上することから、構造的に剥離耐性が必要なモジュールに適した構造である。このように図３に示したヒートシンク３の半導体素子１の搭載部の形状は、上記の事例に縛られるものではなく、本発明の目的が達成されるものであれば特に限定されない。
図４は、この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。図４（ａ）は、ヒートシンク３と半導体素子１の搭載部３ｃの凸部が一体的に形成されたものであり、削りだしや鋳造、プレス加工等によって形成する。図４（ｂ）は、別体のヒートシンク３の半導体素子１の搭載部３ｆとヒートシンク１１とをはんだ８等の導電性接合剤で形成した場合である。図４（ｃ）は、銅製の半導体素子１の搭載部３ｇとアルミ等のヒートシンク１２とを直接接合して形成した場合である。これらのいずれの方法を用いても本発明の目的に達成することができる。また、図４（ｂ）および図４（ｃ）は用いる金属が１種類以上であっても良く、本発明の目的が達成されるものであれば特に限定されない。
図５は、この発明の実施の形態１の半導体装置に用いるヒートシンクの半導体素子の搭載部の断面構造模式図である。図５（ａ）には、半導体装置１００の全体構造の断面構造模式図を示す。図５（ｂ）には、図５（ａ）中の点線で囲んだ半導体素子１の搭載部３ｃの部分を拡大した断面構造模式図を示す。図５（ｂ）に示したように、ヒートシンク３の半導体素子１の搭載部３ｃの凸部の厚さをＡ、搭載部３ｃの凸部を含めたヒートシンク３の厚さをＢとすると、これらの厚さの関係は０．９２＞Ａ／Ｂ＞０．０８を満たす必要がある。半導体素子１の搭載部３ｃの凸部の厚さＡが、ヒートシンク３の厚さＢの０．０８倍を下回ると、封止樹脂７の半導体素子１の下面側への回り込み量が減少するので、封止樹脂７による半導体素子１の抑え込みが弱くなり、半導体素子１と封止樹脂７との界面で剥離が生じ、半導体装置１００の信頼性が著しく損なわれる。また、半導体素子１の端部とヒートシンク３がより近接するため、ヒートサイクル時の半導体素子１の端部と封止樹脂７の界面とに発生する応力が大きくなり、封止樹脂７の剥離やクラックが生じて信頼性が低下する。逆に、半導体素子１の搭載部３ａの凸部の厚さＡが、ヒートシンク３の厚さＢの０．９２倍を超えると、ヒートシンク３の本来の役目である放熱性が低下し、半導体素子１の温度が上昇して半導体素子１の破壊が生じてしまう。
さらに、ヒートシンク３の半導体素子１の搭載部３ｃの凸部の厚さＡは、０．２５＜Ａ≦２．５ｍｍを満たす必要がある。半導体素子１の搭載部３ｃの凸部の厚さＡが、０．２５ｍｍを下回ると、封止樹脂７の半導体素子１の下面側への回り込み量が減少するので、封止樹脂７による半導体素子１の抑え込みが弱くなり、半導体素子１と封止樹脂７との界面で剥離が生じ、半導体装置１００の信頼性が著しく損なわれる。また、半導体素子１の端部とヒートシンク３がより近接するため、ヒートサイクル時の半導体素子１の端部と封止樹脂７の界面とに発生する応力が大きくなり、封止樹脂７の剥離やクラックが生じて信頼性が低下する。逆に、半導体素子１の搭載部３ａの凸部の厚さＡが、２．５ｍｍを超えると、ヒートシンク３の本来の役目である放熱性が低下し、半導体素子１の温度が上昇して半導体素子１の破壊が生じてしまう。
図６および図７は、図１に示した本実施の形態１における半導体装置１００以外の電気的接続方法を用いた半導体装置に関する図である。
図６は、この発明の実施の形態１の他の半導体装置の断面構造模式図である。図６において、半導体装置２００は、半導体素子１、リードフレーム２、金属部であるヒートシンク３、絶縁層５、金属板６、封止樹脂７、接合材８、接続端子１３、接続バー１４を備える。
図６に示した半導体装置２００では、半導体装置２００内部の電気的接続は接続端子１３と接続バー１４とを用いて行っている。例えば、接続端子１３は、円筒形状のものを用いることができる。また、接続バー１４としては、この接続端子１３の円筒形状と接続可能な形状であれば良い。
図７は、この発明の実施の形態１の他の半導体装置の断面構造模式図である。図８は、この発明の実施の形態１の他の半導体装置の上面構造模式図および断面構造模式図である。図８（ａ）は、半導体装置３００の上面構造模式図であり、モールド樹脂７で覆われた外観図である。図８（ｂ）は、モールド樹脂７を透過して見た場合の半導体装置３００の上面構造模式図である。図８（ｃ）は、点線ＡＡにおける半導体装置３００の断面構造模式図である。図８（ｄ）は、点線ＢＢにおける半導体装置３００の断面構造模式図である。図７、図８において、半導体装置３００は、半導体素子１、リードフレーム２、金属部であるヒートシンク３、ボンディングワイヤ４、絶縁層５、金属板６、封止樹脂７、接合材８を備える。なお、図７は、図８（ｂ）の点線ＡＡにおける断面を紙面上側から見た図で、図８（ｃ）は点線ＡＡにおける断面を紙面下側から見た図である。
図７、図８に示した半導体装置３００では、半導体装置３００内部の電気的接続はリードフレーム２とボンディングワイヤ４とを用いて行っている。図６、図７および図８において、金属板６を用いたが、金属板に限定されるものでなく、銅箔やアルミ箔などの金属箔でも同様の効果を得ることができる。
このように、電気的な接続は、所望の電流密度の電流を流すことが可能な接続方法を用いれば特に限定されない。また、回路構成等に応じた配線部材や配線形態を選択することで、さまざまな構成の半導体装置の形成が可能である。さらに、同一半導体装置内であっても、切断する位置により断面形状が異なる場合もある。いずれの接続形態の半導体装置においても、本発明を適用することで同様な信頼性向上の効果を得ることができる。
以上のように構成された半導体装置においては、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載したので、封止樹脂７の体積に対するヒートシンク３の体積の割合が減少することで、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子１と封止樹脂７との界面で生じる封止樹脂７の剥離や封止樹脂７のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
また、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載した応力低減構造となっていることから、封止樹脂７に求められる弾性率や樹脂強度などの要求特性値の許容幅が広がり、半導体装置の生産性向上、低コスト化につながる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いたヒートシンクを含む冷却構造において、絶縁層として絶縁シートから絶縁基板に変更した点が異なる。このように絶縁層として絶縁基板を用いて構成した場合においても、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子１と封止樹脂７との界面で生じる封止樹脂７の剥離や封止樹脂７のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
図９および図１０は、図７に示した本実施の形態１における半導体装置３００において、他の電気的接続方法を用いた半導体装置に関する図である。
図９は、この発明の実施の形態２における半導体装置の断面構造模式図である。基本的な構成は実施の形態１と同様であるが、半導体素子１を搭載するヒートシンク３を含む冷却部分の構成が異なる。
図９において、半導体装置４００は、半導体素子１、リードフレーム２、金属部であるヒートシンク３、封止樹脂７、接合材８、絶縁基板１５、金属板６を備える。
すなわち、実施の形態１では、絶縁層５として絶縁シートを用いているが、本実施の形態２においては、絶縁層５として絶縁シート５の替わりに絶縁基板１５を用いている。絶縁基板１５は、絶縁性のセラミック基板である。絶縁基板１５のいずれかの面に金属部であるヒートシンク３と金属板６とが配置されている。半導体素子１が搭載される面の電極部が凸部を有している構成になっている。絶縁層５として絶縁基板１５を用いている以外は実施の形態１の図７に示した半導体装置３００と同様の構成である。
図１０は、本発明の実施の形態２における他の半導体装置の断面構造模式図である。図１０において、半導体装置５００は、半導体素子１、リードフレーム２、金属部であるヒートシンク３、封止樹脂７、接合材８、ベース板９、絶縁基板１５、金属板６を備える。半導体装置５００のように、絶縁基板１５の下部の金属板１６の下部にさらに応力低減や放熱のために金属製のベース板９を備える構造をとることもできる。基本的な構成は実施の形態１の図７に示した半導体装置３００と同様であるが、半導体素子１を搭載するヒートシンク３を含む部分の構成が異なる。すなわち、実施の形態１では、絶縁層５として絶縁シートを用いているが、本実施の形態２の他の半導体装置５００においては、絶縁層５として絶縁シート５の替わりに絶縁基板１５を用いている。絶縁基板１５は絶縁性のセラミック基板である。絶縁基板１５のいずれかの面に金属部であるヒートシンク３と金属板１６とが配置されている。さらに、絶縁基板１５の下部の金属板６の下部にベース板９を備えている以外は、実施の形態１の図７に示した半導体装置３００と同様の構成である。ベース板９として、銅モリブデン（ＣｕＭｏ）合金やアルミシリコンカーバイド（ＡｌＳｉＣ）合金等を用いることができる。
以上のように構成された半導体装置においては、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載したので、封止樹脂７の体積に対するヒートシンク３の体積の割合が減少することで、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子１と封止樹脂７との界面で生じる封止樹脂７の剥離や封止樹脂７のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
なお、本実施の形態２で用いるヒートシンクは、実施の形態１で示したヒートシンク３の形状（図２、図３）や構成（図４）を用いることができることは言うまでもない。
また、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載した応力低減構造となっていることから、封止樹脂７に求められる弾性率や樹脂強度などの要求特性値の許容幅が広がり、半導体装置の生産性向上、低コスト化につながる。
実施の形態３．
本実施の形態３においては、実施の形態１および実施の形態２で用いた封止樹脂で全体を覆ったモールド型の半導体装置において、モールド型から枠材を用いて周囲を囲い、枠材の内部を封止樹脂にて充填するケース型に変更した点が異なる。このように半導体装置をケース型とした場合においても、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子１と封止樹脂７との界面で生じる封止樹脂７の剥離や封止樹脂７のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
図１１は、本発明の実施の形態３における半導体装置の断面構造模式図である。図１１において、半導体装置６００は、半導体素子１、金属部であるヒートシンク３、絶縁層５、封止樹脂７、接合材８、ベース板９、ケース部材１０、電極端子１６を備える。基本的な構成は実施の形態１と同様であるが、モジュールの製造方法がモールディング方式であるモールド型ではなく、ポッティング方式であるケース型となっている。すなわち、本実施の形態はベース板９の上に、絶縁層５である高耐熱性の絶縁樹脂がシート状に形成され（絶縁シート）、さらにこのシート状絶縁樹脂の上に半導体素子１が搭載される搭載面を有する電極部が凸部を有しているヒートシンク３が形成されている。さらに、ベース板９を取り囲むように、電極端子１６を有したケース部材１０が取り付けられ、内部にはポッティングによる封止樹脂７で封止されている。それ以外は実施の形態１と同様である。
以上のように構成された半導体装置においては、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載したので、封止樹脂７の体積に対するヒートシンク３の体積の割合が減少することで、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子１と封止樹脂７との界面で生じる封止樹脂７の剥離や封止樹脂７のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
また、半導体素子１を半導体素子１よりも面積が小さいヒートシンク３の半導体素子１の搭載面３ａに搭載した応力低減構造となっていることから、封止樹脂７に求められる弾性率や樹脂強度などの要求特性値の許容幅が広がり、半導体装置の生産性向上、低コスト化につながる。なお、本実施の形態３で用いるヒートシンク３は、実施の形態１で示したヒートシンクの形状（図２、図３）や構成（図４）を用いることができることは言うまでもない。
[実施例]
実施の形態１における図１に示した半導体装置１００を用いて、比較検討を行った。ＳｉＣ製半導体素子１を一方の面に接合し、他方の面に絶縁層５を設けたヒートシンク３にリードフレーム２を接合し、全体をエポキシ樹脂で封止したモールド型半導体装置を作製した。表１に試作・評価した各種半導体装置の信頼性試験結果を示す。表１には、ＳｉＣ製半導体素子１の接合材搭載側の面積をＳ（ｃｈｉｐ）、ヒートシンク３の凸部のチップ搭載面の面積をＳ（ＨＳ）、ヒートシンク３の厚さをＬ（ＨＳ）（図５におけるＢ）、ヒートシンク３の凸部の厚さをL（凸）（図５におけるＡ）、で示した。ヒートシンク３とリードフレーム２は放熱性を考えて銅とした。ヒートシンク３上には、半導体素子１として、温度センサ付きＭＯＳＦＥＴとショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）の２種を搭載した。なお、面積はπ＝３として計算、少数第３位で四捨五入している。
封止樹脂７は、ガラス転移点（Ｔｇ）が約１９０℃のエポキシ樹脂にシリカを８２重量％充填し、熱膨張係数を１２×１０−６（１／Ｋ）となるものを用いた。
このようなヒートシンク３上に半導体素子１を接合し、半導体素子１とヒートシンク３の必要な場所にボンディングワイヤ４およびリードフレーム２にて電気的接続を行い、リードフレーム２や絶縁層５と合わせてトランスファーモールドによる樹脂封止を行った。樹脂封止は約１８０℃で１２０秒間行い、金型取り出し後にオーブンにて１８０℃、４時間のポストモールドキュア（ＰＭＣ：Ｐｏｓｔ Ｍｏｌｄ Ｃｕｒｅ）を実施した。
半導体装置の信頼性試験は、温度サイクル試験にて実施した。温度サイクル試験は冷熱衝撃試験機（ＥＳＰＥＣ製ＴＳＤ−１００）に半導体装置を投入し、高温槽内の温度を−６０℃と１８０℃との間を繰り返し往復させて実施させた。信頼性の判定基準は、温度サイクル（Ｈ／Ｃ）試験が１０００サイクル経過後に剥離無きこととした。剥離有無の判断は、超音波映像装置（日立エンジニアリング・アンド・サービス製ＦｉｎｅＳＡＴ）で観察して実施した。また、連続動作時温度（Ｔｊ（ｏｐ））の測定は、ＭＯＳＦＥＴの温度センサを用いて実施した。定格の６５００Ｖでモジュールを動作させ、この動作時のチップ温度を測定した。信頼性の判断基準は、定格動作時のチップ温度が１７５℃を超えないこととした。
実施例１〜９は用いる半導体素子１のサイズ：Ｓ(chip)は８１ｍｍ2、ヒートシンク３の厚み：Ｌ（ＨＳ）は３ｍｍ、Ｌ（凸）は１ｍｍと同一で、ヒートシンク３の凸部の面積：Ｓ（ＨＳ）だけを振った半導体装置の結果を示している。Ｓ（ＨＳ）の面積がチップサイズ以上である場合、ヒートサイクル時に封止樹脂と半導体素子の間で剥離が生じるため信頼性はＮＧであった。また、Ｓ（ＨＳ）の面積が小さくなるにつれ、Ｈ／Ｃ回数は向上し、反対にチップ温度は除々に上昇する（実施例２〜８）。さらに、Ｓ（ＨＳ）の面積が小さくなり、３６ｍｍ2以下になった場合にチップ温度が１７７℃になり、信頼性がＮＧとなった。以上の結果より、半導体素子１及びヒートシンク３の凸部の面積は１＞Ｓ（ＨＳ）／Ｓ（ｃｈｉｐ）≧１／２の関係を満たせば信頼性を有する半導体装置を得ることができる。
実施例１０〜１２は、実施例５のヒートシンク３の凸部の厚みＬ（凸）を薄くした半導体装置の結果を示している。Ｌ（凸）が薄くなるにつれてチップ温度は低下傾向になるが、Ｈ／Ｃ回数は減少傾向であった。さらにＬ（凸）が薄くなった実施例１２ではＨ／Ｃ耐性の悪化により信頼性がＮＧとなった。以上の結果より、Ｌ（凸）／Ｌ（ＨＳ）＞０．０８の条件を満たす半導体装置が信頼性を有することが明らかとなった。
実施例１３〜１５は、実施例５のヒートシンク３の凸部の厚みＬ（凸）を厚くした半導体装置の結果を示している。Ｌ（凸）が厚くなるにつれてＨ／Ｃ耐性は１２００回以上を維持しており良好であるが、チップ温度は上昇傾向であった。さらに、Ｌ（凸）が厚くなった実施例１５ではチップ温度が１８０℃となり、信頼性がＮＧとなった。以上の結果より、０．９２＞Ｌ（凸）／Ｌ（ＨＳ）の条件を満たす半導体装置が信頼性を有することが明らかとなった。
実施例１６〜１９はチップサイズの異なる半導体素子１を用いた半導体素子の信頼性評価の結果を示すが、実施例１〜１５で得られた知見と同様の傾向が見られた。これらの結果より、Ｓ(ｃｈｉｐ)、Ｓ（ＨＳ）、Ｌ（ＨＳ）、Ｌ（凸）のサイズ制約は他の半導体素子１でも同様であり、普遍的であることが明らかとなった。
実施例２０〜２２は厚みの異なるヒートシンク３を用いた半導体装置の信頼性評価の結果を示すが、実施例１２〜１５で得られた知見と同様の傾向が見られた。これらの結果より、Ｌ（ＨＳ）、Ｌ（凸）のサイズ制約は他の半導体素子１でも同様であり、普遍的であることが明らかとなった。
Figure 2015211178
１ 半導体素子、２ リードフレーム、３ ヒートシンク、３ａ，３ｂ ヒートシンクの搭載面、３ｃ，３ｄ，３ｅ，３ｆ ヒートシンクの半導体素子搭載部、４ ボンディングワイヤ、５ 絶縁層、６ 金属板（金属箔）、７ 封止樹脂、８ 接合材、９ ベース板、１０ ケース部材、１１ ヒートシンク部材、１２ ヒートシンク部材、１３ 接続端子、１４ 接続バー、１５ セラミック基板、１６ 電極端子、１００，２００，３００，４００，５００，６００ 半導体装置。

Claims (13)

  1. 半導体素子と、
    前記半導体素子の電極が形成された面の周縁内に収まり前記半導体素子を搭載する搭載面を有する凸状の搭載部を備えた金属部と、
    前記半導体素子と前記金属部とを封止する封止樹脂と、
    を備えたこと特徴とする半導体装置。
  2. 前記搭載部は、前記金属部と一体的に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記搭載部は、前記金属部と別体で形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記搭載部は、前記金属部と同じ材料で形成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記搭載部は、前記金属部と異なる材料で形成されていることを特徴とする請求項３に記載の半導体装置。
  6. 前記搭載面の面積（β）と前記半導体素子の面積（α）との関係は、１／２≦β／α＜１であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記搭載部の厚さ（Ａ）は、０．２５ｍｍ＜Ａ≦２．５ｍｍであることを特徴とする請求項1から請求項６のいずれか１項に記載の半導体装置。
  8. 前記搭載部の厚さ（Ａ）と前記搭載部の厚さを含む前記金属部の厚さ（Ｂ）との関係は、０．０８＜Ａ／Ｂ＜０．９２であることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 前記搭載部は、側面部を有し、前記側面部がテーパー形状であることを特徴とする請求項1から請求項８のいずれか１項に記載の半導体装置。
  10. 前記金属部の前記搭載部が配置された面との反対面側に絶縁層が接合されていることを特徴とする請求項１から請求項９のいずれか１項に記載の半導体装置。
  11. 前記絶縁層は、絶縁シートであることを特徴とする請求項１０に記載の半導体装置。
  12. 前記絶縁層は、セラミック部材であることを特徴とする請求項１０に記載の半導体装置。
  13. 前記半導体素子は、半導体材料として炭化ケイ素を用いたことを特徴とする請求項１から請求項１２のいずれか１項に半導体装置。
JP2014093248A 2014-04-29 2014-04-29 半導体装置 Active JP6303776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014093248A JP6303776B2 (ja) 2014-04-29 2014-04-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014093248A JP6303776B2 (ja) 2014-04-29 2014-04-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2015211178A true JP2015211178A (ja) 2015-11-24
JP6303776B2 JP6303776B2 (ja) 2018-04-04

Family

ID=54613145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014093248A Active JP6303776B2 (ja) 2014-04-29 2014-04-29 半導体装置

Country Status (1)

Country Link
JP (1) JP6303776B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017119226A1 (ja) * 2016-01-05 2018-07-05 日立オートモティブシステムズ株式会社 パワー半導体装置
JP2020202298A (ja) * 2019-06-11 2020-12-17 三菱電機株式会社 半導体パワーモジュール
JP2021044300A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置
WO2021152795A1 (ja) * 2020-01-30 2021-08-05 三菱電機株式会社 半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253862A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp パワー半導体装置
JP2012222111A (ja) * 2011-04-07 2012-11-12 Shindengen Electric Mfg Co Ltd 電気部品モジュール
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253862A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp パワー半導体装置
JP2012222111A (ja) * 2011-04-07 2012-11-12 Shindengen Electric Mfg Co Ltd 電気部品モジュール
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017119226A1 (ja) * 2016-01-05 2018-07-05 日立オートモティブシステムズ株式会社 パワー半導体装置
CN108352380A (zh) * 2016-01-05 2018-07-31 日立汽车系统株式会社 功率半导体装置
US11011443B2 (en) 2016-01-05 2021-05-18 Hitachi Automotive Systems, Ltd. Power semiconductor device including a spacer
JP2020202298A (ja) * 2019-06-11 2020-12-17 三菱電機株式会社 半導体パワーモジュール
JP2021044300A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置
WO2021152795A1 (ja) * 2020-01-30 2021-08-05 三菱電機株式会社 半導体装置および電力変換装置
JPWO2021152795A1 (ja) * 2020-01-30 2021-08-05
JP7132340B2 (ja) 2020-01-30 2022-09-06 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP6303776B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5656907B2 (ja) パワーモジュール
JP6300633B2 (ja) パワーモジュール
US9355930B2 (en) Semiconductor device
JP6336138B2 (ja) 半導体装置
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2014216459A (ja) 半導体装置
JP6303776B2 (ja) 半導体装置
JP5665572B2 (ja) 半導体装置および半導体装置の製造方法
JP6041795B2 (ja) 半導体装置
JP6308780B2 (ja) パワーモジュール
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
JP2015170785A (ja) 絶縁基板および電力用半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
CN113140528A (zh) 半导体装置
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2016143846A (ja) 半導体装置
JP2017191826A (ja) 半導体装置およびその製造方法
JP2007027261A (ja) パワーモジュール
JP6167825B2 (ja) 半導体装置
JP2012209469A (ja) 電力用半導体装置
JP2021093441A (ja) 半導体モジュール
JP2021097113A (ja) 半導体装置
JP2021086906A (ja) 放熱部材およびパワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R151 Written notification of patent or utility model registration

Ref document number: 6303776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250