CN108352380A - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN108352380A
CN108352380A CN201680063850.3A CN201680063850A CN108352380A CN 108352380 A CN108352380 A CN 108352380A CN 201680063850 A CN201680063850 A CN 201680063850A CN 108352380 A CN108352380 A CN 108352380A
Authority
CN
China
Prior art keywords
mentioned
wiring layer
power semiconductor
fastener
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680063850.3A
Other languages
English (en)
Inventor
诹访时人
船场诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of CN108352380A publication Critical patent/CN108352380A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

在合模时对基板与输入输出端子的连接部分施加过大的应力，存在接合部分脱离、在基板上产生裂纹的可能性。功率半导体元件(11)的下面电极通过接合件(13)与功率半导体元件(11)的下面的第一配线层(12)连接，功率半导体元件(11)的上面电极(14)通过接合件(13)与上面的第二配线层(15)连接。另外，与功率半导体元件(11)的上面电极(14)电连接的第二主端子(16)通过接合件(13)与第二配线层(15)连接，并且，与并列设置于下面的第一配线层(12)上的第三配线层(24)、即衬垫接触地进行定位。在第一配线层(12)～第三配线层(24)各自的与接合件(13)的相反面上层叠有绝缘层(26)，在绝缘层(26)上层叠有散热层(27)。

Description

功率半导体装置
技术领域
本发明涉及功率半导体装置。
背景技术
功率半导体装置进行用于将直流电力转换为交流电力、或将交流电力转换为直流电力的电力变换功能。并且，功率半导体装置具备进行转换动作的功率半导体元件。
作为这样的功率半导体装置，在专利文献1中记载了从接合于功率半导体元件的两面的基板各自的散热面向冷却器散热的功率半导体装置。搭载于混动汽车、电动汽车、燃料电池车等的电动车辆上的功率半导体装置要求小型·轻量化，内部的结构部件高密度地安装。记载于专利文献1中的功率半导体装置散热性出色，但在用上述绝缘性树脂密封时用上下的金属模具推压输入输出端子进行合模，在金属模具空间内填充树脂。
现有技术文献
专利文献
专利文献1：日本特开2003-31765号公报
发明内容
发明所需要解决的课题
专利文献1中所记载的功率半导体装置的多个输入输出端子由于连接于与各个输入输出端子对应的基板，因此各个输入输出端子的相对位置容易产生偏差。因此，在合模时对基板和输入输出端子的连接部分施加过大的应力，存在连接部分脱离、在基板上产生裂纹的可能性。
用于解决课题的方法
根据本发明的第一方案，功率半导体装置具备具有上面电极以及下面电极的半导体元件、与上述半导体元件的上述下面电极对置地配置并通过接合件与上述半导体元件的上述下面电极连接的第一配线层、与上述半导体元件的上述上面电极对置地配置并通过接合件与上述半导体元件的上述上面电极连接的第二配线层、通过接合件与上述第一配线层连接的第一主端子、通过接合件与上述第二配线层连接的第二主端子、衬垫，上述衬垫与上述第一配线层或上述第二配线层并列设置，载置上述第一主端子或上述第二主端子。
发明效果
根据本发明能够防止生产工序中的功率半导体装置的破损。
附图说明
图1是表示第一实施方式的功率半导体装置的图，(A)是俯视图，(B)是X-X剖视图，(C)是Y-Y剖视图。
图2(A)是第一实施方式的功率半导体装置的局部扩大图，(B)是X-X剖视图。
图3(A)(B)是表示第一实施方式的部件的定位的图。
图4(A)(B)是表示第一实施方式的由导向销进行的定位的图。
图5是表示第一实施方式的变形例1的图。
图6(A)～(C)是表示第一实施方式的配线层的示例的图。
图7是表示第一实施方式的变形例2的图
图8(A)(B)是表示第二实施方式的功率半导体装置的图。
图9是表示第二实施方式的变形例的图
图10(A)(B)是表示第三实施方式的功率半导体装置的图。
图11(A)(B)是表示第三实施方式的变形例的图。
图12是涉及第四实施方式的功率半导体装置的电路构成图。
图13是表示第四实施方式的功率半导体的图，(A)(B)是俯视图，(C)是X-X剖视图。
图14(A)(B)是表示第四实施方式的变形例1的图。
图15(A)(B)是表示第四实施方式的变形例2的图。
图16(A)(B)是表示第四实施方式的引线框的图。
图17是表示第四实施方式的合模的图
图18(A)(B)是表示第四实施方式的变形例3的图。
图19(A)(B)是表示第四实施方式的变形例4的图。
图20(A)(B)是表示第五实施方式的图。
图21(A)～(E)是表示第六实施方式的图。
图22(A)(B)是表示第七实施方式的图。
图23(A)～(C)是表示第七实施方式的变形例的图。
图24(A)(B)是表示第八实施方式的图。
具体实施方式
(第一实施方式)
图1是表示涉及本实施方式的功率半导体装置的图，图1(A)是为了容易判断而除去上面的第二配线层15以及密封树脂22的俯视图。图1(B)是俯视图X-X的剖视图，图1(C)是俯视图Y-Y的剖视图。并且，这些附图及以下所表示的各附图为了容易判断而将其结构部件的尺寸夸大，与实际的比例尺尺寸不同。
如图1(A)～(C)所示，功率半导体元件11的下面电极通过在功率半导体元件11的下侧与下面电极对置配置的第一配线层12与接合件13连接，功率半导体元件11的上面电极14通过在功率半导体元件11的上侧与上面电极14对置配置的第二配线层15与接合件13连接。另外，与功率半导体元件11的上面电极14电连接的第二主端子16通过第二配线层15与接合件13连接，并且，载置于并列设置于下面的第一配线层12上的衬垫17而定位。并且，与功率半导体元件11的下面电极电连接的第一主端子18通过第一配线层12与接合件13连接。控制端子19通过金属丝配线20连接于功率半导体元件11的控制电极21。密封树脂22密封包括功率半导体元件11的各构成部件。
各配线以及各主端子能够选择金属、金属-无机物复合材料以及金属-有机物复合材料等，但由于将Cu、Ni、Al等作为主要成分的金属电传导性、热传导性高，比较容易取得，因此是合适的。各主端子的厚度能够在0.5mm至2mm之间设定。配线的厚度能够在0.1mm至3mm之间设定。
其次，关于本实施方式的功率半导体装置的制造顺序进行说明。
〔工序A：第一配线层与衬垫的准备〕
首先，将第一配线层12与衬垫17并列置于预定的位置。
此时，第一配线层12与衬垫17使用夹具、粘接薄片、减压吸附台等的未图示的定位机构进行定位。
〔工序B：第一主端子的连接与第二主端子的定位〕
其次，在与第一配线层12上的第一主端子18对应的预定的位置上配置接合件13以及第一主端子18，在与衬垫17对应的预定的位置上安装第二主端子16，用接合件13连接。
在此，作为接合件13能够使用含有金属、碳等的粒子的导电性粘贴、焊锡、焊料以及烧结材料等的所熟知的材料，用适于那些材料的方法连接。另外，除了不使用接合件13的激光焊接、超声波焊接，还可以选择等离子活性化低温接合等的直接接合法，没有对接合件13的尺寸公差的影响并能够简化工序。并且，在采用直接接合法的情况下，将含有其他实施方式的各附图以及其说明的“接合件”称为“接合层”。
另外，由于衬垫17作为第二主端子16的定位件而发挥功能，因此能通过与上述相同或不同的接合件13连接、在后续的工序中能够防止位置偏离。如果使用相同的接合件13，则由于能用与第一主端子18的连接相同的工序连接，因此能够减少工序。
图2(A)是表示图1(C)的第二主端子16与衬垫17的局部放大图，图2(B)是图2(A)的X-X剖面图。如图2所示，在形成于衬垫17上的凹部插入或嵌合第二主端子16的侧面的一部分或全部(省略图示)而固定，简化定位机构。而且，可以同时使用插入或嵌合与接合件或直接金属接合。作为衬垫17的材料能够使用绝缘性或导电性的材料，从金属、树脂、陶瓷、玻璃等中选择，或使用这些的复合材料。用接合件13将衬垫17与第二主端子16连接的情况下，适用于接合件13地选择材料。例如，在衬垫17选择Cu、Ni等的金属的情况下，接合件13能够选择焊锡。
另外，关于第一主端子18与第二主端子16，与工序A相同能够用定位机构进行定位，能够与工序A的定位机构组合。例如，在工序A中使用减压吸附台，在本工序中使用夹具。在工序A与本工序中均使用夹具的情况下，通过各个夹具的一部分使用一体化的夹具，能够进一步提高各构成部件的位置精度。
图3(A)、(B)是表示第一实施方式中部件的定位的图。图3(B)是图3(A)的Y-Y剖视图。如图3(A)、(B)所示，用下夹具101的凹部100定位第一配线12、衬垫17、第一主端子18以及第二主端子16等的部件。而且，通过用上夹具102夹持各个部件也能够实现上下方向的定位。
图4(A)、(B)是表示第一实施方式中的由导向销进行的定位的图。图4(A)是俯视图，(B)是导向销以及夹具的侧视图。如图4(A)、(B)所示，使用导向销104定位第一配线层12、第一主端子18以及第二主端子16。并且，第一主端子18以及第二主端子16可以从同一引线框分离而形成。即，通过使用借助于省略图示的连接杆使第一主端子18以及第二主端子16一体化的引线框，能够简化定位机构。并且，连接杆可以在后续的任一工序中去除。
如上述，第一主端子18以及第二主端子16由于被定位，因此能提高第一主端子18与第二主端子16的相对的位置精度，不会产生由后述的转移模制法进行的密封工序中由模具的合模而产生的对接合件13的过大应力，能够防止功率半导体装置的破损。
〔工序C：功率半导体元件的连接〕
接着，在与第一配线层12上的功率半导体元件11的预定位置上配置接合件13以及功率半导体元件11，用接合件13连接。
在此，关于接合件13能够使用与工序B相同的材料。并且，功率半导体元件11能够使用夹具进行定位，但在接合件13选择锡焊粘接、导电性粘接等的液体材料的情况下，能够通过接合件13的粘性进行定位。并且在选择与工序B相同材料的情况下，由于能够同时进行本工序与工序B，因此能够减少工序。
〔工序D：控制端子的连接〕
其次，将控制端子19配置于预定的位置，通过使用金属丝配线20的引线键合法连接功率半导体元件11的控制电极21与控制端子19。
控制端子19的位置与工序A相同能够用定位机构进行定位，能够与工序A以及/或工序B的定位机构组合。
并且，在本实施方式中举例说明三个控制电极21，但并不限定于此。例如，能够适当地追加聚集于功率半导体元件11或配置于附近的温度传感器、电流传感器等的检测电极。另外，控制端子19、第一主端子18以及/或第二主端子16可以从同一引线框分离而形成。即，由于为通过图示省略的连接杆将这些一体化的引线框，能够简化控制端子19的定位机构。
〔工序E：第二配线层的连接〕
其次，在功率半导体元件11以及第二主端子16的上面的预定位置上配置接合件13以及第二配线层15，用接合件13连接。该接合件13也能够选择与工序B、工序C相同的材料。即，在选择与工序B、工序C相同的材料的情况下，由于能够同时进行本工序、工序B以及工序C，能够减少工序。并且，工序D只要在本工序之后进行替换即可。
并且，工序A～工序E可以适当地更换顺序，也可以同时进行，并不限定于本实施方式的顺序。
〔工序F：树脂密封〕
其次，功率半导体元件11、第一配线层12、第二配线层15、衬垫17、第二主端子16、第一主端子18以及控制端子19以配置于由金属模具的上模和下模形成的腔室的预定位置的状态合模，通过转移模制法由密封树脂密封。
在此，在未用固定或接合件13将衬垫17连接于第二主端子16的情况下，为了在衬垫17抵接的模具的上模或下模任一方上定位衬垫17，使粘接薄片介于中间、或在金属模具上设置吸引结构而吸引。
并且，第一配线层12、第二配线层15以及衬垫17中的至少一个从密封树脂中露出与功率半导体元件11的相反面的一部分或全部，与冷却器、吸热装置等的冷却部件密合并冷却。并且，在露出面与冷却部件之间根据需要适当地插入陶瓷、绝缘树脂薄片等的绝缘材料。
图5是表示第一实施方式的变形例1的图，是与图1(C)对应的剖视图。例如，发热量少的功率半导体元件11、即冷却性要求不高的功率半导体装置的情况如图5所示，将第二配线层15密封于密封树脂22中，只要使第一配线层12从密封树脂22中露出即可。并且，该情况下，第二配线层15由于能够使用比较薄的材料，因此能够采用廉价的冲压加工而形成。
另一方面，在使第一配线层12与第二配线层15露出的情况下，由于能够从两面冷却功率半导体装置，因此能够得到较高的冷却性，有利于使用功率半导体装置的电力转换装置的小型化·高密度化。另外，通过衬垫17也露出且进行冷却，能够通过衬垫17冷却由第二主端子16的自身发热而产生的热量、连接于第二主端子16的配线、电气部件的散热而产生的热量，因此能得到更高的冷却性。即，衬垫17除了Cu、Al等热传导性良好的金属，通过使用铝、氮化硅、氮化硼等的高热传导性陶瓷、使用在环氧树脂、聚酰胺等的绝缘树脂中填充了热传导性填充物、热传导性纤维的高热传导性树脂而得到高的冷却性。
并且，本实施方式的第二配线层15的与接合件13的对置区域比其周缘突出地形成，但并不限于此。图6(A)～(C)是表示配线层的示例的图。例如，第二配线层15的与接合件13的对置区域与周缘可以是同一面，如图6(A)所示，可以使第一配线层12的与接合件13的对置区域突出。另外，如图6(B)所示，可以使第一配线层12以及第二配线层15两者的与接合件的对置区域突出。
另外，如后述的第四实施例(图13(C))，可以变更第一配线层12、第二配线层15的高度。该情况下，如图6(C)所示，通过调整各自突出的厚度(高度)，能够与功率半导体元件11、接合件13、第二主端子16以及第一主端子18各自不同的厚度对应。尤其在相对于第一配线层12、第二配线层15并联以及/或串联多个不同的功率半导体元件11的情况下，统一各功率半导体元件11的厚度困难，由于厚度在0.05mm至0.2mm之间分别设定，因此适于吸收该厚度的差异。另外，能够确保第一配线层12、第二配线层15之间、第一配线层12、第二配线层15与第二主端子16、第一主端子18之间的厚度方向的绝缘距离。
图7是表示第一实施方式的变形例2的图，是与图1(C)对应的剖视图。该变形例2与第一实施方式的不同是代替衬垫17使用第三配线层24，并通过接合件13与第二主端子16连接的方面，其他结构由于与第一实施方式相同，因此省略说明。
在图7中，第三配线层24以与第一配线层12电绝缘的方式空出间隔并列设置，通过与第二主端子16连接而与功率半导体元件11的电极电连接。并且，第一配线层12与第三配线层24优选从同一引线框分离而形成。即，通过使用通过图示省略的连接杆将第一配线层12与第三配线层24一体化的引线框，简化定位机构的同时能够跳跃式地减少工序。并且，连接杆只要在将第一配线层12连接于功率半导体元件11上，将第三配线层24与第二主端子16连接之后，在任意工序切除即可。
(第二实施方式)
图8(A)及(B)是表示根据本发明的功率半导体装置的第二实施方式的图。图8(A)表示与第一实施方式的图1(B)对应的剖视图，图8(B)表示与第一实施方式的图7对应的剖视图。本实施方式与第一实施方式不同是在第一配线层12～第三配线层24各自的与接合件13相反面上层叠绝缘层26的方面，其他结构由于与第一实施方式相同而省略说明。
本实施方式除了第一实施方式的作用效果还能得到以下的作用效果。
首先，作为第一效果，由于层叠于各配线层的绝缘层26从密封树脂22中露出，因此不需要如第一实施方式那样在露出面与冷却部件之间介入绝缘材料。
另外，作为第二效果，由于能够使用如从Cu、Al等的金属板与绝缘层层叠·粘接的层叠板中通过蚀刻法加工金属板而形成各配线的配线板、在通过冲压加工形成各配线的金属板上层叠·粘接绝缘层的配线板，因此不需要如第一实施方式那样切除将第一配线层12与第三配线层24一体化的连接杆。
在此，作为绝缘层26能够使用氧化铝、氮化硅、氮化硼等的高热传导性陶瓷、或使用在环氧树脂、聚酰胺等的绝缘树脂中填充氧化铝、氮化硅、氮化硼等的热传导性填充物的高热传导性树脂。
而且，高热传导性陶瓷、高热传导性树脂可以在连接第一实施方式的各配线的工序(即，相当于第一实施方式的工序E)～树脂密封工序(相当于工序F)之间层叠。
图9是表示第二实施方式的变形例的图。如图9所示，与第一实施方式相同，在散热性要求比较低的功率半导体装置的情况可以仅在上面或下面中的一面上层叠绝缘层26。
(第三实施方式)
图10(A)(B)是表示第三实施方式的功率半导体装置的图。图10(A)是与第二实施方式的图8(A)对应的剖视图，图10(B)是与第二实施方式的图8(B)对应的剖视图。本实施方式与第二实施例的不同是在绝缘层26上层叠散热层27的方面，其他结构由于与第二实施方式相同而省略说明。
作为散热层27的材料，由于能够使用如Cu、Al等的金属、在散热层27的露出面上接合冷却器、散热器，因此降低热阻尼而得到高的冷却性。另外，本实施方式的散热层27由于不需要导电性而能够使用SiC、AlSiC等的半导体、复合材料，可以根据需要用电镀包覆。
而且，能够使用预先层叠·粘接了配线层、绝缘层26与散热层27的绝缘基板。作为绝缘基板能够在陶瓷板上钎焊或直接接合配线层以及散热层、或在陶瓷板上用熔融金属法形成配线层以及散热层来制造。
图11(A)、(B)是表示第三实施方式的变形例的图。图1(A)表示从密封树脂22突出散热片28的示例，图11(B)是表示将散热片28收入密封树脂22内的示例。如图11(A)、(B)所示，将板状、销状(柱状)的散热片28与散热层27一体化地形成，通过从密封树脂22露出而得到高的冷却性。作为一体化地形成的方法，只要在散热层27上钎焊、直接接合散热片28、在陶瓷板上钎焊或直接接合通过挤压成型、锻造而散热片28一体化的散热层27即可。用熔融法制造绝缘基板的情况下，只要在铸模内完成散热片28即可，能容易地使散热片28一体化地形成，由于没有散热层27与散热片28的接合界面，因此能够进一步提高功率半导体装置的热阻尼。并且，图11(A)、(B)在两面的散热层上设置风扇，但也可以仅设置于上面或下面。
本实施方式与第二实施方式比较能得到以下的作用效果。
即，第二实施方式的配线层由于配线层12、15与绝缘层26的热膨胀系数的差而产生弯曲，因此为了降低配线层与绝缘层26的热膨胀系数的差，例如在配线层为Cu、Al等金属的情况下，需要在高热传导树脂中填充低热膨胀的无机填充物、或在绝缘层26是陶瓷的情况下使用Mo、W等的金属、42合金、因瓦合金等的低热膨胀的合金，需要在材料的制约与结构上下功夫。另外，采用热膨胀系数的差比较大的材料在工序管理中也能够降低弯曲的影响，但存在工序复杂的可能。
根据本实施方式，在绝缘层26的两面层叠·粘接金属等的配线层12、15以及散热层27的情况下，由于能够使绝缘层26在中心沿厚度方向对称，因此能够降低材料的制约、工序的复杂。并且，配线层12、15与散热层27面积不同，因此能通过适当地调整各自的厚度而抑制弯曲。
以上，第一～第三实施方式举例说明一个功率半导体元件11，但并不限于此，可以并联以及/或串联同种以及/或不同种类的多个功率半导体元件11。即，在功率半导体元件11上使用MOSFET并联连接、在IGBT、双极晶体管上逆并列二极管、还会将这些串联作为桥式结构而适当地组合。
(第四实施方式)
其次，关于第四实施方式，参照图12～图21进行说明。在该第四实施方式中，举例说明作用效果特别高的桥式结构的功率半导体装置。并且，本实施方式将第三实施方式的结构作为基本，但并不限于此，能够组合第一～第三实施方式实施。
图12是作为桥式结构的功率半导体装置的电路结构图。如图12所示，将分别构成上支路30与下支路31的功率半导体元件串联于正极侧主端子32与负极侧主端子33之间，从上下支路的连接点连接中间侧主端子34，在本实施方式中作为功率半导体元件并联连接上支路IGBT35与上支路二极管36，还并联连接下支路IGBT37与下支路二极管38。通过并联一个或多个该桥，能利用于直流-交流变换、交流-直流变换、直流电压变换等的电力变换装置。
图13表示功率半导体装置的外观，图13(A)是拆下了密封树脂22、上面的绝缘层26以及上面的接合件的俯视图，图13(B)是相对于图13(A)连接了上面的绝缘层26的配线的俯视图，图13(C)表示图13(B)的X-X剖视图。
在本实施方式中，上支路IGBT35、上支路二极管36通过接合件13与下面的绝缘层26的上支路侧第一配线40连接，下支路IGBT37、下支路二极管38通过接合件13与下支路侧第一配线43连接。另外，正极侧主端子32通过接合件13与上支路侧第一配线40连接，负极侧主端子33通过接合件13与下支路侧第三配线45连接，中间侧主端子34通过接合件13与下支路侧第一配线43连接。而且，上面的绝缘层26的上支路侧第二配线41通过接合件13与上支路IGBT35、上支路二极管36以及中间侧主端子34连接，下支路侧第二配线44通过接合件13与下支路IGBT37、下支路二极管38以及负极侧主端子33连接。
通过为这样的结构，中间侧主端子34能够兼容电流的输入输出与上支路及下支路的电连接。一直以来，使用金属部件在金属部件的上面以及下面通过接合件将上支路侧第二配线41与下支路侧第一配线43连接，因此工序内的结构部件的管理变得复杂，在本实施方式内其复杂程度就消失了。
另一方面，为下支路二极管38以顺时针方向偏置的状态导通的状态。在该状态下，若上支路IGBT35为接通状态，则下支路二极管38为逆时针方向偏置，载体移动而引起的恢复电流贯通上下支路。此时，如图13中的实线所示，恢复电流流动。即，以从正极侧主端子32向上支路侧第一配线40(箭头(1))、从上支路IGBT35的调整电极向发射电极、从上支路侧第二配线41向中间侧主端子34(箭头(2))、从中间侧主端子34向下支路侧第一配线43(箭头(3))、从下支路二极管38的阴极电极向阳极电极、从下支路侧第二配线44向负极侧主端子33(箭头(4))的顺序流经环状电流。根据该环状电流，在上面以及下面的绝缘层26中各自的散热层中流经如虚线箭头的涡电流，根据其磁场相抵效果降低环状电流的流路的配线电感。
图14(A)、(B)是表示第四实施方式的变形例1的图，图15(A)、(B)是表示第四实施方式的变形例2的图。
如图14所示，靠近正极侧主端子32的侧面地设置第二中间侧主端子50。另外，如图15所示，靠近负极侧主端子33的侧面地设置第二中间侧主端子51。由此，除了涡电流效果，通过对置电流效果能降低配线电感。例如，在上支路IGBT接通状态下，下支路IGBT37断开的情况下，如图14(A)、(B)的实线箭头(1)、(2)所示，流动有电流方向对置的电流。即，正极侧主端子32的侧面与第二中间侧主端子50的侧面靠近对置，上支路侧第二配线41的主面、上支路侧第一配线40与主面靠近对置，降低由各自流经的电流而产生的磁场相互抵消的配线电感。例如，在上支路IGBT35断开的状态下、下支路IGBT37接通的情况下，如图15(A)、(B)的实线箭头(1)、(2)所示，在电流对置的方向上流经电流，根据与图14相同的效果降低配线电感。并且，中间侧主端子34由于作为上下支路的电连接而发挥功能，因此不会连接配线、电气部件。
如以上，本实施方式能有效地降低配线电感，其结果，由于能抑制恢复电涌，小型化·省略缓冲电路，因此有利于电力变换装置的小型化·高密度化。另外，能够根据电力变换装置内部的布置任意选择图13～15中的主端子排列，提高设计余量。
在此，在上面的绝缘层26的与正极侧主端子32对应的位置上形成与上支路侧第二配线41绝缘的第三配线(图示省略)，能够通过正极侧主端子32与接合件13连接，由于通过上面的绝缘层26能够冷却由正极侧主端子32的自身发热而产生的热量、由连接于正极侧主端子32的配线、电气部件的发热而产生的热量，因此能够得到更高的冷却性。
并且，各支路的IGBT的控制电极根据通过金属丝配线的引线键合法分别连接于上支路控制端子42或下支路控制端子46。
图16(A)(B)是表示第四实施方式的引线框的图，图16(A)是俯视图，图16(B)是X-X剖视图。
各支路的控制端子如图16所示，与各主端子一起使用通过连接杆52的引线框53，在与各主端子、各配线的连接相同的工序中，通过接合件(未图示)能够与上支路控制端子42或下支路控制端子46连接。由此，能够实现定位机构的简化与工序的缩减。然后，通过切除连接杆52，从引线框53中分别脱离而形成正极侧主端子32、负极侧主端子33、中间侧主端子34、上支路控制端子42以及下支路控制端子46。并且，位于引线框53的预定位置上的多个贯通孔54作为各工序中的定位、搬运的导向孔利用。
如此，由于各控制端子与各主端子通过引线框53一体化，因此各自的相对位置的精度高，在转移模制时的合模时，在各端子上不会产生过大的应力，能够防止接合件的脱离与绝缘层26的陶瓷开裂的发生，能够高成品率地提供功率半导体装置。
另外，如第一实施方式中所说明，通过各控制端子与各主端子利用直接接合法与各自所对应的配线连接，与中间不具有接合件的量相应地提高与下面的绝缘层26的位置精度，由图16(B)所示的上模55、下模56进行的合模时，更进一步提高成品率。
图17是表示第四实施方式的合模的图。如图17所示，能够以在上面的绝缘层26的散热层27上不接触上模55的方式设置间隙57并用密封树脂密封之后，上面的散热层27露出的方式研磨·切削。该情况下，增加一工序，但相比于现有的方法由于提高上面绝缘层26的位置精度，因此能够使间隙变薄而缩短研磨·切削的时间。
图18(A)、(B)是表示第四实施方式的变形例3的图。图18(B)是图18(A)的X-X剖视图。
如图18(A)、(B)所示，在上面的绝缘层26的与各支路的控制端子对应的位置上形成与上支路侧第二配线41以及/或下支路侧第二配线44绝缘的控制用第三配线60，通过各支路中的至少一个控制端子与接合件连接。由此，由于通过上面的绝缘层26能够冷却由各支路控制端子的自身发热而产生的热量、由连接于各支路的控制端子的配线、电气部件的自身发热而产生的热量，而能得到更高的冷却性。
图19(A)、(B)是表示第四实施方式的变形例4的图。图19(B)是图19(A)的X-X剖视图。
如图19(A)、(B)所示，使一部分的控制用第三配线60与上支路侧第二配线41或下支路侧第二配线44电连接。由此，能作为控制用发射器(MOSFET的情况下为控制用源极)利用，由于能够降低功率半导体元件的控制电极的数量、金属丝配线，能够以低成本提供功率半导体装置。另外，由于能扩大上支路侧第二配线41、下支路侧第二配线44的面积而能飞跃性地提高冷却性，因此有利于电力变换装置的小型化·高密度化。
另外，上面的绝缘层26的各配线除了与功率半导体元件连接以外，由于在其连接部周围也与主端子、控制端子连接而增加连接位置，但由于各端子的位置精度高，因此也会提高上面的绝缘层26的位置精度，尤其是难以倾倒。即，由于确保功率半导体元件的主面与绝缘层26的主面的平行度，因此能够抑制功率半导体元件的上面电极的接合件的厚度偏差、流出(溢出)等，提高成品率。
以上，根据本实施方式，与第一实施方式～第三实施方式进行比较，能够以高成品率地提供小型化、高散热化出色、尤其配线的低电感化出色的功率半导体装置。
(第五实施方式)
图20(A)、(B)是表示第五实施方式的图。图20(B)是图20(A)中X-X剖视图。
本实施方式如图20所示，通过在形成各配线以及/或各端子61的接合件13的预定位置上形成限制部62，能够防止接合件13的流出，能降低接合件13的厚度偏差。
限制部62能够使用感光性阻焊剂、感光性聚酰亚胺等的感光性树脂由影印法形成、或使用网板印刷、分配器涂布热硬化性树脂并硬化等所熟知的方法形成。另外，在接合件13使用焊锡的情况下，通过在预定的位置上粘贴面罩，用液体蚀刻、喷砂等进行粗面化而形成限制部62。
并且，图20所示的限制部62仅形成于接合件13的外周附近，但并不限于此。例如，无论有机材料或无机材料都通过使绝缘材料在预定位置上延伸而形成，能够强化电位不同的配线、端子61的绝缘性能。另外，通过限制部62采用聚酰胺树脂、粗面化的限制部62形成于除了各配线、各端子61的与接合件对置的以外的区域，能够提高与密封树脂的密封性。
并且，本实施方式能够与其他实施方式组合实施。
(第六实施方式)
图21(A)～(E)是表示第六实施方式的图。
本实施方式着眼于第四实施方式中从控制电极至控制端子的连接方法的内容。并且，其他结构由于与第四实施方式相同而省略说明。
图21(A)将金属丝配线变更为柔性印刷配线板(以下，称为FPC)70，通过FPC70的配线以及接合件72连接功率半导体元件的控制电极与控制配线71。作为接合件72如能使用凸出，使凸出预先形成于控制电极以及控制配线71与FPC70的配线垫板(省略图示)的任意一方，用超声波焊接连接。凸出的材质用电镀或无电解镀形成将焊锡、Ni、Au等作为主体的金属、或用印刷形成导电性粘接、焊锡粘接等。
而且，接合件72由于能够使用与功率半导体元件的上面电极上的接合件13、控制配线71上的接合件13相同的材料，能够使连接工序相同而减少工序。
其次，图21(B)是将连接金属丝配线73的一端从控制配线变更为控制端子42的图。通过这样做，由于能够缩短控制配线长，因此将功率半导体装置与图21(A)进行比较从用虚线表示的尺寸能够小型化。并且，与图21(A)的控制配线对应的下面的绝缘层26上的配线作为控制用第三配线74发挥功能。
图21(C)是组合图21(A)与(B)的内容，将金属丝配线变更为FPC70，通过FPC70的配线以及接合件72连接控制电极与控制配线。由此，起到图21(A)以及(B)中表示的效果。
图21(D)与图21(A)相同使用FPC70，FPC70固定于上面的绝缘层26的配线上。由此，由于FPC70预先定位于配线上，因此只进行绝缘层26的定位即可，并且，与图21(B)相同，能够使功率半导体装置小型化。
并且，代替FPC70，可以在绝缘层26的配线上介入相当于FPC70基材的绝缘层而形成相当于FPC70的配线的配线，通过相当于绝缘层26的该FPC70的配线的配线中使用第五实施方式中表示的限制部62，减少材料成本、工序。
图21(E)是代替金属丝配线、FPC、在上面的绝缘层26上设置控制配线71的图，减少金属丝配线、FPC而能够进一步实现低成本化。即，本实施方式能够同时形成上面的绝缘层26的第二配线层15与控制配线17，不需要金属丝配线、FPC。另外，由于在同一工序中通过同一接合件能够连接功率半导体元件的控制电极以及上面电极与第二配线层15以及控制配线71，因此能够减少工序，而且，控制配线71与控制端子42也相同，由于能在同一工序中使用相同的接合件连接，因此实现更进一步的工序减少。另外，由于能在相同工序中形成配线、通过接合件连接，因此能够简化定位机构而提高各端子的位置精度。
并且，本实施方式能够与其他实施方式组合实施。
(第七实施方式)
图22(A)、(B)是表示第七实施方式的图。
本实施方式是变更了控制端子与主端子的导出方向的功率半导体装置，在图22(A)、(B)中表示具体的实施方式。并且，图22(A)、(B)是将第四实施方式作为基础、与图13(A)相同为了容易理解将密封树脂、上面的绝缘层26以及上面的接合件拆除的俯视图，关于未变更的结构由于与第四实施方式相同而省略说明。并且，本实施方式并不限于此，能够将第一～第三实施方式组合实施。
图22(A)、(B)从对置的一对边导出正极侧主端子32、负极侧主端子33、中间侧主端子34，从与这些主端子的导出方向正交的一对边分别导出上支路控制端子42、下支路控制端子46。如此，通过变更功率半导体元件的配置、变更各端子的导出方向，能够根据功率半导体装置的结构部件的布置适当地设定各端子的导出方向。未图示，通过如本实施方式使用绝缘层26，由于能够在绝缘层26内自由地形成控制配线，因此，例如，能够将上下支路的各控制端子集成在功率半导体装置的一边上。
图23(A)～(C)是表示第七实施方式的变形例的图。
并且，图23(A)～(C)是将第四实施方式作为基础与图13(A)相同、为了容易理解将密封树脂、上面绝缘层26以及上面接合件拆除的俯视图，关于未变更的结构由于与第四实施方式相同而省略说明。
图23(B)是图23(A)的X-X剖视图，图23(C)是图23(A)的Y-Y剖视图。
如图23(A)～(C)所示，例如，通过使中间侧主端子34与负极侧主端子33从与其接合件的连接部在上面与下面的绝缘层26之间延伸，能够将各主端子聚集于功率半导体装置的一边。如此，即使从主端子的连接部至密封树脂的导出部(用金属模具对主端子合模的部分)的距离变长，通过采用本实施方式，主端子的位置精度相比于现有也有所提升，合模时在各端子上不会产生过大的应力，能够防止接合件的脱离与绝缘层26的陶瓷裂纹的产生，高成品率地提供功率半导体装置的同时，能够提高功率半导体的内部配置的设计自由度。
以上，说明了功率半导体装置的实施方式，但例如，通过准备多个构成图13所示的上下支路的一相电路并在密封树脂的内部进行一体化，也能够适用于构成两相桥(4IN1)与三相桥(6IN1)的功率半导体装置，通过在这些主端子、控制端子增大的功率半导体装置中使用本发明，其效果进一步提高。
(第八实施方式)
图24(A)、(B)是表示第八实施方式的图。在本实施方式中表示组装了功率半导体装置的电力变换装置。
图24(A)是电力变换装置80的一侧面的剖视图，图24(B)是表示与一侧面正交的另一侧面的功率半导体装置81的附近的剖视图。
本实施方式中，使用第一实施方式或第三实施方式所举例说明的功率半导体装置81。即，是从密封树脂22露出上面的配线、或从密封树脂22中露出下面的带散热片散热层27的功率半导体装置。
功率半导体装置81的散热片28以与一体成型于壳体82的隔板83的下水路84对置的方式通过O型圈、液态衬垫等的密封部件(省略图示)载置。而且，在功率半导体装置81的上面配线上通过散热片、陶瓷板等的绝缘部件85密封上水路86。上水路86的给排水用集管87插入设置于下水路84的上面的孔88中并通过O型圈、液态衬垫等的密封部件(省略图示)进行密封。另外，上水路86通过螺纹结合、弹簧夹等的连结部件(省略图示)固定于隔板83上。如此，功率半导体装置81从上面以及下面两面进行冷却。
另外，功率半导体装置81的主端子16、18以插通隔板83的贯通孔的方式向下方弯曲，通过螺纹结合、焊接等的方法与搭载于下水路84的下面的平滑用电容器、电抗器等的其他电器部件89的端子连接。而且，功率半导体装置的控制端子19向上方弯曲，通过压配合、钎焊等的方法与固定于护罩板、安装轴套等的支撑部件(省略图示)的控制基板90连接。如此，其他电器部件89在由下水路84冷却的同时，通过下水路84介于中间而抑制来自发热量比较大的功率半导体装置81的热干涉。同样，控制基板90也在上水路86中冷却的同时抑制热干涉。省略图示，安装于控制基板90的CPU、DSP等的计算装置也抑制热干涉的同时通过散热部件与上水路86热结合而能冷却。
而且，收纳构成省略图示的电流传感器、放电阻尼、过滤器等的电力变换装置80的部件，壳体82通过上罩91以及下罩92、O型圈、液态衬垫等的密封部件(省略图示)被水密密封。
并且，本实施方式的功率半导体装置81为了方便是一个，但在驱动三相无刷电动机的电力变换装置80的情况下，能够并联六个1支路(1IN1)的功率半导体装置81、并联三个一相桥(2IN1)的功率半导体装置81、使用一个三相桥(6IN1)的功率半导体装置81。另外，在串联共振桥式电压变换装置中，能够并列四个1支路(1IN1)的功率半导体装置81、使用以各两相桥(4IN1)的功率半导体装置81，根据电力变换装置80的主电路结构自由地设定功率半导体装置81的支路结构。
根据以上说明的实施方式，得到以下的作用效果。
(1)功率半导体装置81具备具有上面电极14以及下面电极的半导体元件11、与半导体元件11的下面电极对置地配置并通过接合件13与半导体元件11的下面电极连接的第一配线层12、与半导体元件11的上面电极14对置地配置并通过接合件13与半导体元件11的上面电极14连接的第二配线层15、通过接合件13与第一配线层12连接的第一主端子18、通过接合件13与第二配线层12连接的第二主端子16、衬垫17，衬垫17与第一配线12或第二配线15并列设置，载置第一主端子18或第二主端子16。由此，能够防止生产工序中的功率半导体装置的破损。
本发明并未限定于上述实施方式，只要不损害本发明的特征，即使关于在本发明的技术思想范围内所考虑的其他方式也包含于本发明的范围内。另外，可以为将上述实施方式与多个变形例组合的结构。
符号说明
11—功率半导体元件，12—第一配线层，13—接合件，15—第二配线层，16—第二主端子，17—衬垫，18—第一主端子，19—控制端子，20—金属丝配线，22—密封树脂，24—第三配线层，26—绝缘层，27—散热层，28—散热片，30—上支路，31—下支路，35—上支路IGBT，36—上支路二极管，37—下支路IGBT，38—下支路二极管，80—电力变换装置，81—功率半导体装置，86—上水路，84—下水路。

Claims (4)

1.一种功率半导体装置，其特征在于，
具备：
具有上面电极以及下面电极的半导体元件；
第一配线层，其以与上述半导体元件的上述下面电极对置的方式配置，并通过接合件与上述半导体元件的上述下面电极连接；
第二配线层，其以与上述半导体元件的上述上面电极对置的方式配置，并通过接合件与上述半导体元件的上述上面电极连接；
通过接合件与上述第一配线层连接的第一主端子；
通过接合件与上述第二配线层连接的第二主端子；以及
衬垫，
上述衬垫与上述第一配线层或上述第二配线层并列设置，载置上述第一主端子或上述第二主端子。
2.根据权利要求1所述的功率半导体装置，其特征在于，
上述衬垫是通过接合件连接于上述第一配线层或上述第二配线层与上述第一主端子或上述第二主端子的接合面的相反侧的面的第三配线层。
3.根据权利要求2所述的功率半导体装置，其特征在于，
上述第一配线层以及上述第三配线层从相同的引线框分离。
4.根据权利要求2所述的功率半导体装置，其特征在于，
在上述半导体元件的上述下面电极侧，通过接合件连接上述第一配线层，在上述半导体元件的上述上面电极侧，通过接合件连接上述第二配线层，
在上述第一配线层以及上述第二配线层的与上述半导体元件的接合面的相反侧层叠有绝缘层以及散热层，
在上述第三配线层的与上述第一主端子或上述第二主端子的接合面的相反侧层叠有绝缘层以及散热层。
CN201680063850.3A 2016-01-05 2016-12-07 功率半导体装置 Pending CN108352380A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016000327 2016-01-05
JP2016-000327 2016-01-05
PCT/JP2016/086291 WO2017119226A1 (ja) 2016-01-05 2016-12-07 パワー半導体装置

Publications (1)

Publication Number Publication Date
CN108352380A true CN108352380A (zh) 2018-07-31

Family

ID=59274573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063850.3A Pending CN108352380A (zh) 2016-01-05 2016-12-07 功率半导体装置

Country Status (5)

Country Link
US (1) US11011443B2 (zh)
JP (1) JPWO2017119226A1 (zh)
CN (1) CN108352380A (zh)
DE (1) DE112016005570T5 (zh)
WO (1) WO2017119226A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109530838A (zh) * 2018-12-13 2019-03-29 武汉凌云光电科技有限责任公司 一种激光焊接功率半导体芯片的方法
CN112993023A (zh) * 2019-12-17 2021-06-18 三菱电机株式会社 半导体模块以及半导体装置
CN116825768A (zh) * 2020-10-14 2023-09-29 罗姆股份有限公司 半导体模块

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器
JP6948855B2 (ja) * 2017-06-30 2021-10-13 日立Astemo株式会社 パワー半導体装置及びそれを用いた電力変換装置
JP2019067950A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置の製造方法
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
CN110323142B (zh) 2018-03-29 2021-08-31 台达电子工业股份有限公司 功率模块及其制造方法
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
KR102296270B1 (ko) * 2019-12-10 2021-09-01 현대모비스 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
JP7367507B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル パワーモジュール
JP7241923B2 (ja) * 2020-01-08 2023-03-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2022144247A (ja) * 2021-03-18 2022-10-03 株式会社デンソー 半導体モジュール、および、これを用いた電子装置
JPWO2023047881A1 (zh) * 2021-09-21 2023-03-30
US20230253362A1 (en) * 2022-02-08 2023-08-10 Semiconductor Components Industries, Llc High power module package structures
JP2023122391A (ja) * 2022-02-22 2023-09-01 株式会社デンソー 半導体装置
KR20240022790A (ko) * 2022-08-12 2024-02-20 주식회사 엘엑스세미콘 양면 방열 구조의 반도체 모듈 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064131A (ja) * 2003-08-08 2005-03-10 Denso Corp 半導体装置
JP2007184501A (ja) * 2006-01-10 2007-07-19 Sanken Electric Co Ltd 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2015211178A (ja) * 2014-04-29 2015-11-24 三菱電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910383B2 (ja) 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
US20090261462A1 (en) * 2008-04-16 2009-10-22 Jocel Gomez Semiconductor package with stacked die assembly
JP5585518B2 (ja) 2011-04-08 2014-09-10 株式会社デンソー 半導体装置及び半導体装置の製造方法
US8810014B2 (en) * 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064131A (ja) * 2003-08-08 2005-03-10 Denso Corp 半導体装置
JP2007184501A (ja) * 2006-01-10 2007-07-19 Sanken Electric Co Ltd 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2015211178A (ja) * 2014-04-29 2015-11-24 三菱電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109530838A (zh) * 2018-12-13 2019-03-29 武汉凌云光电科技有限责任公司 一种激光焊接功率半导体芯片的方法
CN109530838B (zh) * 2018-12-13 2021-05-04 武汉凌云光电科技有限责任公司 一种激光焊接功率半导体芯片的方法
CN112993023A (zh) * 2019-12-17 2021-06-18 三菱电机株式会社 半导体模块以及半导体装置
CN116825768A (zh) * 2020-10-14 2023-09-29 罗姆股份有限公司 半导体模块

Also Published As

Publication number Publication date
JPWO2017119226A1 (ja) 2018-07-05
US11011443B2 (en) 2021-05-18
DE112016005570T5 (de) 2018-10-25
US20190006255A1 (en) 2019-01-03
WO2017119226A1 (ja) 2017-07-13

Similar Documents

Publication Publication Date Title
CN108352380A (zh) 功率半导体装置
US8569890B2 (en) Power semiconductor device module
US9129933B2 (en) Semiconductor module and an inverter mounting said semiconductor module
CN105612613B (zh) 半导体装置
JP2007234690A (ja) パワー半導体モジュール
CN107924885B (zh) 构造体
US10192811B2 (en) Power semiconductor device
JP2009536458A (ja) 半導体モジュール及びその製造方法
WO2013088864A1 (ja) 半導体装置
CN107689357A (zh) 芯片附接方法和基于这种方法制造的半导体装置
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
CN105051898B (zh) 半导体装置
WO2019117107A1 (ja) 半導体装置
JP6308780B2 (ja) パワーモジュール
EP2963682A1 (en) Semiconductor device and manufacturing method thereof
US10945333B1 (en) Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
CN108735722A (zh) 半导体装置及半导体装置的制造方法
JP2008270290A (ja) パワーモジュール、その製造方法および素子接続用バスバー
JP2008218616A (ja) 回路モジュール
JP2011114308A (ja) パワー半導体ユニット
JP2005150419A (ja) 半導体装置
US20230260951A1 (en) Semiconductor apparatus and vehicle
JP7345621B2 (ja) 電力変換装置および電力変換装置の製造方法
CN217361562U (zh) 一种半导体功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180731

WD01 Invention patent application deemed withdrawn after publication