CN217361562U - 一种半导体功率模块 - Google Patents

Abstract

本实用新型提供了一种半导体功率模块，半导体功率模块包括：金属基底，形成半导体功率模块的底层；半导体芯片，固定安装于金属基底上；第一层压膜，覆盖于金属基底的上底面和/或下底面上未设置有半导体芯片的部分区域；金属箔片，贴设于第一层压膜上，并与金属基底电隔离，其中，金属箔片在金属基底的射影方向上的尺寸小于第一层压膜在金属基底的射影方向上的尺寸；电连接引线，两端分别连接半导体芯片的引脚以及金属箔片，并与金属基底电隔离。采用上述技术方案后，可实现采用金属基底的半导体模块内部高灵活度的信号电路布线以实现多芯片并联及平台化设计。

Description

一种半导体功率模块

技术领域

本实用新型涉及半导体设备领域，尤其涉及一种半导体功率模块。

背景技术

在制备半导体设备时，最为重要的需制备一半导体功率模块，其基底常选择直接覆铜陶瓷基板(direct bonded copper,DBC)或活性金属钎焊陶瓷基板(active metalbonding,AMB)。常规DBC基板由于其铜层较薄，因此瞬态热阻抗较大，限制了功率模块的短时电流输出能力。而DBC基板受限于热膨胀系数(coefficient ofthermal expansion，CTE)不匹配的问题，如果加大基底的铜厚以降低瞬态热阻抗，容易造成陶瓷基板翘曲的问题且损害模块的长期可靠性。且DBC基板内氧化铝材料的热导率低，限制了水平方向的热扩散。而若使用氮化硅或氮化铝材料则带来更高的成本。

因此，在常见的提高功率模块散热能力的配置中，可使用厚铜基板制备功率模块。但其缺陷是由于厚铜基板是一个完整的导体，没有与DBC基板相似的可承载蚀刻电路的基底，因此无法在厚铜基板上灵活进行电路的布线，为芯片的信号管脚提供专用的导电路径。因此在常见的以厚铜基板为基底配置的功率模块中，芯片的信号管脚只能通过引线键合的方式连接至距离对应信号管脚最近的位于引线框架上的外部端子。该配置方式局限了功率模块中需要使用信号引脚的芯片的布局方式，使得设计者难以以最优化的方式改良布局以优化功率模块的电气性能、导热性能。

因此，需要一种新型半导体功率模块，可在厚铜基板上实现芯片控制信号电路的灵活布置以实现灵活的多芯片并联以及功率模块的平台化设计。

实用新型内容

为了克服上述技术缺陷，本实用新型的目的在于提供一种半导体功率模块，实现半导体模块内部高灵活度的多芯片并联及平台化设计。

本实用新型公开了一种半导体功率模块，半导体功率模块包括：

金属基底，形成半导体功率模块的底层；

半导体芯片，固定安装于金属基底上；

第一层压膜，覆盖于金属基底的上底面和/或下底面上未设置有半导体芯片的部分区域；

金属箔片，贴设于第一层压膜上，并与金属基底电隔离，其中，金属箔片在金属基底的射影方向上的尺寸小于第一层压膜在金属基底的射影方向上的尺寸；

电连接引线，两端分别连接半导体芯片的引脚以及金属箔片，并与金属基底电隔离。

优选地，第一层压膜的边缘延展至半导体芯片的边缘，或第一层压膜的边缘延展靠近于半导体芯片的边缘。

优选地，金属箔片包括第一铜箔和第二铜箔；

第一铜箔沿金属基底的宽度方向上远离半导体芯片的距离，小于第二铜箔沿金属基底的宽度方向上远离半导体芯片的距离，且第一铜箔和第二铜箔沿金属基底的长度方向延伸。

优选地，半导体芯片至少包括第一芯片和第二芯片；

第一芯片包括至少第一信号引脚和第二信号引脚，第一信号引脚和第二信号引脚在金属基底的长度方向上排列；

第二芯片包括至少第三信号引脚和第四信号引脚，第三信号引脚和第四信号引脚在金属基底的长度方向上排列；

电连接引线至少包括第一连接线、第二连接线、第三连接线、第四连接线；

第一芯片的第一信号引脚经第一连接线电连接至第一铜箔的第二端；

第一芯片的第二信号引脚经第二连接线电连接至第二铜箔的第一端；

第二芯片的第三信号引脚经第三连接线电连接至第一铜箔；

第二芯片的第四信号引脚经第四连接线电连接至第二铜箔。

优选地，第二铜箔靠近于第一芯片的第一端向着第一芯片延伸，使得第一端呈L型；

第一连接线电连接于第一端处；

第一铜箔靠近于第一芯片的第二端呈直线型，第二连接线电连接至第二端处。

优选地，第三连接线和第四连接线分别电连接至第一铜箔和第二铜箔的中部，且第三连接线和第四连接线的连接位置不平行于金属基底的长度方向。

优选地，引脚突出于半导体芯片上远离于金属基底的表面。

优选地，电连接引线由铜、铝或金制成。

优选地，金属基底由铜制成。

优选地，金属基底由铜合金制成。

采用了上述技术方案后，与现有技术相比，具有以下有益效果：

1.采用厚铜基板可有效提高半导体功率模块上的芯片横向热扩散，降低瞬时热应力；

2.通过层压绝缘膜和铜箔在厚铜基板上实现与厚铜基板电隔离的信号电路，以实现功率模块内部多半导体芯片并联的灵活布局，提高厚铜基板模块的设计灵活性和平台性；3.可通过CTE与金属匹配的层压膜材料提高模块的可靠性。

附图说明

图1为符合本实用新型一优选实施例中半导体功率模块的俯视图；

图2为符合本实用新型一优选实施例中半导体功率模块的侧视图。

附图标记：

10-半导体功率模块、11-金属基底、12-半导体芯片、13-第一层压膜、14-金属箔片、15-电连接引线。

具体实施方式

以下结合附图与具体实施例进一步阐述本实用新型的优点。

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本公开范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本实用新型的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。

参阅图1及图2，示出了符合本发明一优选实施例中半导体功率模块10的俯视图和侧视图。在该实施例中，半导体功率模块10包括有：

-金属基底11

金属基底11的材料选择铜或铜合金制成，且整块均为均匀的铜或铜合金。采用该材料作为基底，可大幅度地提高横向热扩散能力，使得芯片工作时形成的热量可快速地消散。金属基底11制备完成后，将作为半导体功率模块10的底层使用，其他元器件均制备于该金属基底11上。

-半导体芯片12

在金属基底11上，固定安装有半导体芯片12。半导体芯片12与金属基底11间，可采用易于导热与粘结的材料，将半导体芯片12粘接于金属基底11上(或者采用焊接的方式亦可)。

-第一层压膜13

在金属基底11的表面上，同时未设置有半导体芯片12的区域上，覆盖有该第一层压膜13(可同时或择一在金属基底11的上底面和下底面上设置)。第一层压膜13由绝缘材料制备完成，其安装在金属基底11上的工艺可选择层压技术，即将第一层压膜13覆盖在金属基底11上后，在加热加压的条件下将第一层压膜13完全贴设在金属基底11上。

-金属箔片14

在第一层压膜13上，贴设有该金属箔片14，且金属箔片14在金属基底11的射影方向上的尺寸小于第一层压膜13在金属基底11的射影方向上的尺寸，使得金属箔片14完全不会与金属基底11接触，前述第一层压膜13起到电隔离的作用。

-电连接引线15

由于半导体芯片12的电连接部分和金属箔片14都与金属基底11电隔离，因此需要该电连接引线15(Bonding线)电连接两者。具体地，电连接引线15两端分别连接半导体芯片12的引脚及金属箔片14，且电连接引线15不与金属基底11电隔离，例如可略微翘起以远离金属基底11。利用该电连接引线15将半导体芯片12的控制信号传输至金属箔片14，再利用金属箔片14与外部设备的电连接关系，完成控制信号从半导体功率模块10传输至外部设备的过程。

具有上述配置后，采用厚铜制备基底可有效提高半导体功率模块10上的芯片横向热扩散，降低瞬时热应力，此外，通过绝缘的层压膜实现多芯片并联，提高厚铜基板层级设计灵活性和平台性。

一优选实施例中，第一层压膜13的尺寸可有两种设计，其一，第一层压膜13的边缘延展至半导体芯片12的边缘，将半导体芯片12的外围全部通过第一层压膜13与金属基底11隔离，但压制工艺要求较高。其二，第一层压膜13的边缘向着半导体芯片12延展，但不与半导体芯片12的边缘接触，减小第一层压膜13的尺寸，方便制备。

优选或可选地，金属箔片14包括第一铜箔和第二铜箔，分别引出第一控制信号和第二控制信号，且第一铜箔沿所述金属基底11的宽度方向上远离半导体芯片的距离，小于第二铜箔沿所述金属基底11的宽度方向上远离半导体芯片的距离，且第一铜箔和第二铜箔沿金属基底11的长度方向延伸，方便电连接引线15在桥接时错开，避免接触或靠近造成干扰。相对地，半导体芯片12包括第一芯片和第二芯片，电连接引线15包括第一连接线、第二连接线、第三连接线、第四连接线，第一芯片经第一连接线和第二连接线电连接至第一铜箔和第二铜箔，第二芯片经第三连接线和第四连接线电连接至第一铜箔和第二铜箔，由此，实现了第一芯片和第二芯片的两路(或其他实施例中电连接引线15数量更多时，呈多路)并联设计，为半导体功率模块10的设计者提供了更为方便改动的设计平台。

进一步地，半导体芯片至少包括第一芯片和第二芯片；第一芯片包括至少第一信号引脚和第二信号引脚，第一信号引脚和第二信号引脚在金属基底的长度方向上排列；第二芯片包括至少第三信号引脚和第四信号引脚，第三信号引脚和第四信号引脚在金属基底的长度方向上排列；电连接引线至少包括第一连接线、第二连接线、第三连接线、第四连接线；第一芯片的第一信号引脚经第一连接线电连接至第一铜箔的第二端；第一芯片的第二信号引脚经第二连接线电连接至第二铜箔的第一端；第二芯片的第三信号引脚经第三连接线电连接至第一铜箔；第二芯片的第四信号引脚经第四连接线电连接至第二铜箔。

优选地，第一铜箔的第二端在金属基底的长度方向上靠近于所述第一芯片的第一信号引脚，第一铜箔的另一端在金属基底的长度方向上远离于第一芯片的第一信号引脚；第二铜箔的第一端在金属基底的长度方向上靠近于第一芯片的第二信号引脚，第二铜箔的另一端在金属基底的长度方向上远离于第一芯片的第二信号引脚；第一连接线电连接于第一铜箔的第二端处；第二连接线电连接于第二铜箔的第一端处。

进一步地，第二铜箔靠近于第一芯片的第一端向着第一芯片延伸，使得第一端呈L型；第一连接线电连接于第一端处；第一铜箔靠近于第一芯片的第二端呈直线型，第二连接线电连接至第二端处，且更为优选的设计中，第一铜箔的长度可小于第二铜箔。通过上述设计，当第一连接线与第二铜箔连接时，可桥接在该第一端处，而第一端与第二端本身具有高度差，使得第一连接线和第二连接线不会靠近，反之呈互相远离的配置。

对于第三连接线和第四连接线而言，两者分别电连接至第一铜箔和第二铜箔的中部，且第三连接线和第四连接线的连接位置不平行于金属基底11的长度方向，例如第三连接线可不平行于金属基底11的长度方向桥接半导体芯片12与第一铜箔，而第四连接线则可平行于金属基底11的长度方向桥接半导体芯片12与第二铜箔，两者呈互相远离的配置。

为了进一步电隔离半导体芯片12与金属基底11，半导体芯片12上的引脚突出于半导体芯片12成型，其突出方向远离于金属基底11的表面。

上述任一实施例中，电连接引线可由铜、铝或金制成。

应当注意的是，本实用新型的实施例有较佳的实施性，且并非对本实用新型作任何形式的限制，任何熟悉该领域的技术人员可能利用上述揭示的技术内容变更或修饰为等同的有效实施例，但凡未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何修改或等同变化及修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种半导体功率模块，其特征在于，所述半导体功率模块包括：

金属基底，形成所述半导体功率模块的底层；

半导体芯片，固定安装于所述金属基底上；

第一层压膜，覆盖于所述金属基底的上底面和/或下底面上未设置有所述半导体芯片的部分区域；

金属箔片，贴设于所述第一层压膜上，并与所述金属基底电隔离，其中，所述金属箔片在金属基底的射影方向上的尺寸小于所述第一层压膜在金属基底的射影方向上的尺寸；电连接引线，两端分别连接所述半导体芯片的引脚以及金属箔片，并与所述金属基底电隔离。

2.如权利要求1所述的半导体功率模块，其特征在于，

所述第一层压膜的边缘延展至所述半导体芯片的边缘，或所述第一层压膜的边缘延展靠近于所述半导体芯片的边缘。

3.如权利要求1所述的半导体功率模块，其特征在于，

所述金属箔片包括第一铜箔和第二铜箔；

所述第一铜箔沿所述金属基底的宽度方向上远离所述半导体芯片的距离，小于所述第二铜箔沿所述金属基底的宽度方向上远离所述半导体芯片的距离，且所述第一铜箔和第二铜箔沿所述金属基底的长度方向延伸。

4.如权利要求3所述的半导体功率模块，其特征在于，

所述半导体芯片至少包括第一芯片和第二芯片；

所述第一芯片包括至少第一信号引脚和第二信号引脚，第一信号引脚和第二信号引脚在所述金属基底的长度方向上排列；

所述第二芯片包括至少第三信号引脚和第四信号引脚，第三信号引脚和第四信号引脚在所述金属基底的长度方向上排列；

所述电连接引线至少包括第一连接线、第二连接线、第三连接线、第四连接线；

所述第一芯片的第一信号引脚经第一连接线电连接至所述第一铜箔的第二端；

所述第一芯片的第二信号引脚经第二连接线电连接至所述第二铜箔的第一端；

所述第二芯片的第三信号引脚经第三连接线电连接至所述第一铜箔；

所述第二芯片的第四信号引脚经第四连接线电连接至所述第二铜箔。

5.如权利要求4所述的半导体功率模块，其特征在于，

所述第二铜箔靠近于所述第一芯片的第一端向着所述第一芯片延伸，使得所述第一端呈L型；

所述第一连接线电连接于所述第一端处；

所述第一铜箔靠近于所述第一芯片的第二端呈直线型，所述第二连接线电连接至所述第二端处。

6.如权利要求5所述的半导体功率模块，其特征在于，

所述第三连接线和第四连接线分别电连接至所述第一铜箔和第二铜箔的中部，且第三连接线和第四连接线的连接位置不平行于所述金属基底的长度方向。

7.如权利要求6所述的半导体功率模块，其特征在于，

所述引脚突出于所述半导体芯片上远离于所述金属基底的表面。

8.如权利要求1所述的半导体功率模块，其特征在于，

所述电连接引线由铜、铝或金制成。

9.如权利要求8所述的半导体功率模块，其特征在于，

所述金属基底由铜制成。

10.如权利要求8所述的半导体功率模块，其特征在于，

所述金属基底由铜合金制成。

Images