JP2004095769A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2004095769A
JP2004095769A JP2002253668A JP2002253668A JP2004095769A JP 2004095769 A JP2004095769 A JP 2004095769A JP 2002253668 A JP2002253668 A JP 2002253668A JP 2002253668 A JP2002253668 A JP 2002253668A JP 2004095769 A JP2004095769 A JP 2004095769A
Authority
JP
Japan
Prior art keywords
electrode terminal
connection conductor
circuit pattern
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002253668A
Other languages
English (en)
Other versions
JP3958156B2 (ja
Inventor
Junji Yamada
山田　順治
Seiji Saeki
佐伯　聖司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002253668A priority Critical patent/JP3958156B2/ja
Priority to US10/648,347 priority patent/US7291928B2/en
Publication of JP2004095769A publication Critical patent/JP2004095769A/ja
Application granted granted Critical
Publication of JP3958156B2 publication Critical patent/JP3958156B2/ja
Priority to US11/873,030 priority patent/US7663252B2/en
Priority to US12/647,162 priority patent/US7969025B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】放熱性が改善され、外部導電板との接続が容易になり、全体として小型化、高容量化対応が容易な電力用半導体装置を提供する。
【解決手段】半導体チップと電極端子（６ａ，　６ｂ）とをワイヤボンディングにより接続するとともに、電極端子（６ｂ，　６ｃ）と回路パターン（３ａ，　３ｂ）とを接続する接続導体（６０ｂ，　６０ｃ）が電極端子（６ｂ，　６ｃ）の一部を部分的に延在させた延在部（６０ｂ，　６０ｃ）と回路パターン（３ａ，　３ｂ）とを半田付け接続する構成とし、電極端子のワイヤボンディングを行う箇所が少なくでき、電気抵抗値が小さくなり、発熱と電圧降下を抑制することができる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、モータ制御やインバータなどに使用される電力用半導体装置に関し、特に、放熱性を改善し、外部導電板との接続が容易であり、小型化、高容量化対応が可能な電力用半導体装置に関する。
【０００２】
【従来の技術】
一般に、電力用半導体装置（以下、「半導体パワーモジュール」とも呼ぶ）は、半導体を利用して直流入力を任意の周波数の交流に変換して出力するもので、モータ制御や各種用途に応じたインバータ、または無停電電源（ＵＰＳ）などに使用されている。
【０００３】
従来、複数のＩＣチップを１つのパッケージに搭載した半導体装置として、ＩＣチップ間の電気的接合をとるのに、中間に中継電極板部を設け、この中継電極板を介してＩＣチップ間の電気的接続を行うとともに、外部との接続も行うことが開示されている（例えば、特許文献１参照）。
また、電極板を、基板上に電極板の中心線を境にして対称形状に配置する構成が開示されている（例えば、特許文献２参照）。
【０００４】
図３および図４は本発明者等による先行出願である特願２００１−３３０８１０に記載した半導体パワーモジュールの平面図および部分側面断面図である。図３および図４に示す半導体パワーモジュール１０において、２ａ，２ｂは複数のＩＣチップを搭載した左右一対のダイパッド絶縁基板、３ａ，３ｂはダイパッド絶縁基板上に形成された回路パターン、４ａ，４ｂは回路パターン３ａ，３ｂ上に実装された半導体チップ、６は積層電極板組立体である。積層電極板組立体６は、３層の電極端子板６ａ，６ｂ，６ｃと、電極端子板６ａ，６ｂ，６ｃ間に交互に介在する絶縁層７ａ，７ｂ，７ｃより構成されている。１１は冷却用金属ベース、２１ａ，２１ｂと２２ａ，２２ｂは金属線（ワイヤ）である。
【０００５】
図示の構成では、冷却用金属ベース１１に絶縁基板２ａ，２ｂが固着され、絶縁基板の表面に回路パターン３ａ，３ｂが固着されている。回路パターン３ａ，３ｂには複数の半導体チップ４ａ，４ｂが半田などで接続実装されている。図示のように半導体チップ４ａ，４ｂは、四辺形形状の冷却用金属ベース１１の図の縦方向に延びる一対の対向する辺に沿ってそれぞれ配列されており、積層電極板組立体６が、前記一対の対向する辺と平行に、半導体チップ４ａ，４ｂの２つの配列の中間に配置され、これら半導体チップ４ａ，４ｂ間の電気的接合は、ダイパッド絶縁基板上に形成された３層の電極端子板６ａ，６ｂ，６ｃを中継して行われる。
【０００６】
図４では、側方から見た積層電極板組立体６の構造と半導体チップ４ａ，４ｂとの接続状態を示している。３層の電極端子板６ａ、６ｂ、６ｃの各々には、半導体チップ４ａ，４ｂの各端子と、回路パターン３ａ，３ｂとがそれぞれ接続されている。具体的には、金属線（ワイヤ）２１ａ，２１ｂは電極端子板６ａ，６ｂと半導体チップ４ａ，４ｂとをワイヤボンディングし、金属線（ワイヤ）２２ａ，２２ｂは電極端子板６ｂ，６ｃと半導体チップ３ａ，３ｂとをそれぞれワイヤボンディングしている。
【０００７】
このように構成された半導体モジュールを組み立てる場合、先ず、金属線２２ａ，２２ｂを配線して電極端子板６ｂ，６ｃと半導体チップ３ａ，３ｂとを電気的に接続し、その次に金属線２１ａ，２１ｂを配線して電極端子板６ａ，６ｂと半導体チップ４ａ，４ｂとをそれぞれ電気的に接続する。各電極端子板６ａ、６ｂ、６ｃは、それらの下に配置された絶縁層７ａ、７ｂ、７ｃと共にラミネート構造を形成しており、これら絶縁層７ａ、７ｂ、７ｃによって相互に絶縁されている。
【０００８】
各電極端子板６ａ、６ｂ、６ｃは樹脂ケース（図示せず）の外部に延び、例えば半導体パワーモジュール１０の上面でそれぞれ外部接続用主回路端子であるＰ端子、Ｎ端子、交流端子等を形成する（図示せず）。なお、樹脂ケースに囲まれた内部の空間はシリコンゲルなどの充填材が充填されている。
【０００９】
このような内部構造の半導体パワーモジュール１０では、積層電極板組立体６をラミネート構造としたことにより、各電極端子板６ａ、６ｂ、６ｃ間の相互インダクタンスを極力小さくするとともに、半導体パワーモジュール１０の起動時や遮断時、もしくは電圧変動時における逆誘導起電力に基づく障害を抑制している。
【００１０】
【特許文献１】
特開平８−２６４５９６号公報（第４−５ページ、第１図）
【特許文献２】
特開２０００−３２３６４７号公報（段落００３５、第１図）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述のような従来の半導体パワーモジュールにおいては、図４に示すように、金属線２１ａ，２１ｂと金属線２２ａ，２２ｂがそれぞれ近接した構造となるため、所定領域内に設置可能な金属線の配線数量に限界があり、その結果、一本の金属線に流れる電流が大きくなり、金属線の発熱や金属線の電圧降下が生じるといった問題があった。
【００１２】
また、大型の半導体パワーモジュールを組み立てる場合は金属配線の数量がさらに増加し、配線のために必要な時間が大きくなり、生産効率が低下するといった問題があった。
【００１３】
本発明は、上記課題を解決するためになされたもので、金属線の発熱や金属線の電圧降下を抑制し、生産効率を向上させる半導体パワーモジュールを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体パワーモジュールでは、従来構成の金属線によるワイヤボンディング形態の電気接続の一部を、電極端子板をそのまま延在させて直接回路パターンに接続する構成に置き換えて、上記課題を解決するものである。即ち、金属線によるワイヤボンディング形態の電気接続構成と、電極端子板を延長して直接回路パターンに半田付けする形態の電気接続構成とを併用したことを特徴とする。
【００１５】
本発明の第１の態様による電力用半導体装置は、絶縁基板の上主面に形成された回路パターンと、前記回路パターン上に搭載された半導体チップと、該半導体チップの電極と所定位置に配設された第１の電極端子とをワイヤボンディングで接続する第１の接続導体と、前記第１の電極端子より低い位置に配設された第２の電極端子と前記回路パターンとを接続する第２の接続導体とを備えた電力用半導体装置において、前記第２の接続導体は、前記第１の接続導体の下側に前記第１の接続導体と互いに間隔をおいて配設され、前記第２の電極端子の一部を部分的に水平に延在させた延在部と前記回路パターンとを半田付け接続する構成としたことを特徴とする。
【００１６】
上記構成により、第１の接続導体と、第２の接続導体とをともにワイヤボンディングしたものに比べ、前記第２の接続導体の形状が的確で安定したものとなるため、前記第１の接続導体と、前記第２の接続導体とのワイヤボンディングのルーピング形状不良による不良品の発生を従来に比べ顕著に低減できるとともに、前記第１の接続導体と、前記第２の接続導体とを近接させることができ、結果的に小型化を図ることができる。また、前記第１の接続導体と、前記第２の接続導体とをともにワイヤボンディングしたものに比べ、生産性の向上、接続信頼性の向上が図れる等の実用上極めて優れた効果が得られる。
【００１７】
本発明の第２の態様による電力用半導体装置は、第１および第２の絶縁基板の上主面にそれぞれ形成された第１および第２の回路パターンと、前記第１および第２の回路パターン上に搭載された第１および第２の半導体チップと、前記第１の絶縁基板と前記第２の絶縁基板との間に配設された電極端子と、前記第１および第２の半導体チップと前記電極端子とをワイヤボンディングにより接続する第１の接続導体と、前記電極端子と前記第２の回路パターンとを接続する第２の接続導体を備えた電力用半導体装置において、前記第２の接続導体は、前記電極端子の一部を部分的に延在させた延在部と前記第２の回路パターンとを半田付け接続する構成としたことを特徴とする。
【００１８】
上記構成により、第１の接続導体と、第２の接続導体とをともにワイヤボンディングしたものに比べ、前記電極端子のワイヤボンディングを行う箇所が少ないため前記電極端子の接続面の高精度領域を少なくすることができ、前記電極端子の生産性向上、コスト低減を図ることができるといった効果を奏する。
【００１９】
本発明の第３の態様による電力用半導体装置は、上記第１または第２の態様において、前記電極端子の延在部は、水平方向の延在部と前記回路パターンに向かって垂直下方に折り曲げた折り曲げ部を有し、その折り曲げ部の先端を前記回路パターンに半田付け接続したことを特徴とする。
【００２０】
上記構成により、折り曲げ部の長さを所定の長さとすることで、電極端子と回路パターンとを所定の距離だけ（高さ方向に）離れた位置に容易に配設できる効果がある。
【００２１】
本発明の第４の態様による電力用半導体装置は、上記第１または第２の態様において、前記電極端子の延在部は水平方向の延在部のみにより構成され、前記電極端子と同一板厚で直線状の延在部であり、その裏面の所定箇所と前記回路パターンとを半田付け接続したことを特徴とする。
上記構成により、電極端子の形状が単純平板形状であるため、生産性に優れ、安価な電力用半導体装置を提供できる効果を奏する。
【００２２】
本発明の第５の態様による電力用半導体装置は、上記第２の態様において、前記電極端子は短冊状であり、該電極端子の一側辺部に複数の半導体チップを配設し、該電極端子の片側のみにワイヤボンディング面を設けたことを特徴とする。上記構成により、短冊状電極端子のワイヤボンディング領域が直線状となるので、端子の加工処理が容易であり、また、第１の接続導体および第２の接続導体の接続の作業性が極めて優れた電力用半導体装置を提供できる効果を奏する。
【００２３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態について説明する。ただし、本発明の実施の形態では図示の半導体パワーモジュールを用いた場合を例示して説明しているが、本発明はこれに限定されるものではなく、複数の半導体チップを１つのパッケージに搭載した他の複合半導体装置を用いた場合にも適用可能である。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００２４】
図１は本発明の実施の形態１に係る半導体パワーモジュールの内部断面構造を示す。図１に示す半導体パワーモジュール１は、図３および図４に示す従来の半導体パワーモジュール１０とその基本構成は同じであり、主な相違点は、本実施の形態では各回路パターン上の所定端子位置と電極端子板の延在部とを半田付け等により接続し、その分だけワイヤボンディング数を削減したことである。
【００２５】
図１に示す半導体パワーモジュール１において、３ａ，３ｂはダイパッド絶縁基板（図３参照）上に積層された第１および第２の回路パターンであり、４ａ，４ｂはそれぞれ回路パターン３ａ，３ｂ上に実装された第１および第２の半導体チップである。即ち、図示の構成では、絶縁基板の表面に回路パターン３ａ，３ｂが固着され、回路パターン３ａ，３ｂには複数の半導体チップ４ａ，４ｂが半田などで接続、実装されている。
【００２６】
６は積層電極板組立体であり、積層電極板組立体６は、第１乃至第３の積層された３層の電極端子板６ａ，６ｂ，６ｃと、それらの下に配置された絶縁層７ａ、７ｂ、７ｃと共にラミネート構造を形成し、これら絶縁層７ａ、７ｂ、７ｃによって相互に絶縁されている。２１ａ，２１ｂは第１の電気接続手段（ワイヤボンディング）として機能する金属線（ワイヤ）である。さらに３１ａ，３１ｂは電極端子板６ｂ，６ｃの延在部と回路パターン３ａ，３ｂとを接続するためにそれぞれ回路パターン３ａ，３ｂ上に設けられた半田であり、本願ではこれを第２の電気接続手段（延在部の半田付け接続）と呼ぶ。
【００２７】
図示のように半導体チップ４ａ，４ｂは、例えば、四辺形形状の冷却用金属ベース（図３参照）の縦方向に延びる一対の対向する辺に沿ってそれぞれ配列されており、積層電極板組立体６が、前記一対の対向する辺と平行に、半導体チップ４ａ，４ｂの２つの配列の中間に配置されている。
【００２８】
図１では、側方から見た積層電極板組立体６の構造と半導体チップ４ａ，４ｂとの接続状態を示し、３層の電極端子板６ａ、６ｂ、６ｃの各々には、半導体チップ４ａ，４ｂの各端子と、回路パターン３ａ，３ｂとがそれぞれ接続される。具体的には、金属線（ワイヤ）２１ａ，２１ｂにより電極端子板６ａ，６ｂと半導体チップ４ａ，４ｂとをそれぞれ電気的に接続（ワイヤボンディング）している。一方、第２の電極端子板６ｂの延在部６０ｂは半田３１ａを介して半導体チップ３ａと電気的に接続（延在部の半田付け接続）し、第３の電極端子板６ｃの延在部６０ｃも同様に半田３１ｂを介して半導体チップ３ｂと電気的に接続（延在部の半田付け接続）している。
【００２９】
このように図１に示す構成では、第１および第２の電極端子板６ａ，６ｂはそれぞれ金属線（ワイヤ）２１ａ，２１ｂを介して第１および第２の半導体チップ４ａ，４ｂと電気的に接続され、金属線２１ａ，２１ｂは半導体チップ４ａ，４ｂの電極と、所定位置に配設された電極端子板６ａ，６ｂとをワイヤボンディングで接続する第１の接続導体手段として機能している。
【００３０】
本実施の形態では、回路パターン３ａ，３ｂはそれぞれ半田３１ａ，３１ｂを介して電極端子板６ｂ，６ｃの延在部６０ｂ，６０ｃと接続し（延在部の半田付け接続）、図４に示す従来構成で使用した金属線２２ａ，２２ｂによるワイヤボンディングを削減したことを特徴としている。よって、第１の半導体チップ４ａは、第１の回路パターン３ａ及び半田３１ａを介して第２の電極端子板６ｂに電気的に接続し（延在部の半田付け接続、即ち、第２の接続導体手段）、さらに電極端子板６ｂの中心線を挟んで反対側に電気的に接続された金属線２１ｂを介して第２の半導体チップ４ｂに電気的に接続し（ワイヤボンディング、即ち、第１の接続導体手段）、さらに第２の回路パターン３ｂ及び半田３１ｂを介して第３の電極板６ｃに電気的に接続している（延在部の半田付接続、即ち、第２の接続導体手段）。
【００３１】
具体的には、本実施の形態では、第１の電極端子板６ａより低い位置に配設された第２の電極端子板６ｂと第１の回路パターン３ａとを接続する第２の接続導体手段を、第２の電極端子板６ｂの一部を一体的に延在させた延在部６０ｂとして構成している。この第２の電極端子板６ｂの延在部６０ｂは、絶縁基板に対する鉛直方向の投影の少なくとも一部が金属線２１ａと重なるように金属線２１ａの下側に金属線２１ａと互いに間隔をおいて配設されている。
【００３２】
上記構成により、第１および第２の接続導体を両方ともワイヤボンディング構成（２１ａ，２２ａ）とした図４の従来構成のものに比べ、本実施の形態では、第２の接続導体を第２の電極端子板６ｂの延在部６０ｂと回路パターンとを半田付けする構成としたことにより、その形状が的確で安定したものとなるため、ワイヤボンディングのルーピング形状不良による不良品の発生を従来構成に比べ顕著に低減できる。
【００３３】
また、金属線２１ａによるワイヤボンディングの第１の接続導体構成と、第２の電極端子６ｂの延在部６０ｂと回路パターンとを半田付けする第２の接続導体構成とを近接させることができ、結果的に小型化を図ることができる。また、第１の接続導体と、第２の接続導体とをともにワイヤボンディング２１ａ，２２ａとした従来構成に比べ、生産性の向上、接続信頼性の向上が図れる等、実用上極めて優れた効果が得られる。
【００３４】
本発明の実施の形態２では、図１に示すように、第１および第２の半導体チップの電極４ａ，４ｂと第１および第２の電極端子６ａ，６ｂとを接続する第１の接続導体として金属線２１ａ，２１ｂによるワイヤボンディング構成とするとともに、第３の電極端子６ｃと第２の回路パターン３ｂとを接続する第２の接続導体についても同様に、第３の電極端子６ｃの一部を部分的に延在させた延在部６０ｃを一体的に形成し、この延在部６０ｃと第２の回路パターン３ｂとを半田付けし（３１ｂ）、この延在部６０ｃと回路パターン３ｂとの半田付け接続により上記第２の接続導体を実質的に構成している。
【００３５】
このように構成することにより、金属線２１ａ，２１ｂによるワイヤボンディング構成の第１の接続導体と、第３の電極端子６ｃの一部を延在させた延在部６０ｃで構成した第２の接続導体とを備えることにより、第１および第２の接続導体をともにワイヤボンディングとした図４の従来構成（２１ｂ，２２ｂ）に比べ、電極端子のワイヤボンディングを行う箇所が少ない（２２ｂがない）ため、第３の電極端子６ｃの接続面の高精度領域を少なくすることができ、電極端子の生産性向上、コスト低減を図ることができるといった効果を奏する。
【００３６】
また、本発明の好ましい実施の形態３では、図１に示すように、第２および第３の電極端子板６ｂ，６ｃの延在部６０ｂ，６０ｃがそれぞれ水平方向の延在部６１ｂ，６１ｃと回路パターン３ａ，３ｂに向かって垂直下方に折り曲げた折り曲げ部６２ｂ，６２ｃを有する構成とし、その折り曲げ部６２ｂ，６２ｃの先端を回路パターン３ａ，３ｂに半田付け３１ａ，３１ｂにより接続してもよい。
【００３７】
このように構成することにより、折り曲げ部６２ｂ，６２ｃの長さを所定の長さとすることで、電極端子板（６ｂ，　６ｃ）と回路パターン（３ａ，　３ｂ）とを所定の距離だけ（高さ方向に）離れた位置に容易に配設できる効果がある。
【００３８】
さらに、本発明の好ましい実施の形態４では、図２（ａ），（ｂ）に示すように、第２および第３の電極端子板６ｂ，６ｃの延在部６０ｂ，６０ｃは水平方向の延在部のみにより構成され、それぞれ第２および第３の電極端子板６ｂ，６ｃと同一板厚で直線状の延在部であり（下方折り曲げ部はない）、その裏面の所定箇所を回路パターンに半田付けしてもよい。
【００３９】
このように構成することにより、電極端子６ｂ，６ｃの形状が単純平板形状となるため、生産性に優れ、安価な電力用半導体装置を提供できる効果を奏する。
【００４０】
なお、本実施の形態１〜４では、半導体チップ４ａ，４ｂは、四辺形形状の冷却用金属ベースの縦方向に延びる一対の対向する辺に沿ってそれぞれ配列され、積層電極板組立体６が、前記一対の対向する辺と平行に、半導体チップ４ａ，４ｂの２つの配列の中間に配置した場合について説明したが、本発明はこれに限定されるものではない。例えば、電極端子板を短冊状とし、電極端子板の片側のみに複数の電力用半導体チップを配設し、電極端子板の片側のみにワイヤボンディング面を設けた構成としてもよい。
【００４１】
上記構成により、短冊状電極端子のワイヤボンディング領域が直線状となるので、端子の加工処理が容易であり、また、ワイヤボンディングおよび電極板延材部の半田付け接続の作業性が極めて優れた電力用半導体装置を提供できる効果を奏する。
【００４２】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００４３】
請求項１に記載した構成により、第１の接続導体と、第２の接続導体とをともにワイヤボンディングしたものに比べ、前記第２の接続導体の形状が的確で安定したものとなるため、前記第１の接続導体と、前記第２の接続導体とのワイヤボンディングのルーピング形状不良による不良品の発生を従来に比べ顕著に低減できるとともに、前記第１の接続導体と、前記第２の接続導体とを近接させることができ、結果的に小型化を図ることができる。また、前記第１の接続導体と、前記第２の接続導体とをともにワイヤボンディングしたものに比べ、生産性の向上、接続信頼性の向上が図れる等の実用上極めて優れた効果が得られる。
【００４４】
また、請求項２に記載した構成により、第１の接続導体と、第２の接続導体とをともにワイヤボンディングしたものに比べ、前記電極端子のワイヤボンディングを行う箇所が少ないため前記電極端子の接続面の高精度領域を少なくすることができ、前記電極端子の生産性向上、コスト低減を図ることができる。
【００４５】
また、請求項３に記載した構成により、折り曲げ部の長さを所定の長さとすることで、電極端子と回路パターンとを所定の距離だけ（高さ方向に）離れた位置に容易に配設できる。
【００４６】
さらに、請求項４に記載した構成により、電極端子の形状が単純平板形状であるため、生産性に優れ、安価な電力用半導体装置を提供できる。
【００４７】
また、請求項５に記載した構成により、短冊状電極端子のワイヤボンディング領域が直線状となるので、端子の加工処理が容易であり、また、第１の接続導体および第２の接続導体の接続の作業性が極めて優れた電力用半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明にかかる１実施の形態の半導体パワーモジュールの内部構造を示す部分側面断面図である。
【図２】本発明にかかる他の実施の形態の半導体パワーモジュールの内部構造を示す部分側面断面図で、（ａ）はその左側部分、（ｂ）は右側部分である。
【図３】先行技術に記載の半導体パワーモジュールを示す平面図である。
【図４】図３に示す半導体パワーモジュールの内部構造を示す部分側面断面図である。
【符号の説明】
２ａ，２ｂ　絶縁基板、　　３ａ，３ｂ　回路パターン、　　４ａ，４ｂ　半導体チップ、　　６　積層電極板組立体、　　６ａ、６ｂ、６ｃ　電極端子板、　　７ａ、７ｂ、７ｃ　絶縁層、　　１、１０　半導体パワーモジュール、
１１　冷却用金属ベース、　　２１ａ，２１ｂ，２２ａ，２２ｂ　金属線、
３１ａ，３１ｂ　半田、　　６０ｂ，６０ｃ　電極端子延材部、　　６１ｂ，６１ｃ　水平延材部、　　６２ｂ，６２ｃ　垂直折り曲げ部。

Claims (5)

  1. 絶縁基板の上主面に形成された回路パターンと、
    前記回路パターン上に搭載された半導体チップと、
    該半導体チップの電極と所定位置に配設された第１の電極端子とをワイヤボンディングで接続する第１の接続導体と、
    前記第１の電極端子より低い位置に配設された第２の電極端子と前記回路パターンとを接続する第２の接続導体とを備えた電力用半導体装置において、
    前記第２の接続導体は、前記第１の接続導体の下側に前記第１の接続導体と互いに間隔をおいて配設され、前記第２の電極端子の一部を部分的に水平に延在させた延在部と前記回路パターンとを半田付け接続する構成としたことを特徴とする電力用半導体装置。
  2. 第１および第２の絶縁基板の上主面にそれぞれ形成された第１および第２の回路パターンと、
    前記第１および第２の回路パターン上に搭載された第１および第２の半導体チップと、
    前記第１の絶縁基板と前記第２の絶縁基板との間に配設された電極端子と、
    前記第１および第２の半導体チップと前記電極端子とをワイヤボンディングにより接続する第１の接続導体と、
    前記電極端子と前記第２の回路パターンとを接続する第２の接続導体を備えた電力用半導体装置において、
    前記第２の接続導体は、前記電極端子の一部を部分的に延在させた延在部と前記第２の回路パターンとを半田付け接続する構成としたことを特徴とする電力用半導体装置。
  3. 前記電極端子の延在部は、水平方向の延在部と前記回路パターンに向かって垂直下方に折り曲げた折り曲げ部を有し、その折り曲げ部の先端を前記回路パターンに半田付け接続したことを特徴とする請求項１または２のいずれかに記載の電力用半導体装置。
  4. 前記電極端子の延在部は水平方向の延在部のみにより構成され、前記電極端子と同一板厚で直線状の延在部であり、その裏面の所定箇所と前記回路パターンとを半田付け接続したことを特徴とする請求項１または２のいずれかに記載の電力用半導体装置。
  5. 前記電極端子は短冊状であり、該電極端子の一側辺部に複数の半導体チップを配設し、該電極端子の片側のみにワイヤボンディング面を設けたことを特徴とする請求項２記載の電力用半導体装置。
JP2002253668A 2002-08-30 2002-08-30 電力用半導体装置 Expired - Lifetime JP3958156B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002253668A JP3958156B2 (ja) 2002-08-30 2002-08-30 電力用半導体装置
US10/648,347 US7291928B2 (en) 2002-08-30 2003-08-27 Electric power semiconductor device
US11/873,030 US7663252B2 (en) 2002-08-30 2007-10-16 Electric power semiconductor device
US12/647,162 US7969025B2 (en) 2002-08-30 2009-12-24 Electric power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002253668A JP3958156B2 (ja) 2002-08-30 2002-08-30 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2004095769A true JP2004095769A (ja) 2004-03-25
JP3958156B2 JP3958156B2 (ja) 2007-08-15

Family

ID=31972801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002253668A Expired - Lifetime JP3958156B2 (ja) 2002-08-30 2002-08-30 電力用半導体装置

Country Status (2)

Country Link
US (3) US7291928B2 (ja)
JP (1) JP3958156B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118336A (ja) * 2011-12-05 2013-06-13 Rohm Co Ltd 半導体装置
JP2016054330A (ja) * 2016-01-13 2016-04-14 富士電機株式会社 半導体装置およびその製造方法
US10192820B2 (en) 2015-02-26 2019-01-29 Rohm Co., Ltd. Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
US7151309B2 (en) * 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
US7327024B2 (en) 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
CN103222053A (zh) * 2010-09-24 2013-07-24 半导体元件工业有限责任公司 电路装置
CN103262238B (zh) * 2010-09-24 2016-06-22 半导体元件工业有限责任公司 电路装置
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
CN103779348A (zh) * 2014-01-24 2014-05-07 嘉兴斯达微电子有限公司 一种平板式功率半导体模块
CN103779341B (zh) * 2014-01-24 2016-07-27 嘉兴斯达微电子有限公司 一种大功率半桥模块
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH0685154A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 半導体集積回路装置
JP3304672B2 (ja) 1995-03-28 2002-07-22 セイコーエプソン株式会社 半導体装置及びその製造方法
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
JP2000164800A (ja) 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP2000323647A (ja) 1999-05-12 2000-11-24 Toshiba Corp モジュール型半導体装置及びその製造方法
JP4102541B2 (ja) 2000-10-30 2008-06-18 三菱電機株式会社 半導体装置
JP2003013515A (ja) 2001-06-28 2003-01-15 Okamura Corp 電磁波吸収用パネル
JP3851138B2 (ja) 2001-10-29 2006-11-29 三菱電機株式会社 電力用半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118336A (ja) * 2011-12-05 2013-06-13 Rohm Co Ltd 半導体装置
US10192820B2 (en) 2015-02-26 2019-01-29 Rohm Co., Ltd. Semiconductor device
US10490494B2 (en) 2015-02-26 2019-11-26 Rohm Co., Ltd. Semiconductor device
US10892218B2 (en) 2015-02-26 2021-01-12 Rohm Co., Ltd. Semiconductor device
JP2016054330A (ja) * 2016-01-13 2016-04-14 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7663252B2 (en) 2010-02-16
US20080164621A1 (en) 2008-07-10
US20040041253A1 (en) 2004-03-04
US7969025B2 (en) 2011-06-28
US7291928B2 (en) 2007-11-06
JP3958156B2 (ja) 2007-08-15
US20100096758A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
US7663252B2 (en) Electric power semiconductor device
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JP5287359B2 (ja) 半導体モジュール
US20060138633A1 (en) Semiconductor device
US20230171909A1 (en) Semiconductor device with stacked terminals
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
US8040707B2 (en) Power converter
JP2004047850A (ja) パワー半導体装置
JP2002026251A (ja) 半導体装置
WO2005119896A1 (ja) インバータ装置
US11894290B2 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
KR20200044635A (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2010287737A (ja) 半導体装置
JP2005252305A (ja) 電力用半導体装置
WO2022059272A1 (ja) 半導体装置
CN220233181U (zh) 一种功率模块
JP2009141288A (ja) 電力用半導体モジュール
JP4039258B2 (ja) 電力用半導体装置
JP2021182575A (ja) 半導体装置内部スナバ回路接続構造及びこれを用いたパワーモジュール構造
JP2021082794A (ja) 電子部品および電子装置
US10304770B2 (en) Semiconductor device with stacked terminals
JP2004022968A (ja) 半導体装置およびその製造方法
JP4150508B2 (ja) 電力用半導体装置
WO2024080089A1 (ja) 半導体装置および半導体装置の製造方法
JP7428679B2 (ja) パワー半導体装置および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3958156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term