JP4102541B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4102541B2 JP4102541B2 JP2000330468A JP2000330468A JP4102541B2 JP 4102541 B2 JP4102541 B2 JP 4102541B2 JP 2000330468 A JP2000330468 A JP 2000330468A JP 2000330468 A JP2000330468 A JP 2000330468A JP 4102541 B2 JP4102541 B2 JP 4102541B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- case
- recess
- bonding
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にモータ制御などのスイッチング素子に使用される半導体装置に関する。
【０００２】
【従来の技術】
図５は、電極端子２をケース５の金型に挿入したまま成形する、インサート構造を有する一般的な半導体装置の平面図である。半導体装置において、半導体チップ１と電極端子２とをアルミワイヤ３によってワイヤボンディングする場合、その接続位置の決定には高い精度が要求される。従って、ワイヤボンダ装置（不図示）によって半導体チップ１および接続端子２の位置を検出した上で、接続位置を決定し、ワイヤボンディングを行う。
【０００３】
従来は、半導体装置のケース５を射出成形で作製する際に、金型からケース５を出したときに必然的に形成されてしまう跡形３０などを、接続端子２および半導体チップ１の位置を検出するための認識マークとして使用し、このマークをワイヤボンダ装置に接続されたカメラによって画像認識し、これに基づいて、アルミワイヤ３の始点および終点の位置を決定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のような射出成形時にケース５に形成される跡形３０などはそのサイズや形状が適切でなく、ケース５上において濃淡が不明確で識別しにくいために、ワイヤボンダ装置が認識マークを誤認識し、ワイヤボンダ装置が停止してしまうという問題があった。
【０００５】
本発明は、上記のような課題を解決するためになされたものであり、良好に画像認識可能な認識マークを設けて、ワイヤボンディング工程におけるワイヤボンダ装置の停止を防ぐことを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、基板上に搭載された半導体チップと、電極端子がインサート成形されたケースを有し、前記基板および前記半導体チップを収容するパッケージと、前記半導体チップと前記電極端子とを接続するボンディングワイヤとを備えた半導体装置において、前記ケースは、前記ボンディングワイヤを設ける際に、前記ボンディングワイヤの接続位置を決定するための凹部からなる認識マークを有し、前記凹部の底面は乱反射面であることを特徴とする。
【０００７】
上記のように認識マークが半導体装置のケースに設けられているので、ボンディングワイヤを設ける際に、精度良く認識マークを検出することができる。この検出結果により、ボンディングワイヤの一端に接続する電極端子の位置と、ボンディングワイヤのもう一端に接続する半導体チップ上のボンディングパッドの位置とを正確に算出して、ボンディングワイヤの接続位置を精度良く決定することができる。従って、認識マークの誤認識により、ボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【０００８】
上記の半導体装置において、ボンディングワイヤの接続位置を決定するための認識マークは、凹部から形成されている。認識マークとして凹部を有する半導体装置（第１の半導体装置とする）によると、半導体装置に光を照射させると、凹部の内部に入射光の影が形成されて凹部が暗い領域として認識され、凹部以外の部分は明るい領域として認識される。従って、ワイヤボンダ装置は明確な明るさの違いによって認識マークを正確に認識できるので、ボンディングワイヤの接続位置をより精度良く決定してワイヤボンディングを行うことができる。
【０００９】
上記の半導体装置において、認識マークとしての凹部の底面は乱反射面である。凹部の底面が乱反射面であれば、凹部の内部に入射した光が底面で異なる種々の方向に反射（乱反射）するので、観察方向によらず、凹部の内部が影として認識できる。また、凹部がより暗い領域に認識されるので、凹部形成部以外の領域との明るさの違いが大きくなり、認識マークを容易にかつ、より明確に認識することができる。
【００１０】
凹部の底面を乱反射面とする場合、凹部の底面を曲面形状にすれば容易に乱反射面を形成することができる。あるいは、凹部の底面をその断面が鋸形状であるようにしても、容易に乱反射面を形成することができる。
【００１１】
本発明の半導体装置において、２以上の認識マークをケースに設ければ、２以上の認識マークに基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置をより正確に算出して、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００１２】
２以上の認識マークが設けられる場合、認識マークは、互いに対向する基板の第１の辺および第２の辺側のケースのいずれにも形成され得る。あるいは、基板の第１の辺に沿ってケース上に複数の認識マークが形成されてもよい。
【００１３】
半導体装置のケースにおいて、電極端子が高さの異なる第１面および第２面に形成された場合、第１面および第２面のいずれにも認識マークを設ければ、高さの異なる位置に設けられた複数の認識マークの位置の検出結果に基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置を３次元的に算出できるので、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００１４】
【発明の実施の形態】
参考例１．
図１（ａ）および図１（ｂ）を参照しながら参考例１の半導体装置２０を説明する。図１（ａ）は半導体装置２０の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ‘に対応する半導体装置２０の断面図である。なお、図１（ａ）はワイヤボンディング後に設けられる蓋１７を省略して示す。
【００１５】
本参考例１の半導体装置２０は、金属ベース板９と、金属ベース板９の上に搭載された絶縁基板１５と、絶縁基板１５の上に形成された回路パターン１６と、回路パターン１６に搭載された半導体チップ１と、絶縁基板１５を囲むように設けられたケース５とを有する。ケース５は、ねじ１４および接着剤を用いてその下端が金属ベース板９に固着されており、上端には蓋１７が設けられる。ケース５と金属ベース板９と蓋１７とを合わせてパッケージと称する。このパッケージの内部に、絶縁基板１５および絶縁基板１５上に設けられた各素子が収容される。
【００１６】
ケース５は、電極端子２をケース５の金型に挿入したまま成形するインサートケース構造を有する。半導体装置２０において、半導体チップ１と電極端子２とは、半導体チップ１上のボンディングパッド１３と電極端子２とをアルミワイヤ３により結線するワイヤボンディングによって接続される。ワイヤボンディングには、例えば超音波振動を利用したワイヤボンディング法が使用される。
【００１７】
半導体チップ１と電極端子２とをアルミワイヤ３を用いて接続するには、半導体チップ１上のボンディングパッド１３および接続端子２の正確な位置を検出する必要がある。本参考例１においては、半導体装置のケース５を射出成形する際に、これと同時に電極端子２近傍のケース５の一部に直径約１ｍｍ、深さ約０．５ｍｍの断面が円形の凹部４を形成する。すなわち、ケース５の金型の所定の場所に凸部を設けておき、この金型を用いてケースを射出成形することにより、ケースの射出成形時に凹部４を形成する。
【００１８】
このように形成された凹部４を、ワイヤボンディングの際に半導体装置２０をワイヤボンダ装置に接続されたカメラで撮像することによって認識し、その位置を検出する。凹部４の位置を基準とし、凹部４から所定の距離および方向にあるボンディングパッド１３および電極端子２の位置座標をボンディングワイヤの接続位置として決定する。これにより、ボンディングワイヤの一端を電極端子に接続し、ボンディングワイヤのもう一端をボンディングパッドと接続して、ワイヤボンディングを行う。
【００１９】
本参考例１によると、ケース５の一部に認識マークとして凹部４を設けることにより、半導体装置２０に光を照射したときに、凹部４の内部に入射光の影が形成されて凹部４が暗い領域（黒い点）として認識され、凹部４以外の部分は明るい領域として認識される。このように、明確な明るさの違いによって認識マークが正確に認識されるので、認識マークの位置に基づいて、ボンディングパッド１３と電極端子２の位置とを精度良く検出し、ボンディング位置を精度良く決定できる。従って、半導体チップ１上のボンディングパッド１３と電極端子２とを精度良くワイヤボンディングできる。また、認識マークの誤認識により、ワイヤボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【００２０】
認識マークとしての凹部４は、横断面のサイズが直径０．０７ｍｍ以上１．２ｍｍ以下であることが好ましく、凹部４のサイズが上記の範囲にあれば、非常に精度良く凹部４が画像認識される。なお上記の説明において凹部４の横断面とは、凹部４の深さ方向に対して垂直な断面をいう。また、凹部の形状は、成形の容易さを考慮すると横断面が円形であることが好ましい。凹部の深さは、凹部４の検出に用いられる光源と半導体装置との間の距離や、半導体装置に対する光源の方向などによって適宜決定されるが、本参考例では０．５ｍｍ以上が好ましい。
【００２１】
実施形態．
本発明に係る実施形態の半導体装置は、ワイヤボンディング用の認識マークである凹部４の底面を乱反射面としたことにおいて、上述の参考例１と異なる。図２および図３に凹部４の底面形状の例を示す。図２および図３はいずれもケース５に設けられた認識マークである凹部の断面図である。
【００２２】
凹部４ａの底面１８ａは、図２に示されるように、所定の曲率半径を有するような曲面形状であり、凹部４ａは、底面１８ａの中心部分１８ｃがその周辺部分１８ｒよりも深くなるように形成されている。
【００２３】
また、凹部４ｂの底面１８ｂは、図３に示されるように、断面が鋸形状である。底面１８ｂは、例えば、断面が三角形で一定方向に延びる突起物１９を多数設けることによって形成してもよいし、あるいは、四角錐状の突起物１９を多数設けることによって形成してもよい。
【００２４】
図２の凹部４ａおよび図３の凹部４ａにおいて、凹部内部に入射した光の進行方向を矢印６で示す。凹部４ａ、４ｂの内部に入射した光はそれぞれ、底面１８ａ、１８ｂで異なる種々の方向に反射（乱反射）する。
【００２５】
従って、観察方向によらず凹部の暗さが同程度に認識され、暗い領域として認識される凹部４ａ、４ｂと明るい領域として認識される凹部４ａ、４ｂ以外の領域とにおいて、その明暗差が観察方向によらず一定となるので、認識マークを容易に認識することができる。また、凹部４ａ、４ｂをより暗い領域として認識できるので、凹部形成部以外の部分との明るさの違いが大きくなり、認識マークを容易にかつ、明確に認識することができる。
【００２６】
なお、実施形態において、凹部の底面形状は図２および図３に示されるものに限定されることはない。観察方向によらず凹部の暗さが同程度に認識され、凹部とそれ以外の領域の明暗差が観察方向によらず一定となるような乱反射面であれば、様々な底面形状の凹部を使用することができる。
【００２７】
参考例２．
参考例２の半導体装置は、認識マークの凹部４がケース５に２以上設けられることにおいて、上述の参考例１と異なる。図４（ａ）〜（ｃ）を参照しながら参考例２の半導体装置２０を説明する。図４（ａ）は半導体装置２０の平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ‘に対応する半導体装置２０の断面図であり、図４（ｃ）は図４（ａ）のＣ−Ｃ‘に対応する半導体装置２０の断面図である。なお、図４（ａ）はワイヤボンディング後に設けられる蓋１７を省略して示す。尚、図１と同様の部材は同じ参照符号で示しており、その詳細な説明は省略する。
【００２８】
図４（ａ）に示される参考例２の半導体装置２０には、凹部４ｃ、４ｄおよび４ｅからなる３つの認識マークがケース５に設けられている。半導体装置２０のケース５において、絶縁基板１５の１つの辺１５ｂ（第１の辺）に沿って凹部４ｄおよび４ｅが設けられており、さらに、絶縁基板１５の辺１５ｂと対向する辺１５ｃ（第２の辺）側に凹部４ｃが設けられている。
【００２９】
図４（ｂ）および（ｃ）に示されるように、凹部４ｄおよび４ｅは、半導体装置２０において同じ高さを有するケース５の面に形成されているが、凹部４ｃは、凹部４ｄおよび４ｅよりも高い面に形成されている。
【００３０】
本参考例２によると、認識マークを複数設けることにより、複数の認識マークの位置に基づいて、ボンディングワイヤの一端と接続する電極端子の位置と、ボンディングワイヤのもう一端と接続するボンディングパッドの位置とを算出できるので、より精度良くボンディングワイヤの接続位置を決定し、ワイヤボンディングを行うことができる。
【００３１】
また、高さの異なる面に認識マークを設けることにより、認識マークの位置に基づいて、ボンディングワイヤの一端と接続する電極端子の位置と、ボンディングワイヤのもう一端と接続するボンディングパッドの位置とを３次元で算出できるので、より精度良くボンディングワイヤの接続位置を決定し、ワイヤボンディングを行うことができる。
【００３２】
参考例３．
参考例３の半導体装置は、認識マークを凹部によって形成するのではなく、ケース５および電極端子２と異なる色を有する材料をケース５の所定の位置に付して認識マークとすることにおいて、上述の参考例１と異なる。認識マークは、例えば図１（ａ）の凹部４、または図４の凹部４ｃ〜４ｅと同様の場所に設けられる。
【００３３】
本参考例３の半導体装置においては、例えばＰＰＳ（ポリフェニレンサルファイド樹脂）を用いて黒色のケース５を作製し、ケース５および電極端子２とは異なる色（例えば白色）のＰＰＳやナイロン樹脂をケース５の所定の場所に設け、これを認識マークとして使用する。
【００３４】
このように本参考例３によると、周囲の色とは異なる色を有する材料を付して認識マークとすることにより、色の違いから良好に認識マークを検出することができるので、認識マークの誤認識を防止することができる。また、ケースおよび電極端子とは異なる反射率を有する材料を所定の場所に付すことによっても、良好に認識マークを検出することができるので、認識マークの誤認識を防止することができる。
【００３５】
上述の実施形態においては、電極端子がインサート成形されたケースが金属ベース板に接着されたパッケージを有する半導体装置について説明したが、本発明はこのような半導体装置に限定されず、例えばケースとベース板とが一体となったパッケージを有する半導体装置など、様々な形態の半導体装置に適用することが可能である。また、実施形態と参考例１〜３は、適宜組み合わせて利用することができる。
【００３６】
【発明の効果】
上述のように、本発明の半導体装置によると、認識マークが半導体装置のケースに設けられているので、ボンディングワイヤを設ける際に、精度良く認識マークを検出することができる。この検出結果により、ボンディングワイヤの一端に接続する電極端子の位置と、ボンディングワイヤのもう一端に接続する半導体チップ上のボンディングパッドの位置とを正確に算出して、ボンディングワイヤの接続位置を精度良く決定することができる。従って、認識マークの誤認識により、ボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【００３７】
ボンディングワイヤの接続位置を決定するための認識マークを、凹部から形成すると、ワイヤボンダ装置が明確な明るさの違いによって認識マークを正確に認識できるので、ボンディングワイヤの接続位置をより精度良く決定してワイヤボンディングを行うことができる。
【００３８】
上記凹部の底面が乱反射面であれば、観察方向によらず、凹部を容易にかつ、より明確に認識することができる。
【００３９】
凹部の底面を乱反射面とする場合、凹部の底面を曲面形状にすれば容易に乱反射面を形成することができる。あるいは、凹部の底面をその断面が鋸形状であるようにしても、容易に乱反射面を形成することができる。
【００４０】
本発明の半導体装置において、２以上の認識マークをケースに設ければ、２以上の認識マークに基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置をより正確に算出して、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００４１】
２以上の認識マークが設けられる場合、認識マークは、互いに対向する基板の第１の辺および第２の辺側のケースのいずれにも形成され得る。あるいは、基板の第１の辺に沿ってケース上に複数の認識マークが形成されてもよい。
【００４２】
半導体装置のケースにおいて、電極端子が高さの異なる第１面および第２面に形成された場合、第１面および第２面のいずれにも認識マークを設ければ、高さの異なる位置に設けられた複数の認識マークの位置の検出結果に基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置を３次元的に算出できるので、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【図面の簡単な説明】
【図１】 （ａ）は参考例１の半導体装置の平面図であり、（ｂ）は（ａ）のＡ−Ａ‘に対応する半導体装置の断面図である。
【図２】 実施形態の半導体装置における凹部の断面図である。
【図３】 実施形態の半導体装置における凹部の断面図である。
【図４】 （ａ）は参考例２の半導体装置の平面図であり、（ｂ）は（ａ）のＢ−Ｂ‘に対応する半導体装置の断面図であり、（ｃ）は（ａ）のＣ−Ｃ‘に対応する半導体装置の断面図である。
【図５】 一般的な半導体装置の平面図である。
【符号の説明】
１ 半導体チップ、 ２ 電極端子、 ３ アルミワイヤ、 ４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ 凹部、 ５ ケース、 ６ 光の進行方向、 １４ ねじ、 １５ 絶縁基板、 １６ 回路パターン、 １７蓋、１８ａ、１８ｂ 底面、１９ 突起物、 ２０ 半導体装置。
【発明の属する技術分野】
本発明は半導体装置に関し、特にモータ制御などのスイッチング素子に使用される半導体装置に関する。
【０００２】
【従来の技術】
図５は、電極端子２をケース５の金型に挿入したまま成形する、インサート構造を有する一般的な半導体装置の平面図である。半導体装置において、半導体チップ１と電極端子２とをアルミワイヤ３によってワイヤボンディングする場合、その接続位置の決定には高い精度が要求される。従って、ワイヤボンダ装置（不図示）によって半導体チップ１および接続端子２の位置を検出した上で、接続位置を決定し、ワイヤボンディングを行う。
【０００３】
従来は、半導体装置のケース５を射出成形で作製する際に、金型からケース５を出したときに必然的に形成されてしまう跡形３０などを、接続端子２および半導体チップ１の位置を検出するための認識マークとして使用し、このマークをワイヤボンダ装置に接続されたカメラによって画像認識し、これに基づいて、アルミワイヤ３の始点および終点の位置を決定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のような射出成形時にケース５に形成される跡形３０などはそのサイズや形状が適切でなく、ケース５上において濃淡が不明確で識別しにくいために、ワイヤボンダ装置が認識マークを誤認識し、ワイヤボンダ装置が停止してしまうという問題があった。
【０００５】
本発明は、上記のような課題を解決するためになされたものであり、良好に画像認識可能な認識マークを設けて、ワイヤボンディング工程におけるワイヤボンダ装置の停止を防ぐことを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、基板上に搭載された半導体チップと、電極端子がインサート成形されたケースを有し、前記基板および前記半導体チップを収容するパッケージと、前記半導体チップと前記電極端子とを接続するボンディングワイヤとを備えた半導体装置において、前記ケースは、前記ボンディングワイヤを設ける際に、前記ボンディングワイヤの接続位置を決定するための凹部からなる認識マークを有し、前記凹部の底面は乱反射面であることを特徴とする。
【０００７】
上記のように認識マークが半導体装置のケースに設けられているので、ボンディングワイヤを設ける際に、精度良く認識マークを検出することができる。この検出結果により、ボンディングワイヤの一端に接続する電極端子の位置と、ボンディングワイヤのもう一端に接続する半導体チップ上のボンディングパッドの位置とを正確に算出して、ボンディングワイヤの接続位置を精度良く決定することができる。従って、認識マークの誤認識により、ボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【０００８】
上記の半導体装置において、ボンディングワイヤの接続位置を決定するための認識マークは、凹部から形成されている。認識マークとして凹部を有する半導体装置（第１の半導体装置とする）によると、半導体装置に光を照射させると、凹部の内部に入射光の影が形成されて凹部が暗い領域として認識され、凹部以外の部分は明るい領域として認識される。従って、ワイヤボンダ装置は明確な明るさの違いによって認識マークを正確に認識できるので、ボンディングワイヤの接続位置をより精度良く決定してワイヤボンディングを行うことができる。
【０００９】
上記の半導体装置において、認識マークとしての凹部の底面は乱反射面である。凹部の底面が乱反射面であれば、凹部の内部に入射した光が底面で異なる種々の方向に反射（乱反射）するので、観察方向によらず、凹部の内部が影として認識できる。また、凹部がより暗い領域に認識されるので、凹部形成部以外の領域との明るさの違いが大きくなり、認識マークを容易にかつ、より明確に認識することができる。
【００１０】
凹部の底面を乱反射面とする場合、凹部の底面を曲面形状にすれば容易に乱反射面を形成することができる。あるいは、凹部の底面をその断面が鋸形状であるようにしても、容易に乱反射面を形成することができる。
【００１１】
本発明の半導体装置において、２以上の認識マークをケースに設ければ、２以上の認識マークに基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置をより正確に算出して、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００１２】
２以上の認識マークが設けられる場合、認識マークは、互いに対向する基板の第１の辺および第２の辺側のケースのいずれにも形成され得る。あるいは、基板の第１の辺に沿ってケース上に複数の認識マークが形成されてもよい。
【００１３】
半導体装置のケースにおいて、電極端子が高さの異なる第１面および第２面に形成された場合、第１面および第２面のいずれにも認識マークを設ければ、高さの異なる位置に設けられた複数の認識マークの位置の検出結果に基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置を３次元的に算出できるので、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００１４】
【発明の実施の形態】
参考例１．
図１（ａ）および図１（ｂ）を参照しながら参考例１の半導体装置２０を説明する。図１（ａ）は半導体装置２０の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ‘に対応する半導体装置２０の断面図である。なお、図１（ａ）はワイヤボンディング後に設けられる蓋１７を省略して示す。
【００１５】
本参考例１の半導体装置２０は、金属ベース板９と、金属ベース板９の上に搭載された絶縁基板１５と、絶縁基板１５の上に形成された回路パターン１６と、回路パターン１６に搭載された半導体チップ１と、絶縁基板１５を囲むように設けられたケース５とを有する。ケース５は、ねじ１４および接着剤を用いてその下端が金属ベース板９に固着されており、上端には蓋１７が設けられる。ケース５と金属ベース板９と蓋１７とを合わせてパッケージと称する。このパッケージの内部に、絶縁基板１５および絶縁基板１５上に設けられた各素子が収容される。
【００１６】
ケース５は、電極端子２をケース５の金型に挿入したまま成形するインサートケース構造を有する。半導体装置２０において、半導体チップ１と電極端子２とは、半導体チップ１上のボンディングパッド１３と電極端子２とをアルミワイヤ３により結線するワイヤボンディングによって接続される。ワイヤボンディングには、例えば超音波振動を利用したワイヤボンディング法が使用される。
【００１７】
半導体チップ１と電極端子２とをアルミワイヤ３を用いて接続するには、半導体チップ１上のボンディングパッド１３および接続端子２の正確な位置を検出する必要がある。本参考例１においては、半導体装置のケース５を射出成形する際に、これと同時に電極端子２近傍のケース５の一部に直径約１ｍｍ、深さ約０．５ｍｍの断面が円形の凹部４を形成する。すなわち、ケース５の金型の所定の場所に凸部を設けておき、この金型を用いてケースを射出成形することにより、ケースの射出成形時に凹部４を形成する。
【００１８】
このように形成された凹部４を、ワイヤボンディングの際に半導体装置２０をワイヤボンダ装置に接続されたカメラで撮像することによって認識し、その位置を検出する。凹部４の位置を基準とし、凹部４から所定の距離および方向にあるボンディングパッド１３および電極端子２の位置座標をボンディングワイヤの接続位置として決定する。これにより、ボンディングワイヤの一端を電極端子に接続し、ボンディングワイヤのもう一端をボンディングパッドと接続して、ワイヤボンディングを行う。
【００１９】
本参考例１によると、ケース５の一部に認識マークとして凹部４を設けることにより、半導体装置２０に光を照射したときに、凹部４の内部に入射光の影が形成されて凹部４が暗い領域（黒い点）として認識され、凹部４以外の部分は明るい領域として認識される。このように、明確な明るさの違いによって認識マークが正確に認識されるので、認識マークの位置に基づいて、ボンディングパッド１３と電極端子２の位置とを精度良く検出し、ボンディング位置を精度良く決定できる。従って、半導体チップ１上のボンディングパッド１３と電極端子２とを精度良くワイヤボンディングできる。また、認識マークの誤認識により、ワイヤボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【００２０】
認識マークとしての凹部４は、横断面のサイズが直径０．０７ｍｍ以上１．２ｍｍ以下であることが好ましく、凹部４のサイズが上記の範囲にあれば、非常に精度良く凹部４が画像認識される。なお上記の説明において凹部４の横断面とは、凹部４の深さ方向に対して垂直な断面をいう。また、凹部の形状は、成形の容易さを考慮すると横断面が円形であることが好ましい。凹部の深さは、凹部４の検出に用いられる光源と半導体装置との間の距離や、半導体装置に対する光源の方向などによって適宜決定されるが、本参考例では０．５ｍｍ以上が好ましい。
【００２１】
実施形態．
本発明に係る実施形態の半導体装置は、ワイヤボンディング用の認識マークである凹部４の底面を乱反射面としたことにおいて、上述の参考例１と異なる。図２および図３に凹部４の底面形状の例を示す。図２および図３はいずれもケース５に設けられた認識マークである凹部の断面図である。
【００２２】
凹部４ａの底面１８ａは、図２に示されるように、所定の曲率半径を有するような曲面形状であり、凹部４ａは、底面１８ａの中心部分１８ｃがその周辺部分１８ｒよりも深くなるように形成されている。
【００２３】
また、凹部４ｂの底面１８ｂは、図３に示されるように、断面が鋸形状である。底面１８ｂは、例えば、断面が三角形で一定方向に延びる突起物１９を多数設けることによって形成してもよいし、あるいは、四角錐状の突起物１９を多数設けることによって形成してもよい。
【００２４】
図２の凹部４ａおよび図３の凹部４ａにおいて、凹部内部に入射した光の進行方向を矢印６で示す。凹部４ａ、４ｂの内部に入射した光はそれぞれ、底面１８ａ、１８ｂで異なる種々の方向に反射（乱反射）する。
【００２５】
従って、観察方向によらず凹部の暗さが同程度に認識され、暗い領域として認識される凹部４ａ、４ｂと明るい領域として認識される凹部４ａ、４ｂ以外の領域とにおいて、その明暗差が観察方向によらず一定となるので、認識マークを容易に認識することができる。また、凹部４ａ、４ｂをより暗い領域として認識できるので、凹部形成部以外の部分との明るさの違いが大きくなり、認識マークを容易にかつ、明確に認識することができる。
【００２６】
なお、実施形態において、凹部の底面形状は図２および図３に示されるものに限定されることはない。観察方向によらず凹部の暗さが同程度に認識され、凹部とそれ以外の領域の明暗差が観察方向によらず一定となるような乱反射面であれば、様々な底面形状の凹部を使用することができる。
【００２７】
参考例２．
参考例２の半導体装置は、認識マークの凹部４がケース５に２以上設けられることにおいて、上述の参考例１と異なる。図４（ａ）〜（ｃ）を参照しながら参考例２の半導体装置２０を説明する。図４（ａ）は半導体装置２０の平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ‘に対応する半導体装置２０の断面図であり、図４（ｃ）は図４（ａ）のＣ−Ｃ‘に対応する半導体装置２０の断面図である。なお、図４（ａ）はワイヤボンディング後に設けられる蓋１７を省略して示す。尚、図１と同様の部材は同じ参照符号で示しており、その詳細な説明は省略する。
【００２８】
図４（ａ）に示される参考例２の半導体装置２０には、凹部４ｃ、４ｄおよび４ｅからなる３つの認識マークがケース５に設けられている。半導体装置２０のケース５において、絶縁基板１５の１つの辺１５ｂ（第１の辺）に沿って凹部４ｄおよび４ｅが設けられており、さらに、絶縁基板１５の辺１５ｂと対向する辺１５ｃ（第２の辺）側に凹部４ｃが設けられている。
【００２９】
図４（ｂ）および（ｃ）に示されるように、凹部４ｄおよび４ｅは、半導体装置２０において同じ高さを有するケース５の面に形成されているが、凹部４ｃは、凹部４ｄおよび４ｅよりも高い面に形成されている。
【００３０】
本参考例２によると、認識マークを複数設けることにより、複数の認識マークの位置に基づいて、ボンディングワイヤの一端と接続する電極端子の位置と、ボンディングワイヤのもう一端と接続するボンディングパッドの位置とを算出できるので、より精度良くボンディングワイヤの接続位置を決定し、ワイヤボンディングを行うことができる。
【００３１】
また、高さの異なる面に認識マークを設けることにより、認識マークの位置に基づいて、ボンディングワイヤの一端と接続する電極端子の位置と、ボンディングワイヤのもう一端と接続するボンディングパッドの位置とを３次元で算出できるので、より精度良くボンディングワイヤの接続位置を決定し、ワイヤボンディングを行うことができる。
【００３２】
参考例３．
参考例３の半導体装置は、認識マークを凹部によって形成するのではなく、ケース５および電極端子２と異なる色を有する材料をケース５の所定の位置に付して認識マークとすることにおいて、上述の参考例１と異なる。認識マークは、例えば図１（ａ）の凹部４、または図４の凹部４ｃ〜４ｅと同様の場所に設けられる。
【００３３】
本参考例３の半導体装置においては、例えばＰＰＳ（ポリフェニレンサルファイド樹脂）を用いて黒色のケース５を作製し、ケース５および電極端子２とは異なる色（例えば白色）のＰＰＳやナイロン樹脂をケース５の所定の場所に設け、これを認識マークとして使用する。
【００３４】
このように本参考例３によると、周囲の色とは異なる色を有する材料を付して認識マークとすることにより、色の違いから良好に認識マークを検出することができるので、認識マークの誤認識を防止することができる。また、ケースおよび電極端子とは異なる反射率を有する材料を所定の場所に付すことによっても、良好に認識マークを検出することができるので、認識マークの誤認識を防止することができる。
【００３５】
上述の実施形態においては、電極端子がインサート成形されたケースが金属ベース板に接着されたパッケージを有する半導体装置について説明したが、本発明はこのような半導体装置に限定されず、例えばケースとベース板とが一体となったパッケージを有する半導体装置など、様々な形態の半導体装置に適用することが可能である。また、実施形態と参考例１〜３は、適宜組み合わせて利用することができる。
【００３６】
【発明の効果】
上述のように、本発明の半導体装置によると、認識マークが半導体装置のケースに設けられているので、ボンディングワイヤを設ける際に、精度良く認識マークを検出することができる。この検出結果により、ボンディングワイヤの一端に接続する電極端子の位置と、ボンディングワイヤのもう一端に接続する半導体チップ上のボンディングパッドの位置とを正確に算出して、ボンディングワイヤの接続位置を精度良く決定することができる。従って、認識マークの誤認識により、ボンディング工程においてワイヤボンダ装置が停止してしまうことを防止できる。
【００３７】
ボンディングワイヤの接続位置を決定するための認識マークを、凹部から形成すると、ワイヤボンダ装置が明確な明るさの違いによって認識マークを正確に認識できるので、ボンディングワイヤの接続位置をより精度良く決定してワイヤボンディングを行うことができる。
【００３８】
上記凹部の底面が乱反射面であれば、観察方向によらず、凹部を容易にかつ、より明確に認識することができる。
【００３９】
凹部の底面を乱反射面とする場合、凹部の底面を曲面形状にすれば容易に乱反射面を形成することができる。あるいは、凹部の底面をその断面が鋸形状であるようにしても、容易に乱反射面を形成することができる。
【００４０】
本発明の半導体装置において、２以上の認識マークをケースに設ければ、２以上の認識マークに基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置をより正確に算出して、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【００４１】
２以上の認識マークが設けられる場合、認識マークは、互いに対向する基板の第１の辺および第２の辺側のケースのいずれにも形成され得る。あるいは、基板の第１の辺に沿ってケース上に複数の認識マークが形成されてもよい。
【００４２】
半導体装置のケースにおいて、電極端子が高さの異なる第１面および第２面に形成された場合、第１面および第２面のいずれにも認識マークを設ければ、高さの異なる位置に設けられた複数の認識マークの位置の検出結果に基づいて、半導体チップ上のボンディングパッドおよび電極端子の位置を３次元的に算出できるので、ボンディングワイヤの接続位置をより高い精度で決定し、ワイヤボンディングを行うことができる。
【図面の簡単な説明】
【図１】 （ａ）は参考例１の半導体装置の平面図であり、（ｂ）は（ａ）のＡ−Ａ‘に対応する半導体装置の断面図である。
【図２】 実施形態の半導体装置における凹部の断面図である。
【図３】 実施形態の半導体装置における凹部の断面図である。
【図４】 （ａ）は参考例２の半導体装置の平面図であり、（ｂ）は（ａ）のＢ−Ｂ‘に対応する半導体装置の断面図であり、（ｃ）は（ａ）のＣ−Ｃ‘に対応する半導体装置の断面図である。
【図５】 一般的な半導体装置の平面図である。
【符号の説明】
１ 半導体チップ、 ２ 電極端子、 ３ アルミワイヤ、 ４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ 凹部、 ５ ケース、 ６ 光の進行方向、 １４ ねじ、 １５ 絶縁基板、 １６ 回路パターン、 １７蓋、１８ａ、１８ｂ 底面、１９ 突起物、 ２０ 半導体装置。
Claims (7)
- 基板上に搭載された半導体チップと、
電極端子がインサート成形されたケースを有し、前記基板および前記半導体チップを収容するパッケージと、
前記半導体チップと前記電極端子とを接続するボンディングワイヤとを備えた半導体装置において、
前記ケースは、前記ボンディングワイヤを設ける際に、前記ボンディングワイヤの接続位置を決定するための凹部からなる認識マークを有し、前記凹部の底面は乱反射面であることを特徴とする半導体装置。 - 前記凹部の前記底面は曲面形状である請求項１に記載の半導体装置。
- 前記凹部の前記底面は断面が鋸形状である請求項２に記載の半導体装置。
- 前記ケースは、２以上の認識マークを有する請求項１から３のいずれかに記載の半導体装置。
- 前記ケースは前記基板を包囲し、前記基板は互いに対向する第１の辺および第２の辺を有し、前記ケースは、前記第１の辺側と前記第２の辺側とに認識マークを有する請求項４に記載の半導体装置。
- 前記ケースは、前記基板の前記第１の辺に沿って少なくとも２つの認識マークを有する請求項５に記載の半導体装置。
- 前記ケースにおいて、前記電極端子は高さの異なる第１面および第２面に形成され、
前記第１面および前記第２面のそれぞれに認識マークが設けられた請求項４から６のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330468A JP4102541B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330468A JP4102541B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134552A JP2002134552A (ja) | 2002-05-10 |
| JP4102541B2 true JP4102541B2 (ja) | 2008-06-18 |
Family
ID=18806983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330468A Expired - Fee Related JP4102541B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4102541B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3958156B2 (ja) | 2002-08-30 | 2007-08-15 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2015043400A (ja) * | 2013-07-26 | 2015-03-05 | 本田技研工業株式会社 | 半導体装置の樹脂ケース及びその製造方法 |
| JP6393579B2 (ja) * | 2014-10-23 | 2018-09-19 | 株式会社ケーヒン | 電力変換装置 |
-
2000
- 2000-10-30 JP JP2000330468A patent/JP4102541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134552A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7192798B2 (en) | Fingerprint sensor apparatus and manufacturing method thereof | |
| US20100200983A1 (en) | Electronic component | |
| CN110228786B (zh) | 半导体装置封装及其制造方法 | |
| CN1132120C (zh) | 生物计量传感器及其制造方法 | |
| US10553967B2 (en) | Electronic device having fixed conductive plates and elastic conductive plates | |
| US7004035B2 (en) | Physical value detecting apparatus and housing for physical value detecting means | |
| JP4102541B2 (ja) | 半導体装置 | |
| US5883386A (en) | Light-receiving apparatus having a position detectable portion on a sealing frame and its manufacturing method | |
| JP2004279091A (ja) | 圧力センサ | |
| US11031531B2 (en) | Optoelectronic component and method of producing an optoelectronic component | |
| JP2007156537A (ja) | 画像検出装置 | |
| KR20010000442A (ko) | 광마우스용 센서 | |
| JPH09185055A (ja) | 面発光照明装置 | |
| JP3819448B2 (ja) | 線状光源 | |
| JPH0983011A (ja) | 光半導体装置 | |
| KR101962236B1 (ko) | 광학센서 패키지 | |
| JP3529720B2 (ja) | ケース一体コネクタ | |
| JP3003212U (ja) | 圧力検出器 | |
| JP2020159943A (ja) | 雨滴検出装置 | |
| US20220302094A1 (en) | Optical sensor, and method for manufacturing optical sensor | |
| JP3006075B2 (ja) | リードの長さばらつき検出方法およびリード先端部の半田の外観検査方法 | |
| JPH06125019A (ja) | 半導体装置 | |
| JP2767980B2 (ja) | リード巾の計測方法 | |
| JPH08261819A (ja) | 光センサ装置 | |
| JP2674212B2 (ja) | 位置認識パターン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |