JPH06125019A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06125019A JPH06125019A JP4297916A JP29791692A JPH06125019A JP H06125019 A JPH06125019 A JP H06125019A JP 4297916 A JP4297916 A JP 4297916A JP 29791692 A JP29791692 A JP 29791692A JP H06125019 A JPH06125019 A JP H06125019A
- Authority
- JP
- Japan
- Prior art keywords
- base
- semiconductor device
- mold
- semiconductor element
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】
【目的】 モールド樹脂による中空パッケージを用いて
も、高精度な位置合わせが行える半導体装置を提供する
こと。 【構成】 金型のキャビティ内へモールド樹脂を充填し
て硬化させ、イジェクターピンにて離型して成る基台２
と、基台２の略中央に設けられたダイアタッチ部２１に
搭載する半導体素子１０と、枠部２２に取り付けられる
上蓋３とから成る半導体装置１で、イジェクターピンと
当接する基台２の当接部分２３をバリ２４の高さより深
い凹部４内に設ける。この凹部４をダイアタッチ部２１
に設け凹部４上に半導体素子１０を搭載したり、基台２
の下面側や枠部２２に設ける。
も、高精度な位置合わせが行える半導体装置を提供する
こと。 【構成】 金型のキャビティ内へモールド樹脂を充填し
て硬化させ、イジェクターピンにて離型して成る基台２
と、基台２の略中央に設けられたダイアタッチ部２１に
搭載する半導体素子１０と、枠部２２に取り付けられる
上蓋３とから成る半導体装置１で、イジェクターピンと
当接する基台２の当接部分２３をバリ２４の高さより深
い凹部４内に設ける。この凹部４をダイアタッチ部２１
に設け凹部４上に半導体素子１０を搭載したり、基台２
の下面側や枠部２２に設ける。
Description
【０００１】
【産業上の利用分野】本発明は、モールド樹脂から成る
基台に半導体素子を搭載した半導体装置に関するもので
ある。
基台に半導体素子を搭載した半導体装置に関するもので
ある。
【０００２】
【従来の技術】半導体装置のコストダウンや軽量小型
化、生産性の向上等を図る目的で、半導体素子をモール
ド樹脂にて一体封止するパッケージや、モールド樹脂製
の基台上に半導体素子を搭載して上蓋にて包囲した、い
わゆる中空パッケージなどを用いた半導体装置がある。
化、生産性の向上等を図る目的で、半導体素子をモール
ド樹脂にて一体封止するパッケージや、モールド樹脂製
の基台上に半導体素子を搭載して上蓋にて包囲した、い
わゆる中空パッケージなどを用いた半導体装置がある。
【０００３】これらのうち、中空パッケージを用いた半
導体装置を図６の断面図に基づいて説明する。すなわ
ち、この半導体装置１は、金型にモールド樹脂を充填し
て硬化させて成る基台２と、基台２の略中央に設けられ
た窪み状のダイアタッチ部２１に搭載された半導体素子
１０と、ダイアタッチ部２１の周囲に設けられた所定高
さの枠部２２に取り付けられた上蓋３とから構成される
ものである。半導体素子１０は、ダイアタッチ部２１に
塗布された接着剤５により接着されており、基台２と上
蓋３との間に形成される中空領域内に密封状態で配置さ
れている。なお、半導体素子１０はリードと電気的に接
続されており、このリードが半導体装置１から延出して
いるが、説明を簡単にするためこのリードは図示しない
ものとする。
導体装置を図６の断面図に基づいて説明する。すなわ
ち、この半導体装置１は、金型にモールド樹脂を充填し
て硬化させて成る基台２と、基台２の略中央に設けられ
た窪み状のダイアタッチ部２１に搭載された半導体素子
１０と、ダイアタッチ部２１の周囲に設けられた所定高
さの枠部２２に取り付けられた上蓋３とから構成される
ものである。半導体素子１０は、ダイアタッチ部２１に
塗布された接着剤５により接着されており、基台２と上
蓋３との間に形成される中空領域内に密封状態で配置さ
れている。なお、半導体素子１０はリードと電気的に接
続されており、このリードが半導体装置１から延出して
いるが、説明を簡単にするためこのリードは図示しない
ものとする。
【０００４】このような中空パッケージを用いた半導体
装置１は、主にエリアセンサーやリニアセンサー等の光
学系部品から成るものが多く、したがって、上蓋３とし
て透光率の高いガラスや透明樹脂が用いられている。し
かも、外部の光学レンズ系（図示せず）と半導体素子１
０との光軸合わせの観点から、ダイアタッチ部２１と半
導体素子１０との位置合わせや、半導体装置１を実装す
る実装基板（図示せず）とこの半導体装置１との位置合
わせ等において高精度が要求されている。このような基
台２は、半導体素子１０の位置合わせ、および半導体装
置１の位置合わせの基準となるため、高精度の金型を用
いて形成されている。
装置１は、主にエリアセンサーやリニアセンサー等の光
学系部品から成るものが多く、したがって、上蓋３とし
て透光率の高いガラスや透明樹脂が用いられている。し
かも、外部の光学レンズ系（図示せず）と半導体素子１
０との光軸合わせの観点から、ダイアタッチ部２１と半
導体素子１０との位置合わせや、半導体装置１を実装す
る実装基板（図示せず）とこの半導体装置１との位置合
わせ等において高精度が要求されている。このような基
台２は、半導体素子１０の位置合わせ、および半導体装
置１の位置合わせの基準となるため、高精度の金型を用
いて形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置１の基台２には、金型のキャビティ内か
ら形成後の基台２を突き出すためのイジェクターピンの
当接部分２３が必ず設けられている。この当接部分２３
には、イジェクターピンと金型とのクリアランスに起因
するバリ２４が発生するため、当接部分２３の数はなる
べく少ない方が好ましい。このため、基台２の小型化が
進むにつれて、当接部分２３は基台２の略中央に一箇所
だけ設けられることになる。ところが、基台２の略中央
には半導体素子１０を搭載するためのダイアタッチ部２
１が設けられており、ここに当接部分２３を設けること
でダイアタッチ部２１にバリ２４が発生することにな
る。このようなダイアタッチ部２１に半導体素子１０を
搭載しようとすると、バリ２４のために半導体素子１０
が斜めになったり（図６参照）して、半導体素子１０を
高精度に搭載しようとする場合の妨げとなる。
うな半導体装置１の基台２には、金型のキャビティ内か
ら形成後の基台２を突き出すためのイジェクターピンの
当接部分２３が必ず設けられている。この当接部分２３
には、イジェクターピンと金型とのクリアランスに起因
するバリ２４が発生するため、当接部分２３の数はなる
べく少ない方が好ましい。このため、基台２の小型化が
進むにつれて、当接部分２３は基台２の略中央に一箇所
だけ設けられることになる。ところが、基台２の略中央
には半導体素子１０を搭載するためのダイアタッチ部２
１が設けられており、ここに当接部分２３を設けること
でダイアタッチ部２１にバリ２４が発生することにな
る。このようなダイアタッチ部２１に半導体素子１０を
搭載しようとすると、バリ２４のために半導体素子１０
が斜めになったり（図６参照）して、半導体素子１０を
高精度に搭載しようとする場合の妨げとなる。
【０００６】また、当接部分２３を基台２の枠部２２に
設けると、この枠部２２にバリ２４が発生してしまい、
上蓋３を取り付ける際の接着性低下が問題となる。さら
に、当接部分２３を基台２の下面側に設けると、半導体
装置１を実装基板等に高精度に実装するのが困難とな
る。よって、本発明はモールド樹脂による中空パッケー
ジを用いても、高精度な位置合わせが行える半導体装置
を提供することを目的とする。
設けると、この枠部２２にバリ２４が発生してしまい、
上蓋３を取り付ける際の接着性低下が問題となる。さら
に、当接部分２３を基台２の下面側に設けると、半導体
装置１を実装基板等に高精度に実装するのが困難とな
る。よって、本発明はモールド樹脂による中空パッケー
ジを用いても、高精度な位置合わせが行える半導体装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体装置である。すなわ
ち、金型のキャビティ内へモールド樹脂を充填して硬化
させ、金型に取り付けられたイジェクターピンの突き出
し動作にて離型して成る基台と、この基台の略中央に設
けられたダイアタッチ部に搭載する半導体素子と、半導
体素子の上方を覆う状態でダイアタッチ部の周囲に設け
られた枠部に取り付けられる上蓋とから構成する半導体
装置で、イジェクターピンの突き出し動作によりこのイ
ジェクターピンと当接する基台の当接部分を凹部内に設
けたものである。
題を解決するために成された半導体装置である。すなわ
ち、金型のキャビティ内へモールド樹脂を充填して硬化
させ、金型に取り付けられたイジェクターピンの突き出
し動作にて離型して成る基台と、この基台の略中央に設
けられたダイアタッチ部に搭載する半導体素子と、半導
体素子の上方を覆う状態でダイアタッチ部の周囲に設け
られた枠部に取り付けられる上蓋とから構成する半導体
装置で、イジェクターピンの突き出し動作によりこのイ
ジェクターピンと当接する基台の当接部分を凹部内に設
けたものである。
【０００８】また、金型とイジェクターピンとのクリア
ランスにより基台の当接部分に形成されるバリの高さよ
りも凹部を深く設けるものであり、この凹部をダイアタ
ッチ部に設けて凹部上に半導体素子を搭載したり、基台
の下面側に凹部を設けたり、さらに枠部に設けたりする
ものである。
ランスにより基台の当接部分に形成されるバリの高さよ
りも凹部を深く設けるものであり、この凹部をダイアタ
ッチ部に設けて凹部上に半導体素子を搭載したり、基台
の下面側に凹部を設けたり、さらに枠部に設けたりする
ものである。
【０００９】
【作用】金型のキャビティ内にモールド樹脂を充填して
硬化させ、イジェクターピンの突き出し動作で離型して
成る基台において、イジェクターピンが突き当たる基台
の当接部分が凹部内に設けられているため、当接部分に
バリが発生してもこの凹部内に収まることになる。ま
た、金型とイジェクターピンとのクリアランスにより発
生するバリが当接部分に形成されても、このバリの高さ
より深く凹部が形成されているため、バリが凹部から外
に突出することがない。
硬化させ、イジェクターピンの突き出し動作で離型して
成る基台において、イジェクターピンが突き当たる基台
の当接部分が凹部内に設けられているため、当接部分に
バリが発生してもこの凹部内に収まることになる。ま
た、金型とイジェクターピンとのクリアランスにより発
生するバリが当接部分に形成されても、このバリの高さ
より深く凹部が形成されているため、バリが凹部から外
に突出することがない。
【００１０】このような凹部をダイアタッチ部に設けれ
ば、バリが外に突出することがなく凹部内に収まってい
るため、ダイアタッチ部に半導体素子を正確に搭載する
ことができる。また、この凹部を基台の下面側に設ける
ことで、半導体装置の実装における基準面にバリが突出
することがなくなり、半導体装置の実装精度が高まる。
また、基台の枠部に凹部を設けることで、枠部の上面か
らバリが突出しなくなり、枠部と上蓋との接着性が向上
することになる。
ば、バリが外に突出することがなく凹部内に収まってい
るため、ダイアタッチ部に半導体素子を正確に搭載する
ことができる。また、この凹部を基台の下面側に設ける
ことで、半導体装置の実装における基準面にバリが突出
することがなくなり、半導体装置の実装精度が高まる。
また、基台の枠部に凹部を設けることで、枠部の上面か
らバリが突出しなくなり、枠部と上蓋との接着性が向上
することになる。
【００１１】
【実施例】以下に、本発明の半導体装置の実施例を図に
基づいて説明する。図１は、本発明の半導体装置を説明
する断面図、図２は半導体素子の搭載状態を説明する断
面図である。すなわち、本発明の半導体装置１は、モー
ルド樹脂から成る基台２と、基台２の略中央に設けられ
たダイアタッチ部２１に搭載される半導体素子１０と、
この半導体素子１０の上方を覆う状態で、ダイアタッチ
部２１の周囲に設けられた枠部２２上に取り付けられる
上蓋３とから構成される、いわゆる中空パッケージを用
いたものである。なお、半導体素子１０と電気的な導通
が得られたリードが半導体装置１から延出されている
が、説明を簡単にするために図示はしていない。
基づいて説明する。図１は、本発明の半導体装置を説明
する断面図、図２は半導体素子の搭載状態を説明する断
面図である。すなわち、本発明の半導体装置１は、モー
ルド樹脂から成る基台２と、基台２の略中央に設けられ
たダイアタッチ部２１に搭載される半導体素子１０と、
この半導体素子１０の上方を覆う状態で、ダイアタッチ
部２１の周囲に設けられた枠部２２上に取り付けられる
上蓋３とから構成される、いわゆる中空パッケージを用
いたものである。なお、半導体素子１０と電気的な導通
が得られたリードが半導体装置１から延出されている
が、説明を簡単にするために図示はしていない。
【００１２】基台２の例えばダイアタッチ部２１には、
成形の際に使用するイジェクターピンの当接部分２３が
設けられており、しかも、この当接部分２３が凹部４内
に設けられている。当接部分２３には、バリ２４や傷等
が発生しているが、凹部４内に収まっており、凹部４か
ら外に突出することはない。このため、図２に示すよう
に、基台２のダイアタッチ部２１および凹部４内に接着
剤５を塗布してこの凹部４上に半導体素子１０を搭載す
ると、半導体素子１０の下面がダイアタッチ部２１の上
面に接触する状態となり、バリ２４が半導体素子１０の
下面に接触することがない。
成形の際に使用するイジェクターピンの当接部分２３が
設けられており、しかも、この当接部分２３が凹部４内
に設けられている。当接部分２３には、バリ２４や傷等
が発生しているが、凹部４内に収まっており、凹部４か
ら外に突出することはない。このため、図２に示すよう
に、基台２のダイアタッチ部２１および凹部４内に接着
剤５を塗布してこの凹部４上に半導体素子１０を搭載す
ると、半導体素子１０の下面がダイアタッチ部２１の上
面に接触する状態となり、バリ２４が半導体素子１０の
下面に接触することがない。
【００１３】次に、基台２の形成に伴うバリ２４の発生
について説明する。図３は、基台２の突き出しを説明す
る断面図である。すなわち、この基台２は、金型１１の
キャビティ１２内にモールド樹脂を充填した後、所定の
温度で加熱硬化して形成されるもので、硬化の後にキャ
ビティ１２内からこの基台２を離型させるため、金型１
１に取り付けられたイジェクターピン１３にて基台２を
突き出している。この基台２には、突き出しでイジェク
ターピン１３の先端が突き当たる当接部分２３が設けら
れている。
について説明する。図３は、基台２の突き出しを説明す
る断面図である。すなわち、この基台２は、金型１１の
キャビティ１２内にモールド樹脂を充填した後、所定の
温度で加熱硬化して形成されるもので、硬化の後にキャ
ビティ１２内からこの基台２を離型させるため、金型１
１に取り付けられたイジェクターピン１３にて基台２を
突き出している。この基台２には、突き出しでイジェク
ターピン１３の先端が突き当たる当接部分２３が設けら
れている。
【００１４】ところで、基台２を形成する際に、この金
型１１とイジェクターピン１３とのクリアランスにモー
ルド樹脂が入り込み、これが基台２の当接部分２３にバ
リ２４として突設した状態で残留してしまう。特に、金
型１１の使用回数が増すにつれて、金型１１とイジェク
ターピン１３とのクリアランスが大きくなり、このバリ
２４の高さも大きくなってしまう。このため、当接部分
２３が設けられる凹部４の深さは、このようなバリ２４
の高さよりも深く形成されている。
型１１とイジェクターピン１３とのクリアランスにモー
ルド樹脂が入り込み、これが基台２の当接部分２３にバ
リ２４として突設した状態で残留してしまう。特に、金
型１１の使用回数が増すにつれて、金型１１とイジェク
ターピン１３とのクリアランスが大きくなり、このバリ
２４の高さも大きくなってしまう。このため、当接部分
２３が設けられる凹部４の深さは、このようなバリ２４
の高さよりも深く形成されている。
【００１５】例えば、小型の基台２を形成する場合に
は、イジェクターピン１３を中央部分に一箇所設けるだ
けで十分であるが、この中央部分が基台２のダイアタッ
チ部２１に対応してしまい、ダイアタッチ部２１に当接
部分２３を設けなければならない。このような場合、ダ
イアタッチ部２１に先に述べたような凹部４を設け、こ
の凹部４内に当接部分２３を設ければ、ダイアタッチ部
２１の上面から上にバリ２４が突出することがなくな
る。すなわち、図２に示すように、ダイアタッチ部２１
に半導体素子１０を搭載した場合に、バリ２４の影響を
受けることなく半導体素子１０を正確に搭載することが
できる。
は、イジェクターピン１３を中央部分に一箇所設けるだ
けで十分であるが、この中央部分が基台２のダイアタッ
チ部２１に対応してしまい、ダイアタッチ部２１に当接
部分２３を設けなければならない。このような場合、ダ
イアタッチ部２１に先に述べたような凹部４を設け、こ
の凹部４内に当接部分２３を設ければ、ダイアタッチ部
２１の上面から上にバリ２４が突出することがなくな
る。すなわち、図２に示すように、ダイアタッチ部２１
に半導体素子１０を搭載した場合に、バリ２４の影響を
受けることなく半導体素子１０を正確に搭載することが
できる。
【００１６】特に、エリアセンサーやリニアセンサー等
の光学系部品から成る半導体装置１の場合には、ダイア
タッチ部２１に半導体素子１０を高精度に位置合わせす
ることができるため、いわゆる半導体素子１０のあおり
角度のばらつきを低減することができる。また、半導体
素子１０を搭載してもバリ２４と接触せず、しかも接着
剤５にて埋め込まれてしまいバリ２４が欠落することが
ない。このためバリ２４がダストとして散乱せず、ダス
トによる画像の悪影響を抑制することができる。
の光学系部品から成る半導体装置１の場合には、ダイア
タッチ部２１に半導体素子１０を高精度に位置合わせす
ることができるため、いわゆる半導体素子１０のあおり
角度のばらつきを低減することができる。また、半導体
素子１０を搭載してもバリ２４と接触せず、しかも接着
剤５にて埋め込まれてしまいバリ２４が欠落することが
ない。このためバリ２４がダストとして散乱せず、ダス
トによる画像の悪影響を抑制することができる。
【００１７】次に、本発明の他の実施例を図４、図５に
基づいて説明する。先ず、図４の断面図に示す半導体装
置１は、基台２の下面２ａ側に設けられた凹部４内に当
接部分２３が設けられたものである。例えば、エリアセ
ンサーやリニアセンサー等の光学系部品から成る半導体
装置１の場合には、基台２のダイアタッチ部２１に対し
て正確に半導体素子１０が搭載されており、この基台２
の下面２ａを基準面として半導体装置１が実装基板２０
上に実装されることになる。
基づいて説明する。先ず、図４の断面図に示す半導体装
置１は、基台２の下面２ａ側に設けられた凹部４内に当
接部分２３が設けられたものである。例えば、エリアセ
ンサーやリニアセンサー等の光学系部品から成る半導体
装置１の場合には、基台２のダイアタッチ部２１に対し
て正確に半導体素子１０が搭載されており、この基台２
の下面２ａを基準面として半導体装置１が実装基板２０
上に実装されることになる。
【００１８】基台２の下面２ａ側に、図３で示すような
イジェクターピン１３を当接させる場合、この基台２の
下面２ａ側に当接部分２３が配置される。この当接部分
２３にバリ２４等が発生した場合であっても、当接部分
２３が凹部４内に設けられているため、バリ２４が下面
２ａから突出することがない。したがって、半導体装置
１を実装基板２０上に載置した状態で、バリ２４が実装
基板２０上に接触することなく、下面２ａを基準面とし
た正確な位置合わせを行うことができる。
イジェクターピン１３を当接させる場合、この基台２の
下面２ａ側に当接部分２３が配置される。この当接部分
２３にバリ２４等が発生した場合であっても、当接部分
２３が凹部４内に設けられているため、バリ２４が下面
２ａから突出することがない。したがって、半導体装置
１を実装基板２０上に載置した状態で、バリ２４が実装
基板２０上に接触することなく、下面２ａを基準面とし
た正確な位置合わせを行うことができる。
【００１９】また、図５に示すような半導体装置１は、
基台２の枠部２２に凹部４が設けられており、この凹部
４内に当接部分２３が設けられたものである。この当接
部分２３にバリ２４が発生しても、枠部２２の上面から
突出することがないため、枠部２２上に上蓋３を正確に
取り付けられるとともに、枠部２２と上蓋３とが均一に
接触して、これらの接着性が向上することになる。特
に、長尺状の半導体装置１の場合には、基台２の形成に
おけるイジェクターピン１３（図３参照）が基台２の四
隅、すなわち枠部２２の四隅に対応した位置に設けられ
ている。このような場合、各イジェクターピン１３が当
接する枠部２２の当接部分２３を凹部４内に設ければよ
い。
基台２の枠部２２に凹部４が設けられており、この凹部
４内に当接部分２３が設けられたものである。この当接
部分２３にバリ２４が発生しても、枠部２２の上面から
突出することがないため、枠部２２上に上蓋３を正確に
取り付けられるとともに、枠部２２と上蓋３とが均一に
接触して、これらの接着性が向上することになる。特
に、長尺状の半導体装置１の場合には、基台２の形成に
おけるイジェクターピン１３（図３参照）が基台２の四
隅、すなわち枠部２２の四隅に対応した位置に設けられ
ている。このような場合、各イジェクターピン１３が当
接する枠部２２の当接部分２３を凹部４内に設ければよ
い。
【００２０】エリアセンサーやリニアセンサー等の光学
系部品から成る半導体装置１の場合には、上蓋３として
透光性の高いガラスや透明樹脂を用いており、この上に
光学レンズ（図示せず）系を取り付ける場合がある。し
たがって、上蓋３を高精度に取り付けることで、光学レ
ンズ系と半導体素子１０との光軸を正確に合わせること
ができるようになる。
系部品から成る半導体装置１の場合には、上蓋３として
透光性の高いガラスや透明樹脂を用いており、この上に
光学レンズ（図示せず）系を取り付ける場合がある。し
たがって、上蓋３を高精度に取り付けることで、光学レ
ンズ系と半導体素子１０との光軸を正確に合わせること
ができるようになる。
【００２１】なお、凹部４の深さとしては、モールド樹
脂の材質や粘度、およびモールディングの条件や金型１
１の使用頻度等により発生するバリ２４の高さが変化す
るため、各種の条件から予想される最大のバリ２４の高
さより深くすればよい。例えば、通常発生するバリ２４
の高さが１０μｍ〜４０である場合には、凹部４を７５
μｍ程度の深さで設ければよい。
脂の材質や粘度、およびモールディングの条件や金型１
１の使用頻度等により発生するバリ２４の高さが変化す
るため、各種の条件から予想される最大のバリ２４の高
さより深くすればよい。例えば、通常発生するバリ２４
の高さが１０μｍ〜４０である場合には、凹部４を７５
μｍ程度の深さで設ければよい。
【００２２】
【発明の効果】以上説明したように、本発明の半導体装
置によれば次のような効果がある。すなわち、ダイアタ
ッチ部にイジェクターピンの当接部分が設けられていて
もバリが凹部内に収まるため、半導体素子を高精度に搭
載することが可能となる。しかも、バリの欠落がなく、
半導体装置のクリーン化に対応することができる。ま
た、当接部分が基台の下面側に設けられている場合であ
っても、バリの影響を受けることなく半導体装置を実装
基板上に実装できるため、高精度の位置合わせが行え
る。さらに、枠部に当接部分が設けられている場合で
も、バリが枠部の上面から突出しないため、上蓋との接
着性を向上させることが可能となる。これらのことか
ら、これのことからモールド樹脂による中空パッケージ
を用いても、高精度な位置合わせが行え、かつ信頼性の
高い半導体装置となる。
置によれば次のような効果がある。すなわち、ダイアタ
ッチ部にイジェクターピンの当接部分が設けられていて
もバリが凹部内に収まるため、半導体素子を高精度に搭
載することが可能となる。しかも、バリの欠落がなく、
半導体装置のクリーン化に対応することができる。ま
た、当接部分が基台の下面側に設けられている場合であ
っても、バリの影響を受けることなく半導体装置を実装
基板上に実装できるため、高精度の位置合わせが行え
る。さらに、枠部に当接部分が設けられている場合で
も、バリが枠部の上面から突出しないため、上蓋との接
着性を向上させることが可能となる。これらのことか
ら、これのことからモールド樹脂による中空パッケージ
を用いても、高精度な位置合わせが行え、かつ信頼性の
高い半導体装置となる。
【図１】本発明の半導体装置を説明する断面図である。
【図２】半導体素子の搭載状態を説明する断面図であ
る。
る。
【図３】基台の突き出しを説明する断面図である。
【図４】他の半導体装置の実施例を説明する断面図（そ
の１）である。
の１）である。
【図５】他の半導体装置の実施例を説明する断面図（そ
の２）である。
の２）である。
【図６】従来例を説明する断面図である。
１ 半導体装置 ２ 基台 ３ 上蓋 ４ 凹部 ５ 接着剤 １０ 半導体素子 １１ 金型 １２ キャビティ １３ イジェクターピン ２１ ダイアタッチ部 ２２ 枠部 ２３ 当接部分 ２４ バリ
Claims (5)
- 【請求項１】 金型のキャビティ内に充填され、かつ固
められて、前記金型に取り付けられたイジェクターピン
の突き出し動作にて離型されるモールド樹脂から成る基
台と、 前記基台の略中央に設けられたダイアタッチ部に搭載さ
れる半導体素子と、 前記半導体素子の上方を覆う状態で、前記ダイアタッチ
部の周囲に設けられた枠部に取り付けられる上蓋とから
成る半導体装置において、 前記イジェクターピンの突き出し動作で該イジェクター
ピンと当接する前記基台の当接部分が凹部内に設けられ
ていることを特徴とする半導体装置。 - 【請求項２】 前記金型と前記イジェクターピンとのク
リアランスにより前記基台の当接部分に形成されるバリ
の高さよりも前記凹部が深く設けられていることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記ダイアタッチ部に前記凹部が設けら
れているとともに、該凹部上に前記半導体素子が搭載さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記凹部が、前記基台の下面側に設けら
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記凹部が、前記枠部に設けられている
ことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29791692A JP3201014B2 (ja) | 1992-10-09 | 1992-10-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29791692A JP3201014B2 (ja) | 1992-10-09 | 1992-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125019A true JPH06125019A (ja) | 1994-05-06 |
| JP3201014B2 JP3201014B2 (ja) | 2001-08-20 |
Family
ID=17852757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29791692A Expired - Fee Related JP3201014B2 (ja) | 1992-10-09 | 1992-10-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201014B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696753B2 (en) | 2002-05-17 | 2004-02-24 | Denso Corporation | Enhancement of wire bondability in semiconductor device package |
| JP2008211229A (ja) * | 2008-03-28 | 2008-09-11 | Nec Electronics Corp | モールド成型用金型 |
| JP2009040001A (ja) * | 2007-08-10 | 2009-02-26 | Tamura Plastic Mfg Co Ltd | 車両用外装品 |
| WO2010074032A1 (ja) * | 2008-12-24 | 2010-07-01 | 株式会社フジクラ | 光フェルール、光フェルール成形金型、光フェルールの製造方法及び光ファイバ付きフェルール |
-
1992
- 1992-10-09 JP JP29791692A patent/JP3201014B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696753B2 (en) | 2002-05-17 | 2004-02-24 | Denso Corporation | Enhancement of wire bondability in semiconductor device package |
| DE10321692B4 (de) * | 2002-05-17 | 2011-12-29 | Denso Corporation | Verbesserung einer Drahtkontaktierbarkeit in einer gehäusten Sensoranordnung |
| DE10321692B9 (de) * | 2002-05-17 | 2012-04-12 | Denso Corporation | Verbesserung einer Drahtkontaktierbarkeit in einer gehäusten Sensoranordnung |
| JP2009040001A (ja) * | 2007-08-10 | 2009-02-26 | Tamura Plastic Mfg Co Ltd | 車両用外装品 |
| JP2008211229A (ja) * | 2008-03-28 | 2008-09-11 | Nec Electronics Corp | モールド成型用金型 |
| WO2010074032A1 (ja) * | 2008-12-24 | 2010-07-01 | 株式会社フジクラ | 光フェルール、光フェルール成形金型、光フェルールの製造方法及び光ファイバ付きフェルール |
| JP5213957B2 (ja) * | 2008-12-24 | 2013-06-19 | 株式会社フジクラ | 光フェルール、光フェルール成形金型、光フェルールの製造方法及び光ファイバ付きフェルール |
| US8562225B2 (en) | 2008-12-24 | 2013-10-22 | Fujikura Ltd. | Optical ferrule, optical ferrule molding die, manufacturing method of optical ferrule, and ferrule with optical fiber |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201014B2 (ja) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680491B2 (en) | Optical electronic apparatus and method for producing the same | |
| JP3630447B2 (ja) | 固体撮像素子の製造方法 | |
| JP3865036B2 (ja) | 光モジュール及びその製造方法並びに光伝達装置 | |
| US4812420A (en) | Method of producing a semiconductor device having a light transparent window | |
| KR940022807A (ko) | 반도체장치 및 반도체장치용 금형 | |
| US6144107A (en) | Solid state pickup device excellent in heat-resistance and method of manufacturing the device | |
| US20070091293A1 (en) | Photoelectric sensor, optical module and method of producing same | |
| JPH02143466A (ja) | 半導体装置の製造方法 | |
| EP1473775B1 (en) | Method for producing solid-state imaging device | |
| US7302125B2 (en) | Optical device and optical apparatus | |
| JPH06125019A (ja) | 半導体装置 | |
| US7820462B2 (en) | Encapsulated optical package | |
| JPH1187740A (ja) | 面実装部品の形成方法 | |
| US6917745B2 (en) | Platform and optical module, manufacturing method of the same, and optical transmission device | |
| JP3166216B2 (ja) | オンチップレンズ付固体撮像装置およびその製造方法 | |
| JPH07183415A (ja) | 半導体装置およびその製造方法 | |
| KR20030035938A (ko) | 반도체 장치 | |
| JPH11111746A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP2018136171A (ja) | 光学装置及びその製造方法 | |
| KR20010103598A (ko) | 3차원 실장부품과 그 제조방법 및 광 전달장치 | |
| JPH05291546A (ja) | 固体撮像素子の製造方法 | |
| JP2001298032A (ja) | 半導体パッケージとその製造方法 | |
| JPH05129730A (ja) | モールド型半導体レーザ装置 | |
| JPH05278383A (ja) | Ｉｃカード | |
| JPH0661284A (ja) | 半導体装置用箱形樹脂成形体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |