JPH05291546A - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法

Info

Publication number
JPH05291546A
JPH05291546A JP4087262A JP8726292A JPH05291546A JP H05291546 A JPH05291546 A JP H05291546A JP 4087262 A JP4087262 A JP 4087262A JP 8726292 A JP8726292 A JP 8726292A JP H05291546 A JPH05291546 A JP H05291546A
Authority
JP
Japan
Prior art keywords
lead
package
lead frame
recess
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4087262A
Other languages
English (en)
Inventor
Yasuhiro Asano
泰宏 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4087262A priority Critical patent/JPH05291546A/ja
Publication of JPH05291546A publication Critical patent/JPH05291546A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 透光性樹脂によりパッケージが形成される撮
像素子を表面実装型とすることで、撮像ユニットの小型
化を可能にする。 【構成】 リード部１１ｂがクランク状に折り曲げら
れ、リード部１１ｂの先端部分からアイランド部１１ａ
に段差が形成されたリードフレーム１１をパッケージを
形成するための金型１３の凹部１４に収納する。このと
き、リード部１１ｂを金型１３の表面１５に合わせると
共に、凹部１４の側面に密着させることで、センサチッ
プ１０の位置を固定する。その後、凹部１４内に熱硬化
型の透光性樹脂１６を充填し、加熱硬化してパッケージ
を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂モールド型のＣＣ
Ｄイメージセンサの如き固体撮像素子の製造方法に関す
る。
【０００２】
【従来の技術】従来よりＣＣＤイメージセンサの如き固
体撮像素子に用いられるセラミックパッケージは、組立
て工程が繁雑なことやセラミックパッケージ自体が高価
なことから、固体撮像素子の製造コストを上げる要因の
一つとなっている。そこで、固体撮像素子の製造コスト
を低減させる方法として、透光性の樹脂によりパッケー
ジを形成することが考えられている。透光性の樹脂によ
ってセンサチップをモールドして固体撮像素子を形成す
れば、セラミックパッケージを用いる場合に比して組立
工程が簡単になり、材料自体も安価であるため、固体撮
像素子の製造コストを大幅に低減することができる。
【０００３】図５は、透光性樹脂によりパッケージを形
成する固体撮像素子の製造方法を説明する断面図であ
る。リードフレーム１は、センサチップ２が装着される
アイランド部１ａ及びアイランド部１ａの周辺に配置さ
れたリード部１ｂからなり、センサチップ２がアイラン
ド部１ａに装着された後にセンサチップ２の入出力パッ
ドとリード部１ｂの先端とがワイヤ３により接続され、
さらにリード部１ｂがアイランド部１ａに対して垂直に
折り曲げられる。
【０００４】樹脂パッケージを形成する金型４の凹部５
は、所望のパッケージに合わせた形状を成し、その内部
に位置決め用のピン６が設けられる。このピン６は、リ
ードフレーム１のアイランド部１ａに設けられる穴ある
いは切欠にはめ込まれて凹部５に対するアイランド部１
ａすなわちセンサチップ２の位置を固定する。また、凹
部５内には、リードフレーム１を支持する段差が設けら
れ、センサチップ２の受光面と凹部５の底面とが平行に
なるようにリードフレーム１が保持される。そして、こ
の金型４の凹部５内にセンサチップ２が装着されたリー
ドフレーム１を収納し、凹部５内に熱硬化型の透光性樹
脂を充填した後に加熱してパッケージを形成する。樹脂
パッケージを形成した後には、この樹脂パッケージを金
型４から取り出し、リードフレーム１の不要部分を切断
することで固体撮像素子を完成させる。
【０００５】以上のような製造方法は、一般的にキャス
ティング法と称され、例えば本出願人により特願平３−
６３２７１号に提案されている。
【０００６】
【発明が解決しようとする課題】ところで、リード部１
ｂがパッケージの裏面側に突出したインラインタイプの
パッケージを用いる場合には、素子を装着する基板にリ
ード部１ｂを通す穴を設ける必要が生じ、基板の両面を
有効に利用できなくなるため、撮像ユニット小型化の妨
げとなっている。そこで、基板の両面を有効に活用でき
る表面実装型のアウトラインタイプのパッケージを採用
することが考えられるが、撮像素子の場合には、レンズ
等の光学系とセンサチップ２との位置合わせが必要なた
め、センサチップ２を正確な位置に装着することが課題
となる。
【０００７】そこで本発明は、アウトラインタイプのパ
ッケージが採用される撮像素子の製造方法において、パ
ッケージ内部のチップ位置を正確に設定することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、リード部がクランク形状を成し、このリード部の一
端側がアイランド部に対して平行で、且つ後退したリー
ドフレームに、複数の光電変換素子がマトリクス状に配
列されてなる半導体チップを装着した後、この半導体チ
ップの入出力パッドにリード部の他端側を電気的に接続
する工程と、パッケージ形状を成す凹部の開口側端部に
上記リード部の一端側を合わせるようにして、上記半導
体チップが装着された上記リードフレームを凹部に収納
し、この凹部内を熱硬化型の透光性樹脂で充填する工程
と、上記透光性樹脂を加熱して硬化し、上記半導体チッ
プを上記リードフレームのアイランド部と共に封止する
工程と、を有することにある。
【０００９】
【作用】本発明によれば、半導体チップが装着されるリ
ードフレームのリード部とパッケージを形成する凹部の
開口側の端部とを合わせることにより、凹部内の所定の
位置に半導体チップが固定され、パッケージの表面ある
いは側面に対する半導体チップの位置が決定される。
【００１０】
【実施例】図１乃至図３は、本発明の固体撮像素子の製
造方法を説明する工程順断面図である。センサチップ１
０は、周知のプロセスにより製造されるもので、図５と
同一構造を有する。リードフレーム１１は、図１に示す
ように、センサチップ１０が装着されるアイランド部１
１ａ及びこのアイランド部１１ａの周辺部に配置された
リード部１１ｂからなり、リード部１１ｂがクランク状
に折り曲げられ、リード部１１ｂの先端部分でアイラン
ド部１１ａを支持するような段差が形成される。この段
差については、パッケージに対するセンサチップ１０の
位置を決定するものであり、アイランド部１１ａとリー
ド部１１ｂの先端部分とが平行で、各リード部１１ｂで
等しくなるように形成される。そして、リードフレーム
１１のアイランド部１１ａにセンサチップ１０を装着し
た後、センサチップ１０の入出力パッドとリード部１１
ｂとをワイヤ１２により接続する。ここで、リードフレ
ーム１１の折り曲げについては、センサチップ１０を装
着した後に行うようにしても差し支えない。
【００１１】続いて、図２に示すように、パッケージを
形成する金型１３の凹部１４にセンサチップ１０が装着
されたリードフレーム１１を収納する。このとき、リー
ド部１１ｂの先端部分を金型１３の表面部分１５と隙間
なく合わせることによりセンサチップ１０が凹部１４内
の所定の位置に固定される。即ち、リード部１１ｂの段
差と凹部１４の深さとの設定により、凹部１４の底面に
対するセンサチップ１０の位置が決定され、センサチッ
プ１０が凹部１４内で底面に対して平行に保持される。
また、凹部１４の側面に対するセンサチップ１０の位置
については、対向するリード部１１ｂの段差の間の距離
と凹部１４の幅とを一致させ、リード部１１ｂの段差部
分が凹部１４の側面に密着するようにしてリードフレー
ム１１を凹部１４に収納することで固定可能である。あ
るいは、図５の場合と同様にして、凹部１４内に位置決
め用のピンを設け、リードフレーム１１のアイランド部
１１ａに設けられる穴をそのピンにはめ込むようにする
ことでもセンサチップ１０の位置を固定できる。
【００１２】そして、金型１３の凹部１４にセンサチッ
プ１０と共にリードフレーム１１を収納した後には、図
３に示すように、凹部１４内に熱硬化型の透光性樹脂１
６を充填し、この透光性樹脂１６を加熱することにより
硬化させてパッケージを形成する。以上の製造方法によ
れば、透光性樹脂１６によるアウトラインタイプのパッ
ケージが形成されるため、撮像素子の表面実装が可能に
なる。例えば、図４に示すように、回路パターンが形成
されたプリント基板２０上に撮像素子を装着し、この撮
像素子を覆うようにしてレンズ２１を支持するレンズマ
ウント２２を装着することができる。このような実装方
法によると、プリント基板２０に撮像素子装着用の穴を
設ける必要がなくなり、プリント基板２０の両面を有効
に利用することができる。また、プリント基板２０の穴
をなくすことにより、撮像素子の裏面側から侵入する不
要な光がなくなるため、撮像素子の裏面側を遮光する必
要がなくなる。これにより、遮光機構を簡略化し、レン
ズマウント２２によりセンサチップ１０を不要な光から
完全に遮光することができる。
【００１３】
【発明の効果】本発明によれば、撮像素子が装着される
基板の両面を有効に活用できるため、その基板の面積を
縮小することができる。また、透光性樹脂でパッケージ
が形成される撮像素子において必要となる不要な光に対
する遮光が容易になり、遮光機構の簡略化が図れるた
め、基板面積の縮小に併せて撮像ユニットの小型化に有
効となる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の製造方法の第１工程を
説明する断面図である。
【図２】本発明の固体撮像素子の製造方法を第２工程を
説明する断面図である。
【図３】本発明の固体撮像素子の製造方法を第３工程を
説明する断面図である。
【図４】固体撮像素子の実装方法を示す断面図である。
【図５】従来の固体撮像素子の製造方法を説明する断面
図である。
【符号の説明】
１、１１ リードフレーム １ａ、１１ａ アイランド部 １ｂ、１１ｂ リード部 ２、１０ センサチップ ３、１２ ワイヤ ４、１３ 金型 ５、１４ 開口部 ６ 位置決めピン １５ 金型表面 １６ 透光性樹脂 ２０ プリント基板 ２１ レンズ ２２ レンズマウント
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31 23/50 Ｇ 9272−4Ｍ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 リード部がクランク形状を成し、このリ
    ード部の一端側がアイランド部に対して平行で、且つ後
    退したリードフレームに、複数の光電変換素子がマトリ
    クス状に配列されてなる半導体チップを装着した後、こ
    の半導体チップの入出力パッドにリード部の他端側を電
    気的に接続する工程と、パッケージ形状を成す凹部の開
    口側端部に上記リード部の一端側を合わせるようにし
    て、上記半導体チップが装着された上記リードフレーム
    を凹部に収納し、この凹部内を熱硬化型の透光性樹脂で
    充填する工程と、上記透光性樹脂を加熱して硬化し、上
    記半導体チップを上記リードフレームのアイランド部と
    共に封止する工程と、を有することを特徴とする固体撮
    像素子の製造方法。
JP4087262A 1992-04-08 1992-04-08 固体撮像素子の製造方法 Pending JPH05291546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4087262A JPH05291546A (ja) 1992-04-08 1992-04-08 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4087262A JPH05291546A (ja) 1992-04-08 1992-04-08 固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JPH05291546A true JPH05291546A (ja) 1993-11-05

Family

ID=13909864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4087262A Pending JPH05291546A (ja) 1992-04-08 1992-04-08 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JPH05291546A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291811B1 (en) 1997-04-09 2001-09-18 Nec Corporation Solid state image sensing element improved in sensitivity and production cost, process of fabrication thereof and solid state image sensing device using the same
FR2854495A1 (fr) * 2003-04-29 2004-11-05 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
WO2010143599A1 (ja) * 2009-06-11 2010-12-16 シンフォニアテクノロジー株式会社 電子モジュールの製造方法及び電子モジュール
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291811B1 (en) 1997-04-09 2001-09-18 Nec Corporation Solid state image sensing element improved in sensitivity and production cost, process of fabrication thereof and solid state image sensing device using the same
FR2854495A1 (fr) * 2003-04-29 2004-11-05 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
US7358598B2 (en) 2003-04-29 2008-04-15 Stmicroelectronics S.A. Process for fabricating a semiconductor package and semiconductor package with leadframe
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
WO2010143599A1 (ja) * 2009-06-11 2010-12-16 シンフォニアテクノロジー株式会社 電子モジュールの製造方法及び電子モジュール
JP2010287701A (ja) * 2009-06-11 2010-12-24 Sinfonia Technology Co Ltd 電子モジュールの製造方法及び電子モジュール
US20120075810A1 (en) * 2009-06-11 2012-03-29 Sinfonia Technology Co., Ltd. Method of producing electronic module, and electronic module
EP2442354A1 (en) * 2009-06-11 2012-04-18 Sinfonia Technology Co., Ltd. Method of producing electronic module, and electronic module
CN102460666A (zh) * 2009-06-11 2012-05-16 昕芙旎雅有限公司 电子组件的制造方法及电子组件
EP2442354A4 (en) * 2009-06-11 2013-10-23 Sinfonia Technology Co Ltd METHOD FOR PRODUCING ELECTRONIC MODULE AND ELECTRONIC MODULE
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构

Similar Documents

Publication Publication Date Title
EP0561964B1 (en) Optoelectronic device component package and method of making the same
EP0790652B1 (en) Solid-state image pickup device and its manufacture
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
KR100995874B1 (ko) 반도체 패키지, 반도체 모듈, 그 제조 방법, 및 전자 기기
JP3138191B2 (ja) 固体撮像素子
JPH08330608A (ja) 受光センサおよび受発光センサ
EP0949675A2 (en) Heat-resistant solid-state pickup device and manufacturing method thereof
CN101241920A (zh) 光学器件及其制造方法
EP1473775B1 (en) Method for producing solid-state imaging device
JPH05291546A (ja) 固体撮像素子の製造方法
US5216805A (en) Method of manufacturing an optoelectronic device package
CN110650267A (zh) 感光芯片封装模组及其形成方法
US20070013018A1 (en) Imaging device and method of manufacture
JP3166216B2 (ja) オンチップレンズ付固体撮像装置およびその製造方法
JP3600147B2 (ja) 固体撮像素子の実装方法
JPH07183415A (ja) 半導体装置およびその製造方法
JP2573080B2 (ja) 固体撮像素子の製造方法
US7473889B2 (en) Optical integrated circuit package
JP2620685B2 (ja) 固体撮像素子の製造方法
JPH0590549A (ja) 固体撮像素子及びその製造方法
JP2533001B2 (ja) 固体撮像素子の製造方法
JP2804669B2 (ja) 固体撮像素子及びその製造方法
JP2983767B2 (ja) 固体撮像素子の製造方法
JP2534061Y2 (ja) 固体撮像装置
JP2533002B2 (ja) 固体撮像素子の製造方法