JP2674212B2 - 位置認識パターン - Google Patents
位置認識パターンInfo
- Publication number
- JP2674212B2 JP2674212B2 JP1140207A JP14020789A JP2674212B2 JP 2674212 B2 JP2674212 B2 JP 2674212B2 JP 1140207 A JP1140207 A JP 1140207A JP 14020789 A JP14020789 A JP 14020789A JP 2674212 B2 JP2674212 B2 JP 2674212B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- recognition
- pattern
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、自動ボタン等に備えられるチップ位置認
識装置に係り、詳しくは、自動パターン認識機能により
半導体チップの位置関係を判断する際の位置認識パター
ンに関するものである。
識装置に係り、詳しくは、自動パターン認識機能により
半導体チップの位置関係を判断する際の位置認識パター
ンに関するものである。
［従来技術］ 従来、例えばパワートランジスタのアルミワイヤボン
ディング装置にはチップ位置を認識するための装置が備
えられている。即ち、半導体チップに形成されたマーク
による位置認識パターンを読取り、チップの位置関係を
知ることによりチップに形成されたワイヤボンディング
パッドの位置を識別するものである。第２図〜第４図に
はこのチップに形成される位置認識パターンの一例を示
し、半導体チップ１上にマーク2,3,4a,4bが配置されて
いる。又、第５図にはチップ位置認識装置５の一例を示
し、ライト６にてチップ１を照らすとともにカメラ（撮
像装置）７にてそのマークにより形成されるパターンを
読み出し、処理系８によりこのパターンと予め記憶した
パターンと比較することによりチップ１の位置関係を判
断するようになっている。尚、第２図〜第４図におい
て、９はボンディングパッドを示す。
ディング装置にはチップ位置を認識するための装置が備
えられている。即ち、半導体チップに形成されたマーク
による位置認識パターンを読取り、チップの位置関係を
知ることによりチップに形成されたワイヤボンディング
パッドの位置を識別するものである。第２図〜第４図に
はこのチップに形成される位置認識パターンの一例を示
し、半導体チップ１上にマーク2,3,4a,4bが配置されて
いる。又、第５図にはチップ位置認識装置５の一例を示
し、ライト６にてチップ１を照らすとともにカメラ（撮
像装置）７にてそのマークにより形成されるパターンを
読み出し、処理系８によりこのパターンと予め記憶した
パターンと比較することによりチップ１の位置関係を判
断するようになっている。尚、第２図〜第４図におい
て、９はボンディングパッドを示す。
［発明が解決しようとする課題］ ところが、第2,3図に示す位置認識パターンはマーク
が１つであるために、又、第４図に示す位置認識パター
ンはマーク4a,4bが近い距離に配置されているため、位
置認識精度が悪かった。
が１つであるために、又、第４図に示す位置認識パター
ンはマーク4a,4bが近い距離に配置されているため、位
置認識精度が悪かった。
この発明の目的は、認識精度を向上させることができ
る位置認識パターンを提供することにある。
る位置認識パターンを提供することにある。
上記の目的を達成するために、この発明は、 表面の大部分にアルミ電極を有するパワートランジス
タを構成する方形の半導体チップの位置関係をこの半導
体チップに形成された認識マークを用いて光学系により
白黒のコントラストを読み取ることで判断するようにし
たチップ位置認識装置によって読み取られる認識マーク
からなる位置認識パターンであって、 前記認識マークは、前記半導体チップの主面において
対角を成す２つの隅部からチップ外周辺に沿う内側部分
のうち、前記アルミ電極形成領域とは別の領域に適宜配
置されてなるものであって、かつその認識マークが酸化
膜若しくは窒化膜若しくは樹脂膜のいずれかによって構
成されると共に、少なくともその１つが四角形状であっ
て、かつその四角形状の長手方向がこの四角形状の認識
マークが沿う前記チップ外周辺に対して前記半導体チッ
プの中心側に向うように構成されていることを特徴とす
る位置認識パターンをその要旨とするものである。
タを構成する方形の半導体チップの位置関係をこの半導
体チップに形成された認識マークを用いて光学系により
白黒のコントラストを読み取ることで判断するようにし
たチップ位置認識装置によって読み取られる認識マーク
からなる位置認識パターンであって、 前記認識マークは、前記半導体チップの主面において
対角を成す２つの隅部からチップ外周辺に沿う内側部分
のうち、前記アルミ電極形成領域とは別の領域に適宜配
置されてなるものであって、かつその認識マークが酸化
膜若しくは窒化膜若しくは樹脂膜のいずれかによって構
成されると共に、少なくともその１つが四角形状であっ
て、かつその四角形状の長手方向がこの四角形状の認識
マークが沿う前記チップ外周辺に対して前記半導体チッ
プの中心側に向うように構成されていることを特徴とす
る位置認識パターンをその要旨とするものである。
この発明によれば、表面の大部分にアルミ電極を有す
るパワートランジスタを構成する方形の半導体チップの
位置関係は、半導体チップの主面において対角を成す２
つの隅部からチップ外周辺に沿う内側部分のうち、アル
ミ電極形成領域とは別の領域に適宜配置されてなり、か
つ酸化膜若しくは窒化膜若しくは樹脂膜のいずれかによ
って構成されると共に、少なくともその１つが四角形状
であって、かつその四角形状の長手方向がそれが沿うチ
ップ外周辺に対して半導体チップの中心側に向うように
構成された認識マークを用いて、光学系により白黒のコ
ントラストを読み取ることで判断される。
るパワートランジスタを構成する方形の半導体チップの
位置関係は、半導体チップの主面において対角を成す２
つの隅部からチップ外周辺に沿う内側部分のうち、アル
ミ電極形成領域とは別の領域に適宜配置されてなり、か
つ酸化膜若しくは窒化膜若しくは樹脂膜のいずれかによ
って構成されると共に、少なくともその１つが四角形状
であって、かつその四角形状の長手方向がそれが沿うチ
ップ外周辺に対して半導体チップの中心側に向うように
構成された認識マークを用いて、光学系により白黒のコ
ントラストを読み取ることで判断される。
以下、この発明を自動ボンダに備えられるチップ位置
認識装置に具体化した一実施例を図面に従って説明す
る。
認識装置に具体化した一実施例を図面に従って説明す
る。
第１図には本実施例の半導体チップ11の平面図を示
し、パワートランジスタ等が形成された半導体チップ11
は正方形状に形成されている。半導体チップ11の表面の
大部分はアルミ電極が配設され、又、他の部分は酸化膜
又は窒化膜又はポリイミド等の樹脂膜が配置されてい
る。２つの認識マーク12a,12bはそれぞれ長方形状を成
し、半導体チップ11の対角を成す各隅部（コーナ部）に
配設されている。この認識マーク12a,12bの配設位置
は、半導体チップ11の外周辺Ｌから僅かに（距離;l）内
側に入った所であり、かつ、認識マーク12a,12bの長手
方向が半導体チップ11の中心に向かうように配置されて
いる。
し、パワートランジスタ等が形成された半導体チップ11
は正方形状に形成されている。半導体チップ11の表面の
大部分はアルミ電極が配設され、又、他の部分は酸化膜
又は窒化膜又はポリイミド等の樹脂膜が配置されてい
る。２つの認識マーク12a,12bはそれぞれ長方形状を成
し、半導体チップ11の対角を成す各隅部（コーナ部）に
配設されている。この認識マーク12a,12bの配設位置
は、半導体チップ11の外周辺Ｌから僅かに（距離;l）内
側に入った所であり、かつ、認識マーク12a,12bの長手
方向が半導体チップ11の中心に向かうように配置されて
いる。
このマーク領域内はアルミが無く表面が酸化膜（又
は、窒化膜あるいは樹脂膜）となっており、半導体チッ
プ11表面の大部分がアルミナ電極であるために白色であ
り、認識マーク12a,12bよりなる位置認識パターンは黒
っぽく見える。のようにチップ表面に白黒のコントラス
トができる。
は、窒化膜あるいは樹脂膜）となっており、半導体チッ
プ11表面の大部分がアルミナ電極であるために白色であ
り、認識マーク12a,12bよりなる位置認識パターンは黒
っぽく見える。のようにチップ表面に白黒のコントラス
トができる。
尚、このマーク12a,12bの形成は、組立て工程（後工
程）に入る前のチップをウェハ内に作るウェハ工程（前
工程）で行なわれるものである。
程）に入る前のチップをウェハ内に作るウェハ工程（前
工程）で行なわれるものである。
そして、第５図のチップ位置認識装置５により半導体
チップ11の位置認識が行なわれる。つまり、コンピュー
タを含んだ処理系８において特徴のあるエリアを予め標
準パターンとしメモリに記憶しておき、カメラ（撮像装
置）７にて半導体チップ11の認識マーク12a,12bにより
形成される位置認識パターンを読み出し、処理系８によ
り、検出された位置認識パターンと予めメモリに記憶さ
れた標準パターンとが比較される。そして、最も一致点
の多いエリアを目標パターンとして認識して、標準パタ
ーン中心と認識した（検出した）パターンの中心との位
置ズレ量が読取られて最終的なワイヤボンディング位置
が決定される。その後、所定の位置へのワイヤボンディ
ングが行なわれる。
チップ11の位置認識が行なわれる。つまり、コンピュー
タを含んだ処理系８において特徴のあるエリアを予め標
準パターンとしメモリに記憶しておき、カメラ（撮像装
置）７にて半導体チップ11の認識マーク12a,12bにより
形成される位置認識パターンを読み出し、処理系８によ
り、検出された位置認識パターンと予めメモリに記憶さ
れた標準パターンとが比較される。そして、最も一致点
の多いエリアを目標パターンとして認識して、標準パタ
ーン中心と認識した（検出した）パターンの中心との位
置ズレ量が読取られて最終的なワイヤボンディング位置
が決定される。その後、所定の位置へのワイヤボンディ
ングが行なわれる。
このように本実施例では、四角形の半導体チップ11の
対角を成す各隅部に認識マーク12a,12bをそれぞれ配置
し、かつ、その認識マーク12a,12bを四角形状（長方
形）としチップ外周辺Ｌから僅かに内側に配置した。そ
の結果、認識マークを２つとし、又、認識マークをチッ
プ11上で最も離間する対角位置に配置したので、認識精
度を向上させることができることとなる。
対角を成す各隅部に認識マーク12a,12bをそれぞれ配置
し、かつ、その認識マーク12a,12bを四角形状（長方
形）としチップ外周辺Ｌから僅かに内側に配置した。そ
の結果、認識マークを２つとし、又、認識マークをチッ
プ11上で最も離間する対角位置に配置したので、認識精
度を向上させることができることとなる。
又、パターン認識の際に、第６図に示すようにマーク
13a,13bが『Ｌ』字状のものでは第７図に示すようにチ
ップ１の周辺のスクライブライン（スクライブパター
ン）14や第８図に示すようなチップマウント材のはみ出
し部15を位置認識パターンとして誤認識してしまう虞れ
がある。しかしながら、本実施例のようにマークを四角
形状とし、かつ、例えば第１図の12a,12bのような配置
にすることにより、チップスクライブライン14やチップ
下からはみ出したチップマウント材（第８図のはみ出し
部15）やチップの影等を位置認識パターンとして誤認識
することが回避される。
13a,13bが『Ｌ』字状のものでは第７図に示すようにチ
ップ１の周辺のスクライブライン（スクライブパター
ン）14や第８図に示すようなチップマウント材のはみ出
し部15を位置認識パターンとして誤認識してしまう虞れ
がある。しかしながら、本実施例のようにマークを四角
形状とし、かつ、例えば第１図の12a,12bのような配置
にすることにより、チップスクライブライン14やチップ
下からはみ出したチップマウント材（第８図のはみ出し
部15）やチップの影等を位置認識パターンとして誤認識
することが回避される。
尚、この発明は上記実施例に限定されるものではな
く、例えば、認識マークは長方形の他にも正方形であっ
てもよく、さらに、認識マーク12a,12bの隅部を円弧形
状としたり所定の角度に切り欠いてもよい。
く、例えば、認識マークは長方形の他にも正方形であっ
てもよく、さらに、認識マーク12a,12bの隅部を円弧形
状としたり所定の角度に切り欠いてもよい。
さらに、半導体チップ11の対角に配置するマークは、
いずれか一方の認識マークを四角形状としチップ外周辺
Ｌから内側に配置すればよく、片方のマークを四角形状
以外の形状としてもよい。即ち、例えば、片方のマーク
として、半導体チップの隅部に設けられ、レイアウト設
計上の半導体チップのアルミ電極の有無による白黒コン
トラスト部を使用してもよい。
いずれか一方の認識マークを四角形状としチップ外周辺
Ｌから内側に配置すればよく、片方のマークを四角形状
以外の形状としてもよい。即ち、例えば、片方のマーク
として、半導体チップの隅部に設けられ、レイアウト設
計上の半導体チップのアルミ電極の有無による白黒コン
トラスト部を使用してもよい。
以上詳述したようにこの発明によれば、認識精度を向
上させることができる優れた効果を奏する。
上させることができる優れた効果を奏する。
特にこの発明によれば、チップ表面の遠く離れた位置
で夫々鮮明な白黒のコントラストを認識することがで
き、またスクライブラインやチップマウント材やチップ
の影等を位置認識パターンとして誤認識することが回避
できる。
で夫々鮮明な白黒のコントラストを認識することがで
き、またスクライブラインやチップマウント材やチップ
の影等を位置認識パターンとして誤認識することが回避
できる。
第１図は実施例の半導体チップの平面図、第２図は従来
技術を説明するための半導体チップの平面図、第３図は
従来技術を説明するための半導体チップの平面図、第４
図は従来技術を説明するための半導体チップの平面図、
第５図は認識装置を示す概略図、第６図は比較のための
半導体チップの平面図、第７図は比較のための半導体チ
ップの平面図、第８図は比較のための半導体チップの平
面図である。 ５はチップ位置認識装置、６はライト、７はカメラ、８
は処理系、11は半導体チップ、12aは認識マーク、12bは
認識マーク、Ｌは外周辺。
技術を説明するための半導体チップの平面図、第３図は
従来技術を説明するための半導体チップの平面図、第４
図は従来技術を説明するための半導体チップの平面図、
第５図は認識装置を示す概略図、第６図は比較のための
半導体チップの平面図、第７図は比較のための半導体チ
ップの平面図、第８図は比較のための半導体チップの平
面図である。 ５はチップ位置認識装置、６はライト、７はカメラ、８
は処理系、11は半導体チップ、12aは認識マーク、12bは
認識マーク、Ｌは外周辺。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−115178（ＪＰ，Ａ) 特開 昭62−2550（ＪＰ，Ａ) 特開 平１−276635（ＪＰ，Ａ) 特開 昭54−129974（ＪＰ，Ａ) 特開 昭53−67359（ＪＰ，Ａ) 実開 昭55−103959（ＪＰ，Ｕ) 実開 昭63−185233（ＪＰ，Ｕ) 実開 昭58−81938（ＪＰ，Ｕ) 実開 昭57−41653（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】表面の大部分にアルミ電極を有するパワー
トランジスタを構成する方形の半導体チップの位置関係
をこの半導体チップに形成された認識マークを用いて光
学系により白黒のコントラストを読み取ることで判断す
るようにしたチップ位置認識装置によって読み取られる
認識マークからなる位置認識パターンであって、 前記認識マークは、前記半導体チップの主面において対
角を成す２つの隅部からチップ外周辺に沿う内側部分の
うち、前記アルミ電極形成領域とは別の領域に適宜配置
されてなるものであって、かつその認識マークが酸化膜
若しくは窒化膜若しくは樹脂膜のいずれかによって構成
されると共に、少なくともその１つが四角形状であっ
て、かつその四角形状の長手方向がこの四角形状の認識
マークが沿う前記チップ外周辺に対して前記半導体チッ
プの中心側に向うように構成されていることを特徴とす
る位置認識パターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140207A JP2674212B2 (ja) | 1989-05-31 | 1989-05-31 | 位置認識パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140207A JP2674212B2 (ja) | 1989-05-31 | 1989-05-31 | 位置認識パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH034544A JPH034544A (ja) | 1991-01-10 |
| JP2674212B2 true JP2674212B2 (ja) | 1997-11-12 |
Family
ID=15263411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140207A Expired - Lifetime JP2674212B2 (ja) | 1989-05-31 | 1989-05-31 | 位置認識パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674212B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741653U (ja) * | 1980-08-20 | 1982-03-06 | ||
| JPS5881938U (ja) * | 1981-11-26 | 1983-06-03 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置 |
| JPS63185233U (ja) * | 1987-05-21 | 1988-11-29 |
-
1989
- 1989-05-31 JP JP1140207A patent/JP2674212B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH034544A (ja) | 1991-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050105156A (ko) | 반도체 패키지 및 그 식별 수단 형성방법 | |
| US7229905B2 (en) | Alignment and orientation features for a semiconductor package | |
| JP2674212B2 (ja) | 位置認識パターン | |
| US4932064A (en) | Semiconductor device | |
| US20010051000A1 (en) | Pattern recognition method | |
| JPH083405B2 (ja) | リード位置認識装置 | |
| GB2249672A (en) | Circuit board and apparatus for recognizing the position of a circuit board | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP3217459B2 (ja) | 半導体チップ | |
| JPH0770856B2 (ja) | 混成集積回路基板の位置検出方法 | |
| JP4102541B2 (ja) | 半導体装置 | |
| JP3715489B2 (ja) | プリント基板検査装置 | |
| JP2572461Y2 (ja) | サーディップタイプ固体撮像素子のインナーリード形状 | |
| JPS6360432B2 (ja) | ||
| JPH085826Y2 (ja) | Ｉｃカード用モジュール基板 | |
| JP2513016Y2 (ja) | 半導体装置 | |
| JP2644263B2 (ja) | 位置認識装置 | |
| JP2007194667A (ja) | 半導体パッケージ | |
| JPH07243810A (ja) | 電子部品の位置認識方法および位置認識装置 | |
| JP3090737B2 (ja) | ガラス板状物の画像認識方法 | |
| JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
| JPH0219976B2 (ja) | ||
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPH0563098B2 (ja) | ||
| JPH01280334A (ja) | 半導体ウェハにおける半導体チップの位置検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |