JP2513016Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2513016Y2 JP2513016Y2 JP1990078363U JP7836390U JP2513016Y2 JP 2513016 Y2 JP2513016 Y2 JP 2513016Y2 JP 1990078363 U JP1990078363 U JP 1990078363U JP 7836390 U JP7836390 U JP 7836390U JP 2513016 Y2 JP2513016 Y2 JP 2513016Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- opening
- pattern
- passivation film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案はAl電極による位置認識用パターンを省くこと
のできる半導体装置に関する。
のできる半導体装置に関する。
（ロ） 従来の技術 一般に半導体チップの表面は、拡散領域にコンタクト
する電極と外部接続用のボンディングパッドとが設けら
れ、第３図に示す通りチップ（１）全面をシリコン窒化
膜（SiN）やポリイミド系樹脂等の絶縁膜から成るパッ
シベーション被膜（２）で覆い、前記ボンディングパッ
ドに対応する部分のパッシベーション被膜（２）に開孔
（３）が設けられている。
する電極と外部接続用のボンディングパッドとが設けら
れ、第３図に示す通りチップ（１）全面をシリコン窒化
膜（SiN）やポリイミド系樹脂等の絶縁膜から成るパッ
シベーション被膜（２）で覆い、前記ボンディングパッ
ドに対応する部分のパッシベーション被膜（２）に開孔
（３）が設けられている。
そして、半導体装置は上記半導体チップ（１）をリー
ドフレーム上に半田等で固着し外部接続リードと前記ボ
ンディングパッドとを開口（３）を通してワイヤボンド
すると共に、全体を樹脂モールドすることによって製造
される。これらの製造工程においては、ワイヤ接続する
際（ワイヤボンド）前記ボンディングパッドの位置を正
確に認識する必要があり、前記認識データに基いて自動
組立を行うのである。従来は前記認識データを得るため
に、チップ（１）表面に電極材料によって位置認識用の
キーパターンを配置しておき、キーパターンと下地絶縁
膜との反射率の差異によって自動認識していた。また、
チップサイズに余裕がないようなチップでは特徴的なパ
ターンを有する電極（パット等）によって検出してい
た。（例えば、実開昭59-180428号） （ハ） 考案が解決しようとする課題 しかしながら、パワーMOSFETのような素子はチップ
（１）全面に多数の単位素子を形成しこれを全て並列接
続するような構造を有するので、チップ（１）全面にAl
を被着した状態に等しい。そのため、パッドを検出パタ
ーンに用いてもその下の絶縁膜の下がパッド材料と同じ
Alから成る電極が存在するので、パッド形状の判別が難
しくパターン認識が困難になる欠点を有していた。尚、
パワーMOSFETに限らず、２層Al構造を採るものに同様の
障害が生じることが多い。
ドフレーム上に半田等で固着し外部接続リードと前記ボ
ンディングパッドとを開口（３）を通してワイヤボンド
すると共に、全体を樹脂モールドすることによって製造
される。これらの製造工程においては、ワイヤ接続する
際（ワイヤボンド）前記ボンディングパッドの位置を正
確に認識する必要があり、前記認識データに基いて自動
組立を行うのである。従来は前記認識データを得るため
に、チップ（１）表面に電極材料によって位置認識用の
キーパターンを配置しておき、キーパターンと下地絶縁
膜との反射率の差異によって自動認識していた。また、
チップサイズに余裕がないようなチップでは特徴的なパ
ターンを有する電極（パット等）によって検出してい
た。（例えば、実開昭59-180428号） （ハ） 考案が解決しようとする課題 しかしながら、パワーMOSFETのような素子はチップ
（１）全面に多数の単位素子を形成しこれを全て並列接
続するような構造を有するので、チップ（１）全面にAl
を被着した状態に等しい。そのため、パッドを検出パタ
ーンに用いてもその下の絶縁膜の下がパッド材料と同じ
Alから成る電極が存在するので、パッド形状の判別が難
しくパターン認識が困難になる欠点を有していた。尚、
パワーMOSFETに限らず、２層Al構造を採るものに同様の
障害が生じることが多い。
（ニ） 課題を解決するための手段 本考案は上記従来の欠点に鑑み成されたもので、チッ
プ（11）全面を覆うパッシベーション被膜（12）にワイ
ヤボンド用の開口（13）とは別に、その下の電極材料と
の反射率の差によって自動認識を可能ならしめる認識パ
ターン（15）を形成したことを特徴とする。
プ（11）全面を覆うパッシベーション被膜（12）にワイ
ヤボンド用の開口（13）とは別に、その下の電極材料と
の反射率の差によって自動認識を可能ならしめる認識パ
ターン（15）を形成したことを特徴とする。
（ホ） 作用 本考案によれば、電極とその下地絶縁膜との反射率で
は無く、電極とその上のパッシベーション被膜（12）と
の反射率の差を検出するので、電極がチップ（11）全面
を覆うようなパターンでもパターン検出を行うことが可
能となる。
は無く、電極とその上のパッシベーション被膜（12）と
の反射率の差を検出するので、電極がチップ（11）全面
を覆うようなパターンでもパターン検出を行うことが可
能となる。
（ヘ） 実施例 以下に本考案の実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は本考案の第１の実施例を示し、同図において
（11）は素子形成の終了したシリコン半導体チップ、
（12）はチップ（11）全面を覆うシリコン窒化膜（Si
N）やポリイミド樹脂等の絶縁材料から成るパッシベー
ション被膜、（13）はパッシベーション被膜（12）に開
けられたワイヤボンド用の開口である。開口（13）部に
は電極材料によって形成されたボンディングパッド（1
4）が露出する。
（11）は素子形成の終了したシリコン半導体チップ、
（12）はチップ（11）全面を覆うシリコン窒化膜（Si
N）やポリイミド樹脂等の絶縁材料から成るパッシベー
ション被膜、（13）はパッシベーション被膜（12）に開
けられたワイヤボンド用の開口である。開口（13）部に
は電極材料によって形成されたボンディングパッド（1
4）が露出する。
前記チップ（11）表面の素子としてパワーMOSFETが形
成されたとすると、パワーMOSFETは単位トランジスタを
縦横に多数個形成したものであるから、ゲート電極とソ
ース電極は前記単位トランジスタを全て並列接続するた
めにチップ（11）全面に規則的に配設され、その結果チ
ップ（11）全面がAl電極で覆われるような構造になる。
ボンディングパッド（14）は、前記ゲートおよびソース
電極と連続して一体化するか、又は前記ゲートおよびソ
ース電極とは多層構造で設けられる。このように全面が
Al電極で覆われる半導体チップ（11）に、前記開口（1
3）の形成と同時に位置合せ用の認識パターン（15）を
形成した。認識パターン（15）は第１図の実施例の通り
ボンディング用の開口（13）に連続して設けるか、又は
第２図に示す第２の実施例のようにボンディング用の開
口（13）とは別個に形成する。形状は矩形、長方形、カ
ギ型等何でも良いが、ボンディング用の開口（13）とは
区別し易いように形成しておく。一例として線幅を狭く
しておいた。
成されたとすると、パワーMOSFETは単位トランジスタを
縦横に多数個形成したものであるから、ゲート電極とソ
ース電極は前記単位トランジスタを全て並列接続するた
めにチップ（11）全面に規則的に配設され、その結果チ
ップ（11）全面がAl電極で覆われるような構造になる。
ボンディングパッド（14）は、前記ゲートおよびソース
電極と連続して一体化するか、又は前記ゲートおよびソ
ース電極とは多層構造で設けられる。このように全面が
Al電極で覆われる半導体チップ（11）に、前記開口（1
3）の形成と同時に位置合せ用の認識パターン（15）を
形成した。認識パターン（15）は第１図の実施例の通り
ボンディング用の開口（13）に連続して設けるか、又は
第２図に示す第２の実施例のようにボンディング用の開
口（13）とは別個に形成する。形状は矩形、長方形、カ
ギ型等何でも良いが、ボンディング用の開口（13）とは
区別し易いように形成しておく。一例として線幅を狭く
しておいた。
上記認識パターン（15）を形成した半導体チップ（1
1）はリードフレーム上に固着され、ワイヤボンドを行
うべくその作業台上に移設されると共に照明されカメラ
がチップ（11）表面を写し出し、この画像データからコ
ンピュータ処理によってチップ（11）の位置データを割
り出す。その際のターゲットは認識パターン（15）であ
る。認識パターン（15）の開口部にはボンディングパッ
ド（14）のAl表面か、又は前記全面Al近似パターンによ
って電極のAl表面が露出し、一方のパッシベーション被
膜（12）は半透明であるから、当然に前記照明光に対し
て光の反射率が異り、反射率の差がパターン認識の基礎
となるのである。
1）はリードフレーム上に固着され、ワイヤボンドを行
うべくその作業台上に移設されると共に照明されカメラ
がチップ（11）表面を写し出し、この画像データからコ
ンピュータ処理によってチップ（11）の位置データを割
り出す。その際のターゲットは認識パターン（15）であ
る。認識パターン（15）の開口部にはボンディングパッ
ド（14）のAl表面か、又は前記全面Al近似パターンによ
って電極のAl表面が露出し、一方のパッシベーション被
膜（12）は半透明であるから、当然に前記照明光に対し
て光の反射率が異り、反射率の差がパターン認識の基礎
となるのである。
そして、前記コンピュータ処理によって得られたデー
タを基に、ボンディングパッド（14）にワイヤを接続
し、全体をモールドして装置の製造を行うのである。
タを基に、ボンディングパッド（14）にワイヤを接続
し、全体をモールドして装置の製造を行うのである。
このように、パッシベーション被膜（12）で認識パタ
ーン（15）を形成した半導体装置は、電極材料によって
別個にパターンを形成する必要が無いので、チップサイ
ズの増大が無く、全面Alパターンを有するような半導体
装置にも適用できる。また、パッド（14）上の開口（1
3）と同時形成できるので、製造工程を煩雑にすること
も無い。
ーン（15）を形成した半導体装置は、電極材料によって
別個にパターンを形成する必要が無いので、チップサイ
ズの増大が無く、全面Alパターンを有するような半導体
装置にも適用できる。また、パッド（14）上の開口（1
3）と同時形成できるので、製造工程を煩雑にすること
も無い。
（ト） 考案の効果 以上に説明した通り、本考案によればパッシベーショ
ン被膜（12）で認識パターン（15）を形成することによ
り、電極材料による認識パターンを不要にできるので、
チップサイズの効率利用を図れる利点を有する。また、
パワーMOSFET等のように全面Alに近いパターンにでも対
応できるという利点を有する。さらに、何ら付加工程を
要としない利点をも有する。
ン被膜（12）で認識パターン（15）を形成することによ
り、電極材料による認識パターンを不要にできるので、
チップサイズの効率利用を図れる利点を有する。また、
パワーMOSFET等のように全面Alに近いパターンにでも対
応できるという利点を有する。さらに、何ら付加工程を
要としない利点をも有する。
第１図は本考案の第１の実施例を示す斜視図、第２図は
本考案の第２の実施例を示す斜視図、第３図は従来例を
説明するための斜視図である。
本考案の第２の実施例を示す斜視図、第３図は従来例を
説明するための斜視図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−125839（ＪＰ，Ａ) 特開 平２−307235（ＪＰ，Ａ) 特開 昭62−4364（ＪＰ，Ａ) 特開 昭55−138248（ＪＰ，Ａ) 実開 昭57−31861（ＪＰ，Ｕ) 実開 昭55−103959（ＪＰ，Ｕ) 実開 昭64−8733（ＪＰ，Ｕ) 実開 昭56−162646（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】半導体チップのほぼ全面に導電材料から成
る電極を有し、全面をパッシベーション皮膜で覆うと共
に外部接続用の開口部を形成した半導体装置において、 前記パッシベーション皮膜に前記導電材料と前記パッシ
ベーション皮膜材料との反射率の差によってパターン認
識を行う、前記外部接続用の開口部とは形状が異なる認
識用の開口部を複数個形成したことを特徴とする半導体
装置。 - 【請求項２】前記半導体装置はパワーMOSFETであること
を特徴とする請求項第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990078363U JP2513016Y2 (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990078363U JP2513016Y2 (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0436237U JPH0436237U (ja) | 1992-03-26 |
| JP2513016Y2 true JP2513016Y2 (ja) | 1996-10-02 |
Family
ID=31621575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990078363U Expired - Fee Related JP2513016Y2 (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513016Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125839A (ja) * | 1982-01-21 | 1983-07-27 | Nec Corp | 半導体装置 |
| JPH02307235A (ja) * | 1989-05-23 | 1990-12-20 | Mitsubishi Electric Corp | ワイヤボンデイング方法 |
-
1990
- 1990-07-23 JP JP1990078363U patent/JP2513016Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436237U (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7192798B2 (en) | Fingerprint sensor apparatus and manufacturing method thereof | |
| JPH0685222A (ja) | 固体撮像装置 | |
| US5777380A (en) | Resin sealing type semiconductor device having thin portions formed on the leads | |
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2513016Y2 (ja) | 半導体装置 | |
| JP2501246B2 (ja) | 半導体装置 | |
| US20050001299A1 (en) | Substrate for semiconductor package wire bonding method using thereof | |
| US5734175A (en) | Insulated-gate semiconductor device having a position recognizing pattern directly on the gate contact area | |
| JPH06232196A (ja) | 半導体装置 | |
| JP4236826B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP2001326241A (ja) | ボンディングパッド及び半導体チップ | |
| TW473954B (en) | Image sensor package | |
| JPH05291345A (ja) | 半導体装置 | |
| US6274406B1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JPH083016Y2 (ja) | 半導体用リードフレーム | |
| JPH04323836A (ja) | 半導体装置 | |
| JPS5887838A (ja) | 位置認識方法 | |
| JP2674212B2 (ja) | 位置認識パターン | |
| JPH05144869A (ja) | 半導体装置 | |
| JPH0563098B2 (ja) | ||
| JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
| JPH0426544B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |