DE102018106689A1 - Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten - Google Patents

Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten Download PDF

Info

Publication number
DE102018106689A1
DE102018106689A1 DE102018106689.9A DE102018106689A DE102018106689A1 DE 102018106689 A1 DE102018106689 A1 DE 102018106689A1 DE 102018106689 A DE102018106689 A DE 102018106689A DE 102018106689 A1 DE102018106689 A1 DE 102018106689A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
trench gate
gate structures
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018106689.9A
Other languages
English (en)
Other versions
DE102018106689B4 (de
Inventor
Andreas Meiser
Roland Rupp
Anton Mauder
Oana Spulber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018106689.9A priority Critical patent/DE102018106689B4/de
Priority to US16/358,929 priority patent/US10734484B2/en
Publication of DE102018106689A1 publication Critical patent/DE102018106689A1/de
Application granted granted Critical
Publication of DE102018106689B4 publication Critical patent/DE102018106689B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Halbleitervorrichtung enthält Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken. Ein Abschirmgebiet (160) zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer vertikalen Richtung, die zur ersten Oberfläche (101) orthogonal ist, bildet einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131). Kanalgebiete (120) und die Graben-Gatestrukturen (150) sind entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet, wobei die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, angeordnet sind. Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) verarmen vollständig bei einer Gatespannung VGS innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung (500).

Description

  • HINTERGRUND
  • In vertikalen Leistungs-Halbleitervorrichtungen fließt ein Laststrom zwischen einer ersten Oberfläche an einer Vorderseite und einer zweiten Oberfläche auf der Rückseite eines Halbleiterdie. Da die Feldstärke eines dielektrischen Durchbruchs in Siliziumcarbid signifikant höher als in Silizium ist, können Siliziumcarbid-Halbleitervorrichtungen für die gleiche Sperrspannung signifikant dünner als äquivalente Siliziumvorrichtungen sein. Daher können Siliziumcarbid-Halbleitervorrichtungen hohe Durchbruchspannungen von mehr als 600 V mit einem signifikant niedrigeren Durchlass- bzw. Einschaltwiderstand als ihre Gegenstücke aus Silizium kombinieren. Aufgrund der vergleichsweise dünnen Driftzone dominiert die vergleichsweise geringe Ladungsträgermobilität im Kanalgebiet den Einschaltwiderstand vertikaler Siliziumcarbidvorrichtungen zumindest für Spannungsklassen von Sperrspannungen bis zu 1200 V.
  • Es besteht ein Bedarf an vertikalen Halbleitervorrichtungen, die Materialien mit einer hohen Feldstärke eines dielektrischen Durchbruchs mit einem niedrigen RDSon kombinieren.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich auf eine Halbleitervorrichtung, die Graben-Gatestrukturen enthält, die sich von einer ersten Oberfläche in einen Siliziumcarbidbereich erstrecken. Entlang einer zur ersten Oberfläche orthogonalen vertikalen Richtung ist ein Abschirmgebiet zwischen einer Driftzone und den Graben-Gatestrukturen ausgebildet. Das Abschirmgebiet bildet einen zusätzlichen pn-Übergang mit der Driftzone. Kanalgebiete und die Graben-Gatestrukturen sind entlang einer ersten horizontalen Richtung nacheinander angeordnet, wobei entlang einer zur ersten horizontalen Richtung orthogonalen zweiten horizontalen Richtung die Kanalgebiete zwischen einem Sourcegebiet und einem Stromspreizungs- bzw. Stromausbreitungsgebiet (engl. current spread region) angeordnet sind. Die Kanalgebiete sind konfiguriert, um Bereiche von Mesaabschnitten zwischen benachbarten Graben-Gatestrukturen bei einer Gatespannung VGS innerhalb absoluter Grenzdaten bzw. absoluter maximaler Nennwerte der Halbleitervorrichtung vollständig zu verarmen.
  • Weitere Ausführungsformen der vorliegenden Offenbarung beziehen sich auf eine Halbleitervorrichtung, die Graben-Gatestrukturen enthält, die sich von einer ersten Oberfläche in einen Siliziumcarbidbereich erstrecken. Entlang einer zur ersten Oberfläche orthogonalen vertikalen Richtung ist ein Abschirmgebiet zwischen einer Driftzone und den Graben-Gatestrukturen ausgebildet. Das Abschirmgebiet bildet einen zusätzlichen pn-Übergang mit der Driftzone. Kanalgebiete und die Graben-Gatestrukturen sind entlang einer ersten horizontalen Richtung sukzessiv angeordnet, wobei entlang einer zweiten horizontalen Richtung, die zur ersten horizontalen Richtung orthogonal ist, die Kanalgebiete zwischen einem Sourcegebiet und einem Stromausbreitungsgebiet angeordnet sind. Die Kanalgebiete sind konfiguriert, um Volumen- bzw. Bulk-Kanäle (engl. bulk channels) mit einem Ladungsträgerfluss in zentralen Bereichen von Mesaabschnitten zwischen benachbarten Graben-Gatestrukturen bei einer Gatespannung VGS innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung auszubilden.
  • Weitere Ausführungsformen der vorliegenden Offenbarung beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen. In einem Siliziumcarbidsubstrat wird ein Abschirmgebiet gebildet, das einen zusätzlichen pn-Übergang mit einer Driftzone ausbildet. In einem Bereich des Siliziumcarbidsubstrats zwischen einer Hauptoberfläche und dem Abschirmgebiet werden ein Sourcegebiet und ein Stromausbreitungsgebiet gebildet, wobei longitudinale Achsen des Sourcegebiets und des Stromausbreitungsgebiets parallel zu einer ersten horizontalen Richtung verlaufen. Zwischen dem Sourcegebiet und dem Stromausbreitungsgebiet werden Graben-Gatestrukturen ausgebildet, die sich von der Hauptoberfläche in das Siliziumcarbidsubstrat erstrecken, wobei die Graben-Gatestrukturen sich entlang der ersten horizontalen Richtung mit Mesaabschnitten des Siliziumcarbidsubstrats abwechseln. Eine Mesabreite der Mesaabschnitte beträgt höchstens 50 nm.
  • Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben. Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die vorliegenden Ausführungsformen und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.
    • 1A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer vertikalen Leistungs-Halbleitervorrichtung mit Graben-Gatestrukturen und einem vollständig verarmten Kanalgebiet gemäß einer Ausführungsform.
    • 1B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie B-B.
    • 1C ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang einer Linie C-C.
    • 2A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die einen planaren Sourcekontakt und ein hochdotiertes Kanal-Kontaktgebiet mit Graben-Gatestrukturen kombiniert, die von einem Stromausbreitungsgebiet beabstandet, d.h. in einer Distanz dazu angeordnet, sind.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 2A entlang einer Linie B-B.
    • 3A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die planare Sourcekontakte und ein hochdotiertes Kanal-Kontaktgebiet mit Graben-Gatestrukturen kombiniert, die von einem Sourcegebiet und von einem Stromausbreitungsgebiet beabstandet sind.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 3A entlang einer Linie B-B.
    • 4A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf Kanalgebiete des Leitfähigkeitstyps der Sourcegebiete.
    • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 4A entlang einer Linie B-B.
    • 5A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf Kanalgebiete, die pn-Übergänge mit den Sourcegebieten bilden.
    • 5B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 5A entlang einer Linie B-B.
    • 5C ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 5A entlang einer Linie C-C.
    • 6A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf einen tiefen Sourcekontakt.
    • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 6A entlang einer Linie B-B.
    • 7A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf laterale Abschirmgebiete zwischen den Graben-Gatestrukturen und dem Stromausbreitungsgebiet.
    • 7B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 7A entlang einer Linie B-B.
    • 8A ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf homogen dotierte Junction- bzw. Übergangs-Abschlussausdehnungen, JTEs.
    • 8B ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf Übergangs-Abschlussausdehnungen, JTEs mit einer Netto-Dotierstoffkonzentration, die mit abnehmender Distanz zu einer äußeren Oberfläche abnimmt.
    • 8C ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf Übergangs-Abschlussausdehnungen, JTE, die schwachdotierte Zonen enthalten.
    • 8D ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf Übergangs-Abschlussausdehnungen, JTE, die gegendotierte Zonen enthalten.
    • 8E ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf flach zurückgesetzte bzw. vertiefte (engl. recessed) Randzonen.
    • 8F ist eine schematische vertikale Querschnittsansicht eines Abschlussbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform in Bezug auf nicht vertiefte Randzonen.
    • 9 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer weiteren Ausführungsform.
    • 10 ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Siliziumcarbidsubstrats, um ein Verfahren zum Herstellen vertikaler Halbleitervorrichtungen mit vollständig verarmten Kanalgebieten zu veranschaulichen, nach Ausbilden einer ersten epitaktischen Schicht.
    • 11A ist eine schematische Draufsicht des Siliziumcarbidsubstratbereichs von 10 nach Ausbilden Abschirmimplantationen.
    • 11B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 11A entlang einer Linie B-B.
    • 12 ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstrats von 11B nach Ausbilden einer zweiten epitaktischen Schicht.
    • 13A ist eine schematische Draufsicht des Siliziumcarbidsubstrats von 12 nach Ausbilden von Sourcegräben und Stromausbreitungsgräben.
    • 13B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 13A entlang einer Linie B-B.
    • 14A ist eine schematische Draufsicht des Siliziumcarbidsubstrats von 13A nach Ausbilden von Sourcesäulen und Stromausbreitungsgebieten.
    • 14B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 14A entlang einer Linie B-B.
    • 15A ist eine schematische Draufsicht des Siliziumcarbidsubstratbereichs von 14A nach Ausbilden von Gategräben.
    • 15B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 15A entlang einer Linie B-B.
    • 16A ist eine schematische horizontale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 15A nach Ausbilden eines Gatedielektrikums.
    • 16B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 16A entlang einer Linie B-B.
    • 17A ist eine schematische horizontale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 16A nach Ausbilden einer Gateelektrode.
    • 17B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 17A entlang einer Linie B-B.
    • 18A ist eine schematische horizontale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 17A nach Ausbilden eines Source-Kontaktgrabens.
    • 18B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstrats von 18A entlang einer Linie B-B.
    • 19A ist eine schematische horizontale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 18A nach Ausbilden von Lastelektroden auf gegenüberliegenden Seiten.
    • 19B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstratbereichs von 19A entlang einer Linie B-B.
    • 20A ist eine schematische Draufsicht eines Bereichs eines Siliziumcarbidsubstrats, um ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform in Bezug auf die Ausbildung hochdotierter Kanal-Kontaktgebiete zu veranschaulichen, nach Ausbilden der Kanal-Kontaktgebiete.
    • 20B ist eine schematische vertikale Querschnittsansicht des Siliziumcarbidsubstrats von 20A entlang einer Linie B-B.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die beiliegenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind durch die gleichen Elemente durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein festgestellter Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration als ein „n“-Dotierungsgebiet hat. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1C zeigen eine vertikale Halbleitervorrichtung 500 mit lateralen Feldeffekt-Transistorzellen TC. Der Begriff „vertikal“ steht dafür, dass ein Laststrom zwischen zwei gegenüberliegenden Hauptoberflächen eines Halbleiterdie fließt. Der Begriff „lateral“ gibt an, dass in den Transistorzellen der Laststromfluss entlang Feldeffekt-induzierten Kanälen („gate-gesteuerten Kanälen“) parallel zu den Hauptoberflächen gerichtet ist.
  • Die Halbleitervorrichtung 500 kann beispielsweise ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit Gates aus einem Halbleitermaterial, ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS-gesteuerte Diode) sein oder solche enthalten.
  • Die Transistorzellen TC sind entlang einer ersten Oberfläche 101 an einer Vorderseite eines Siliziumcarbidbereichs 100 ausgebildet, der auf zum Beispiel 2H-SiC (SiC des 2H-Polytyps), 6H-SIC oder 15R-SiC basiert. Gemäß einer Ausführungsform kann das Halbleitermaterial Siliziumcarbid des 4H-Polytyps (4H-SiC) sein.
  • Die erste Oberfläche 101 kann zu einer Hauptkristallebene um einen Winkel zur Achse geneigt sein, dessen Absolutwert zumindest 2° und höchstens 12°, z.B. etwa 4°, betragen kann, wobei die erste Oberfläche 101 planar sein kann oder parallele erste Oberflächenabschnitte, die zueinander verschoben und zu einer horizontalen mittleren Ebene um den Winkel zur Achse geneigt sind, sowie zweite Oberflächenabschnitte, die zu den ersten Oberflächenabschnitten geneigt sind und die ersten Oberflächenabschnitte verbinden, umfassen kann, so dass eine Querschnittslinie der ersten Oberfläche 101 eine Sägezahnlinie approximiert. Im Folgenden soll der Begriff erste Oberfläche 101 als horizontale planare Oberfläche oder als die mittlere Ebene einer gezahnten Oberfläche verstanden werden.
  • Eine Normale 104 zu einer planaren ersten Oberfläche 101 oder zu einer mittleren Ebene einer gezahnten ersten Oberfläche 101 definiert eine vertikale Richtung. Richtungen, die zu der planaren ersten Oberfläche 101 oder der mittleren Ebene einer gezahnten ersten Oberfläche 101 parallel sind, sind horizontale Richtungen, und auf diese wird im Folgenden auch als laterale Richtungen verwiesen.
  • Der Siliziumcarbidbereich 100 umfasst eine Driftstruktur 130, die zwischen den Transistorzellen TC und einer zweiten Oberfläche 102 des Siliziumcarbidbereichs 100 auf einer rückwärtigen Oberfläche ausgebildet ist, wobei die zweite Oberfläche 102 zur ersten Oberfläche 101 parallel ist. Die ersten und zweiten Oberflächen 101, 102 bilden die Hauptoberflächen des Siliziumcarbidbereichs 100. Die Driftstruktur 130 kann einen hochdotierten Basisbereich 139, der direkt an die zweite Oberfläche 102 grenzt, und eine schwachdotierte Driftzone 131 zwischen den Transistorzellen TC und dem hochdotierten Basisbereich 139 umfassen.
  • Die Driftstruktur 130 umfasst ferner ein Stromausbreitungsgebiet 132 zwischen der ersten Oberfläche 101 und der Driftzone 131, wobei das Stromausbreitungsgebiet 132 den gleichen Leitfähigkeitstyp wie die Driftzone 131 aufweist. Das Stromausbreitungsgebiet 132 kann direkt an die erste Oberfläche 101 grenzen und kann auch direkt an die Driftzone 131 grenzen. Eine mittlere Netto-Dotierstoffkonzentration im Stromausbreitungsgebiet 132 kann gleich einer mittleren Netto-Dotierstoffkonzentration in der Driftzone 131 oder größer als diese sein.
  • Gemäß einer Ausführungsform ergeben sich die Driftzone 131 und das Stromausbreitungsgebiet 132 aus verschiedenen Epitaxieprozessen mit verschiedener Hintergrunddotierung. Beispielsweise ist die mittlere Netto-Dotierstoffkonzentration im Stromausbreitungsgebiet 132 zumindest ein Zwei- oder zumindest Fünffaches der mittleren Netto-Dotierstoffkonzentration in der Driftzone 131. Gemäß einer Ausführungsform beträgt die mittlere Netto-Dotierstoffkonzentration in der Driftzone 131 höchstens 1e16 cm-3, und die mittlere Netto-Dotierstoffkonzentration in dem Stromausbreitungsgebiet 132 beträgt zumindest ein Zehnfaches der mittleren Netto-Dotierstoffkonzentration in der Driftzone 131. Kanalgebiete 120, welche den gleichen Leitfähigkeitstyp wie die Driftzone 131, den komplementären Leitfähigkeitstyp aufweisen oder welche intrinsisch sein können, trennen lateral das Stromausbreitungsgebiet 132 von einem Sourcegebiet 110, welches sich von der ersten Oberfläche 101 in den Siliziumcarbidbereich 100 erstrecken kann und welches den Leitfähigkeitstyp des Stromausbreitungsgebiets 132 aufweist.
  • Die Kanalgebiete 120 bilden erste Übergänge j1 mit dem Stromausbreitungsgebiet 132 und zweite Übergänge j2 mit dem Sourcegebiet 110. Die ersten und zweiten Übergänge j1, j2 können pn-Übergänge oder unipolare Übergänge, z.B. Übergänge des n-/n-Typs oder p-/p-Typs sein, und sind zur ersten Oberfläche 101 geneigt. Beispielsweise verlaufen die ersten und zweiten Übergänge j1, j2 annähernd vertikal zur ersten Oberfläche 101.
  • Die Kanalgebiete 120 und das Sourcegebiet 110 sind mit einer Source-Kontaktstruktur 315 direkt oder über einen Pfad niedriger Impedanz elektrisch verbunden. Die Source-Kontaktstruktur 315 verbindet die Kanalgebiete 120 und das Sourcegebiet 110 elektrisch mit einem ersten Lastanschluss L1. Der erste Lastanschluss L1 kann der Anodenanschluss einer MCD, der Sourceanschluss eines IGFET oder der Emitteranschluss eines IGBT sein.
  • Die Driftstruktur 130 ist mit einem zweiten Lastanschluss L2 elektrisch verbunden oder gekoppelt, welcher der Kathodenanschluss einer MCD, der Drainanschluss eines IGFET oder der Kollektoranschluss eines IGBT sein kann.
  • Ein Abschirmgebiet 160 des zum Leitfähigkeitstyp der Driftzone 131 komplementären Leitfähigkeitstyps ist in einer Distanz zur ersten Oberfläche 101 ausgebildet und trennt das Sourcegebiet 110 und die Kanalgebiete 120 von der Driftzone 131 entlang der vertikalen Richtung. Das Abschirmgebiet 160 und die Driftzone 131 bilden einen zusätzlichen pn-Übergang pnx. Das Abschirmgebiet 160 kann mit der Source-Kontaktstruktur 315 elektrisch verbunden sein und kann Teil eines niederohmigen Pfads zwischen den Kanalgebieten 120 und der Source-Kontaktstruktur 315 sein. Eine Flächenladung im Abschirmgebiet 160 kann in einem Bereich von 2e13 1/cm2 bis 4e13 1/cm2 liegen, wobei eine resultierende Netto-Dotierstoffkonzentration im Abschirmgebiet 160 in einem Bereich von 1e16 1/cm3 bis 1e18 1/cm3, z.B. in einem Bereich von 5e16 1/cm3 bis 5e17 1/cm3, liegen kann.
  • Ein Verbindungsbereich 1311 der Driftzone 131 zwischen benachbarten Abschirmgebieten 160 verbindet vertikal das Stromausbreitungsgebiet 132 mit der Driftzone 131.
  • Graben-Gatestrukturen 150 erstrecken sich von der ersten Oberfläche 101 in den Siliziumcarbidbereich 100. Die Graben-Gatestrukturen 150 können in Gatereihen angeordnet sein, die sich entlang einer ersten horizontalen Richtung 191 erstrecken, wobei sich die Graben-Gatestrukturen 150 mit den Kanalgebieten 120 entlang der ersten horizontalen Richtung 191 sequentiell abwechseln.
  • Eine vertikale Ausdehnung v1 der Graben-Gatestrukturen 150 kann gleich einer ersten Distanz d1 zwischen dem Abschirmgebiet 160 und der ersten Oberfläche 101 oder größer als diese sein, so dass die Graben-Gatestrukturen 150 mit dem Abschirmgebiet 160 in Kontakt sind. Die vertikale Ausdehnung v1 der Graben-Gatestrukturen 150 ist geringer als eine zweite Distanz d2 zwischen dem zusätzlichen Übergang pnx1 und der ersten Oberfläche 101, so dass zumindest ein Bereich des Abschirmgebiets 160 direkt zwischen den Graben-Gatestrukturen 150 und der Driftzone 131 liegt. Gemäß einer Ausführungsform kann die vertikale Ausdehnung v1 in einem Bereich von 0,3 µm bis 10 µm, z.B. von 0,5 µm bis 5 µm oder von 0,5 µm bis 2 µm, liegen.
  • Die Graben-Gatestrukturen 150 enthalten eine Gateelektrode 155 und ein Gatedielektrikum 159, das die Gateelektrode 155 vom Siliziumcarbidbereich 100 dielektrisch isoliert. Die Gateelektrode 155 kann mit einem Gateanschluss G elektrisch verbunden sein und kann hochdotiertes polykristallines Silizium, Nickel, Platin und/oder Gold enthalten. Gemäß einer Ausführungsform besteht die Gateelektrode aus hoch p-dotiertem polykristallinem Silizium mit einer Austrittsarbeit in einem Bereich von 5,0 eV bis 5,5 eV, z.B. etwa 5,25 eV, oder enthält dieses.
  • Das Gatedielektrikum 159 kann die Gateelektrode 155 von dem Siliziumcarbidbereich 100 vollständig isolieren. Eine Dicke dGD des Gatedielektrikums kann in einem Bereich von 3 nm bis 20 nm, z.B. von 3 nm bis 10 nm, liegen. Gemäß anderen Ausführungsformen kann die Graben-Gatestruktur 150 ein oder mehrere Trennungsdielektrika mit einer Schichtkonfiguration und/oder einer Schichtdicke umfassen, die vom Gatedielektrikum 159 verschieden ist, wobei das eine oder mehrere Trennungsdielektrika die Gateelektrode 155 von zumindest einem des Sourcegebiets 110, des Stromausbreitungsgebiets 132 und des Abschirmgebiets 160 isolieren können.
  • Eine Gatebreite wg der Graben-Gatestrukturen 150 entlang der ersten horizontalen Richtung 191 kann höchstens gleich einer Gatelänge lg entlang einer zur ersten horizontalen Richtung orthogonalen zweiten horizontalen Richtung 192, zum Beispiel höchstens lg/2, sein.
  • Entlang der ersten horizontalen Richtung 191 können die Graben-Gatestrukturen 150 in regelmäßigen Intervallen angeordnet sein, wobei eine Distanz p1 von Mitte zu Mitte zwischen benachbarten Graben-Gatestrukturen 150 der gleichen Reihe in einem Bereich von 100 nm bis 5 µm, beispielsweise von 1 µm bis 5 µm, liegen kann. Die Gatelänge lg kann in einem Bereich von 200 nm bis 10 µm, zum Beispiel in einem Bereich von 500 nm bis 3 µm, liegen.
  • Entlang der zweiten horizontalen Richtung 192 können die Kanalgebiete 120 kürzer als die Graben-Gatestrukturen 150, annähernd so lange wie die Graben-Gatestrukturen 150 oder länger als die Graben-Gatestrukturen 150 sein, wobei der erste Übergang j1, der zweite Übergang j2 oder beide außerhalb von Mesaabschnitten 180 des Siliziumcarbidbereichs 100 zwischen benachbarten Graben-Gatestrukturen 150 liegen können. Dementsprechend können die Kanalgebiete 120 in den Mesaabschnitten 180 des Siliziumcarbidbereichs 100 zwischen benachbarten Graben-Gatestrukturen 150 vollständig oder teilweise ausgebildet sein.
  • Seitenwände der Mesaabschnitte 180 können zumindest annähernd vertikal zur ersten Oberfläche 101 sein oder können um einen Neigungswinkel größer 0° zur Normalen 104 geneigt sein. Die Mesa-Seitenwände können zueinander parallel sein oder können mit zunehmender Distanz zur ersten Oberfläche 101 spitz zulaufen. Die Mesa-Seitenwände können zu Hauptkristallebenen parallel sein oder können zu allen Kristallebenen geneigt sein. Beispielsweise können beide Mesa-Seitenwände zu (-1100)- und (1-100)-Kristallebenen parallel sein oder zu (11-20)- und (-1-120)-Kristallebenen parallel sein. Gemäß einer anderen Ausführungsform kann eine der Mesa-Seitenwände zur (11-20)-Kristallebene parallel sein und die andere Mesa-Seitenwand kann zur ersten Mesa-Seitenwand geneigt sein.
  • Eine Mesabreite mw der Mesaabschnitte 180, eine Dotierstoffkonzentration in den Kanalgebieten 120 und eine Materialkonfiguration der Graben-Gatestrukturen 150 werden so ausgewählt, dass für eine erste Gatespannung innerhalb der absoluten Grenzdaten bzw. des absoluten maximalen Nennwerts der Halbleitervorrichtung 500 die Kanalgebiete 120 von mobilen Ladungsträgern vollständig verarmt („voll verarmt“) werden und dass für eine zweite, verschiedene Gatespannung innerhalb der absoluten maximalen Nennwerte der Halbleitervorrichtung 500 die elektrischen Felder, die von gegenüberliegenden Seiten in den Mesaabschnitten 180 induziert werden, auf eine Weise interagieren, dass zumindest in Bereichen der Mesaabschnitte 180 ein Bulk-Kanal von Ladungsträgern entsprechend dem Leitfähigkeitstyp des Sourcegebiets 110 gebildet wird.
  • Anstelle von zwei räumlich getrennten Inversionsschichten entlang den Grenzflächen zu den Graben-Gatestrukturen 150 wie in vergleichsweise breiten Mesastrukturen bildet sich in jedem Mesaabschnitt 180 bei der zweiten Gatespannung ein einziger Bulk-Kanal, wobei der Bulk-Kanal einen Ladungsträgerfluss zumindest in einem zentralen Bereich jedes Mesaabschnitts 180 enthält.
  • Im Fall eines Sourcegebiets 110 vom n-Typ und von Kanalgebieten 120 vom p-Typ bilden Elektronen den Bulk-Kanal, und die Kanalgebiete 120 können vollständig in Inversion („volumen-invertiert“) sein. Wo in breiten Mesastrukturen zwei Maxima einer Ladungsträgerdichte nahe den beiden Mesa-Seitenwänden auftreten, erscheint im Fall eines Bulk-Kanals ein einziges Maximum mobiler Ladungsträger nahe der Mitte des Mesaabschnitts 180.
  • Ein Mesaabschnitt 180 ist „vollständig in Inversion“ oder „volumen-invertiert“, falls zumindest ein Bereich des Mesaabschnitts 180 von einer benachbarten Graben-Gatestruktur 150 zu der anderen benachbarten Graben-Gatestruktur 150 in Inversion ist. Die Formulierung „vollständig in Inversion“ und „volumen-invertiert“ kann einschließen, dass ein oberer Bereich und/oder ein unterer Bereich des Mesaabschnitts 180 nicht vollständig in Inversion ist. Eine Transistorzelle TC, die eine komplette Inversion in dem oben definierten Sinne zeigt, ist von einem Volumen-Inversionstyp.
  • Elektronen bilden auch den Bulk-Kanal im Fall eines Sourcegebiets 110 vom n-Typ und von Kanalgebieten 120 vom n-Typ. Eine Ausbildung der Bulk-Kanäle in den Mesaabschnitten 180 kann in der Mitte jedes Mesaabschnitts 180 beginnen.
  • Transistorzellen mit Bulk-Kanälen liefern signifikant mehr Minoritätsladungsträger im EIN-Zustand der Halbleitervorrichtung 500. Vorausgesetzt anstelle von zwei getrennten, vergleichsweise dünnen Inversionsschichten entlang den Graben-Gatestrukturen 150 ergibt der gesamte Mesa-Querschnitt für den Ladungsträgerfluss einen niedrigeren Kanal-Einschaltwiderstand. Da ein hoher Anteil der Minoritätsladungsträger in einer Distanz zu den Graben-Gatestrukturen 150 fließt, haben Grenzflächenzustände und oberflächeninduzierte Streueffekte entlang dem Gatedielektrikum 159 nur einen geringen nachteiligen Einfluss auf den Ladungsträgerfluss in den Mesaabschnitten 180.
  • Im Folgenden wird der Modus einer Operation der Halbleitervorrichtung 500 unter Bezugnahme auf n-Kanal-Transistorzellen TC mit einem Sourcegebiet 110 vom n-Typ und einem Stromausbreitungsgebiet 132 vom n-Typ detaillierter diskutiert. Die Kanalgebiete 120 können intrinsisch, schwach p-dotiert oder schwach n-dotiert sein.
  • Die Gatespannung VGS ist als die elektrische Potentialdifferenz definiert, die zwischen der Gateelektrode 155 und dem Sourcegebiet 110 durch eine externe Spannungsquelle angelegt wird. Die angelegte Gatespannung VGS addiert sich zur eingebauten Spannung VBI , die aus verschiedenen Austrittsarbeiten der Graben-Gatestrukturen 150 und der Kanalgebiete 120 resultiert. Fixierte Ladungsträger, die an der Grenzfläche der Gatedielektrika 159 gefangen sind, können zur eingebauten Spannung VBI beitragen. Die eingebaute Spannung VBI bewirkt, dass bei Abwesenheit einer extern angelegten Gatespannung VGS, d.h. für VGS = 0 V, sich Verarmungszonen lateral von den Grenzflächen zwischen den Mesaabschnitten 180 und den Graben-Gatestrukturen 150 in die dazwischenliegenden Kanalgebiete 120 erstrecken.
  • Gemäß einer Ausführungsform werden eine Mesabreite mw, eine Dotierstoffkonzentration Nch in den Kanalgebieten 120 und eine Materialkonfiguration der Graben-Gatestrukturen 150 so ausgewählt, dass für VGS = 0 V die Verarmungszonen, die sich von gegenüberliegenden Graben-Gatestrukturen 150 in den dazwischenliegenden Mesaabschnitt 180 erstrecken, überlappen und die Kanalgebiete 120 von mobilen Ladungsträgern vollständig verarmt sind.
  • Mit zunehmender Gatespannung VGS nimmt das elektrostatische Potential im Mesaabschnitt 180 gleichmäßig zu. Bei einer größeren Gatespannung VGS als eine Schwellenspannung Vth wird ein Bulk-Kanal ausgebildet. Im Fall von Kanalgebieten 120 vom p-Typ kann eine Volumeninversion wirksam werden und bilden Minoritätsladungsträger gate-gesteuerte Kanäle mit einer lateralen Breite gleich der Mesabreite mw. Im Fall von Kanalgebieten 120 vom n-Typ kann eine Ausbildung von Bulk-Kanälen in der Mitte der Mesaabschnitte 180 beginnen. Die Schwellenspannung Vth ist durch unter anderem die Austrittsarbeiten einer Gateelektrode 151 und eines Kanalgebiets 120 gegeben und kann in einem Bereich von 0,5 V bis 6 V, z.B. in einem Bereich von 1,5 V bis 5 V oder von 3 V bis 5 V, liegen.
  • Gemäß einer Ausführungsform ist der Siliziumcarbidbereich 100 einer aus 4H-SiC und 6H-SiC, beträgt die Mesabreite mw höchstens 50 nm, z.B. höchstens 40 nm oder weniger als 30 nm, und eine Netto-Dotierstoffkonzentration Nch im Kanalgebiet 120 beträgt höchstens 1e17 1/cm3, höchstens 1e16 1/cm3 oder höchstens 1e15 1/cm3.
  • Das Stromausbreitungsgebiet 132 empfängt den lateralen Ladungsträgerfluss, der durch die gate-gesteuerten Kanäle gesteuert wird, und leitet den Ladungsträgerfluss in der vertikalen Richtung so um, dass die Ladungsträger die Driftzone 131 vertikal passieren und die zweite Oberfläche 102 an der Rückseite des Siliziumcarbidbereichs 100 erreichen.
  • Die laterale Anordnung des Sourcegebiets 110 bezüglich der Kanalgebiete 120 ermöglicht die Ausbildung eines Sourcekontakts außerhalb der vergleichsweise schmalen Mesaabschnitte 180. Das Abschirmgebiet 160 schirmt die Graben-Gatestrukturen 150 und das Gatedielektrikum 159 gegen das am Basisbereich 139 angelegte Potential effektiv ab. Der laterale Kanal zwischen dem Sourcegebiet 110 und dem Stromausbreitungsgebiet 132 ermöglicht ein Vergrößern der effektiven Kanalbreite pro Fläche einfach durch Vergrößern der vertikalen Ausdehnung der Graben-Gatestrukturen 150 ohne oder mit nur geringem Einfluss auf andere Vorrichtungsparameter.
  • Gleichung (1) ergibt die Breite Wdep einer Verarmungszone als eine Funktion eines Oberflächenpotentials ΨS und einer Netto-Dotierstoffkonzentration Nch eines Kanals: W d e p = 2 ε S i C ε 0 Ψ S e N c h
    Figure DE102018106689A1_0001
  • In Gleichung (1) ist εSiC die relative Permittivität des Siliziumcarbidbereichs 100, z.B. ist εSiC 9,7, ist ε0 eine Vakuum-Permittivität (8,85 × 10-12 As/Vm) und ist e die Elementarladung (1,6 × 10-19 As). Bei Inversion wird das Oberflächenpotential ΨS gleich dem Doppelten des Bulk-Potentials Ψb. Ψ S = 2 Ψ b = 2 k T e ln ( N c h n i )
    Figure DE102018106689A1_0002
  • In Gleichung (2) ist k die Boltzmann-Konstante (1,38066 × 10-23 J/K), ist T die thermodynamische Temperatur (z.B. 300 K), ist In der natürliche Logarithmus und ist ni die intrinsische Trägerkonzentration bei der thermodynamischen Temperatur T. Die intrinsische Trägerdichte ni von SiC beträgt in 4H-SiC etwa 1e-07 1/cm3 und in 6H-SiC etwa 1e-05 1/cm3. Gleichung (3) kombiniert die Gleichungen (1) und (2) und ergibt die Breite Wdep der Verarmungszone bei VGS= 0. W d e p = 4 ε S i c ε 0 k T ln ( N c h / n i ) e 2 N c h
    Figure DE102018106689A1_0003
  • Gleichung (3) ergibt die Verarmungsbreite Wdep und inhärent die obere Grenze für die Mesabreite mw als Funktion von Materialeigenschaften, Temperatur und der Netto-Dotierstoffkonzentration Nch eines Kanals im Kanalgebiet 120, z.B. im Fall eines Kanalgebiets vom p-Typ, eines Kanalgebiets 120 vom n-Typ oder eines intrinsischen Kanalgebiets 120.
  • Tabelle 1 unten liefert maximale Werte für die Mesabreite mw für drei verschiedene Kanal-Dotierstoffkonzentrationen Nch1, Nch2 und Nch3 mit Nch1=1e15 1/cm3, Nch2=1e16 1/cm3 und Nch3=1e17 1/cm3 für 4H-SiC und 6H-SiC und ein Kanalgebiet 120 vom p-Typ. Tabelle 1
    Nch1 Nch2 Nch3
    4H-SiC 1677,59 nm 542,42 nm 175,22 nm
    6H-SiC 1596,21 nm 517,23 nm 167,41 nm
  • Für eine gegebene Mesabreite mw und für eine gegebene Netto-Dotierstoffkonzentration Nch eines Kanals werden das Bulk-Potential und ein Spannungsabfall über das Gatedielektrikum 159 ausgewählt, um eine Schwellenspannung Vth in einem Bereich von 2,5 V bis 6 V zu erzielen, wobei die Schwellenspannung Vth durch Gleichung (4) gegeben ist. V t h = V f b + 2 Ψ b + 2 ε S i C ε 0 e N c h ( 2 Ψ b ) C G D
    Figure DE102018106689A1_0004
  • In Gleichung (4) ist Vfb die Flat-Band-Spannung bzw. Flachbandspannung (engl. flat-band voltage), die durch die Differenz in einer Austrittsarbeit zwischen einer Gateelektrode 155 und dem Kanalgebiet 120 gegeben ist, und CGD ist die Kapazität des Gatedielektrikums 159. Tabelle 2 unten gibt das Bulk-Potential Ψb in Volt für die Dotierstoffpegel Nch1, Nch2 und Nch3 in 4H-SiC und 6H-SiC an. Tabelle 2
    Nch1 Nch2 Nch3
    4H-SiC 2,62 2,74 2,86
    6H-SiC 2,38 2,50 2,62
  • Beispielsweise kann eine Gateelektrode 155 aus polykristallinem Silizium vom p-Typ eine Austrittsarbeit von 5,25 eV aufweisen. Die Austrittsarbeit für 4H-SiC vom n-Typ kann 3,4 eV betragen. Die resultierende Flat-Band-Spannung Vfb beträgt etwa 1,85 V. Gemäß Gleichung (4) ergibt eine Flat-Band-Spannung Vfb von 1,85 V eine Schwellenspannung Vth von etwa 4 V.
  • In 2A und 2B bildet eine planare Source-Kontaktstruktur 315, die auf der ersten Oberfläche 101 ausgebildet ist, einen niederohmigen Kontakt, zum Beispiel einen ohmschen Kontakt, mit dem Sourcegebiet 110. Die Source-Kontaktstruktur 315 kann mit einer ersten Lastelektrode elektrisch verbunden sein, die einen Sourceanschluss S bilden kann oder die mit einem solchen elektrisch verbunden sein kann.
  • Ein hochdotiertes Kanal-Kontaktgebiet 165 kann einen Teil einer niederohmigen Verbindung zwischen der Source-Kontaktstruktur 315 und den Kanalgebieten 120 bilden. Beispielsweise kann das Kanal-Kontaktgebiet 165 direkt an das Abschirmgebiet 160 grenzen, und das Abschirmgebiet 160 kann mit den Kanalgebieten 120 in direktem Kontakt sein.
  • Eine zweite Lastelektrode 320 kann direkt an die zweite Oberfläche 102 und den Basisbereich 139 grenzen. Die zweite Lastelektrode 320 kann einen Drainanschluss D bilden oder kann mit einem solchen elektrisch verbunden sein.
  • Das Stromausbreitungsgebiet 132 kann einen hochdotierten Bereich 1322 und einen schwachdotierten Bereich 1321 umfassen, wobei der hochdotierte Bereich 1322 direkt an den Verbindungsbereich 1311 der Driftzone 131 grenzt und wobei der schwachdotierte Bereich 1321 den hochdotierten Bereich 1322 von den Kanalgebieten 120 entlang der zweiten horizontalen Richtung 192 lateral trennt.
  • Ein Aufspalten des Stromausbreitungsgebiets 132 in Bereiche unterschiedlicher Dotierstoffkonzentration ergibt einen weiteren Freiheitsgrad zum Einstellen eines Kompromisses betreffend den Bereich des Einschaltwiderstands, der sich aus der Verbindung der gesteuerten Kanäle mit dem Stromausbreitungsgebiet und dem Spannungssperrvermögen ergibt.
  • Eine Vielzahl von Transistorzellen TC, die mit der gleichen Source-Kontaktstruktur 315 verbunden sind, ist in einer ersten Transistorreihe angeordnet, die sich parallel zu der ersten horizontalen Richtung 191 erstreckt. Eine zweite Transistorreihe von Transistorzellen TC kann spiegelbildlich zur ersten Transistorreihe bezüglich einer vertikalen Mittelebene des Kanal-Kontaktgebiets 165 parallel zur ersten horizontalen Richtung 191 ausgebildet sein. Eine Vielzahl von Paaren erster und zweiter Transistorreihen kann nebeneinander ausgebildet sein, wobei die erste Transistorreihe eines Paars Transistorreihen und die zweite Transistorreihe eines zweiten Paars Transistorreihen sich das gleiche Stromausbreitungsgebiet 132 teilen können.
  • In der Halbleitervorrichtung 500 der 3A bis 3B weisen die Kanalgebiete 120 den gleichen Leitfähigkeitstyp wie die Sourcegebiete 110 und das Stromausbreitungsgebiet 132 auf. Die Kanalgebiete 120 erstrecken sich sowohl auf der Sourceseite als auch auf der Stromausbreitungsseite über die Graben-Gatestrukturen 150 hinaus.
  • Im Folgenden wird entlang der zweiten horizontalen Richtung 192 die Lage eines pn-Übergangs durch eine Netto-Dotierstoffkonzentration gleich Null definiert, und die Lage eines unipolaren Übergangs, z.B. eines n-/n-Übergangs oder p-/p-Übergangs, wird durch einen Wendepunkt des Netto-Dotierstoffprofils entlang der zweiten horizontalen Richtung 192 definiert.
  • Eine erste laterale Distanz d3 zwischen dem ersten Übergang j1 und den Graben-Gatestrukturen 150 kann in einem Bereich von 0,2 µm bis 3 µm, zum Beispiel in einem Bereich von 0,5 µm bis 2 µm, liegen. Eine zweite laterale Distanz d4 zwischen den Graben-Gatestrukturen 150 und dem zweiten Übergang j2 kann in einem Bereich von 0,2 µm bis 2 µm, zum Beispiel in einem Bereich von 0,5 µm bis 1,5 µm, liegen.
  • In 4A bis 5C sind die Kanalgebiete 120 entlang der zweiten horizontalen Richtung 192 kürzer als die Graben-Gatestrukturen 150, und sowohl die ersten Übergänge j1 als auch die zweiten Übergänge j2 sind in den Mesaabschnitten 180 zwischen benachbarten Graben-Gatestrukturen 150 ausgebildet.
  • In 4A und 4B weisen die Kanalgebiete 120 den gleichen Leitfähigkeitstyp wie das Sourcegebiet 110 und das Stromausbreitungsgebiet 132 auf. Die ersten und zweiten Übergänge j1, j2 sind Übergänge vom n-/n-Typ.
  • In 4B umfassen die Graben-Gatestrukturen 150 dielektrische Abstandhalter 158 an zumindest einer der Sourceseite und der Drainseite. Die dielektrischen Abstandhalter 158 können eine Inversion unterdrücken, die durch eine über den Mesaabschnitten 180 verlaufende Gate-Verbindungsleitung induziert wird, um eine lokale Inversion bei einer Gatespannung unterhalb Vth zu verhindern. In 5A bis 5C sind die Kanalgebiete 120 in den Mesaabschnitten 180 ein p-Typ, und die ersten und zweiten Übergänge j1, j2 sind pn-Übergänge. 5C zeigt ferner Sperrgebiete 188 vom p-Typ an der Oberseite der Mesaabschnitte 180 zwischen der ersten Oberfläche 101 und den Kanalgebieten 120. Eine Netto-Dotierstoffkonzentration in den Sperrgebieten 188 ist höher als in den Kanalgebieten 120, so dass die Sperrgebiete 188 die Mesaabschnitte 180 von einer über den Mesaabschnitten 180 verlaufenden Gate-Verbindungsleitung ausreichend entkoppeln, um eine lokale Inversion bei Gatespannungen unterhalb von Vth zu verhindern.
  • Gemäß einer Ausführungsform in Bezug auf Kanalgebiete 120 vom n-Typ, die Übergänge j1, j2 vom n-/n-Typ bilden, bilden die Sperrgebiete 188 vom p-Typ pn-Übergänge mit den Kanalgebieten 120. Gemäß einer anderen Ausführungsform kann eine lokale Materialmodifikation oder Dickenvariation des Gatedielektrikums 159 eine lokale Inversion unterdrücken.
  • Die in 6A und 6B veranschaulichte Halbleitervorrichtung 500 enthält eine tiefe Source-Kontaktstruktur 315, die sich von der ersten Oberfläche 101 hinab zu dem Abschirmgebiet 160 oder in dieses erstreckt. Die Source-Kontaktstruktur 315 kann eine leitfähige Auskleidung 316 umfassen, die ein erstes leitfähiges Material enthält, und einen Füllbereich 318, der ein zweites, verschiedenes leitfähiges Material enthält, wobei die leitfähige Auskleidung 316 direkt an den Siliziumcarbidbereich 100 grenzt und den Füllbereich 318 von dem Siliziumcarbidbereich 100 trennt.
  • Das erste leitfähige Material kann ein Metall enthalten. Beispielsweise ist das erste leitfähige Material ein Metallsilizid, z.B. eine Nickelsilizidphase. Das zweite leitfähige Material kann hochdotieres polykristallines Silizium sein.
  • 7A und 7B zeigen laterale Abschirmbereiche 162 des gleichen Leitfähigkeitstyps wie das Abschirmgebiet 160. Die lateralen Abschirmbereiche 162 grenzen an einer zum Stromausbreitungsgebiet 132 orientierten Seite direkt an die Graben-Gatestrukturen 150 und schirmen die Graben-Gatestrukturen 150 mit dem Gatedielektrikum 159 gegen das Potential des Stromausbreitungsgebiets 132 lateral ab.
  • Die lateralen Abschirmbereiche 162 können eine Dotierstoffkonzentration innerhalb der gleichen Größenordnung wie die mittlere Netto-Dotierstoffkonzentration in dem Abschirmgebiet 160 aufweisen. Die lateralen Abschirmbereiche 162 können direkt an das Abschirmgebiet 160 grenzen.
  • Die lateral Abschirmbereiche 162 können mit einem Stromausbreitungsgebiet 132 kombiniert werden, das einen hochdotierten Bereich 1322 und einen schwachdotierten Bereich 1321 zwischen den Graben-Gatestrukturen 150 und dem hochdotierten Bereich 1322 umfasst. Eine erste laterale Ausdehnung Δx1 der lateralen Abschirmbereiche 162 entlang der zweiten horizontalen Richtung 192 kann kleiner als eine laterale Distanz zwischen dem hochdotierten Bereich 1322 des Stromausbreitungsgebiets 132 und den Graben-Gatestrukturen 150 sein. Die erste laterale Ausdehnung Δx1 kann in einem Bereich von 0,2 µm bis 2 µm, zum Beispiel in einem Bereich von 0,5 µm bis 1 µm, liegen.
  • Alternativ dazu oder zusätzlich zu den lateralen Abschirmbereichen 162 kann das Abschirmgebiet 160 einen Ausdehnungsbereich 169 umfassen, der sich um eine zweite laterale Ausdehnung Δx2 über die Graben-Gatestruktur 150 hinaus entlang der zweiten horizontalen Richtung 192 erstreckt. Die zweite laterale Ausdehnung Δx2 kann die erste laterale Ausdehnung Δx1 um zumindest 0,5 µm, zum Beispiel um zumindest 1 µm, übertreffen.
  • Der Ausdehnungsbereich 169 schützt die Graben-Gatestruktur 150 und das Gatedielektrikum 159 effektiv gegen die hohen elektrischen Felder, die in und nahe dem Verbindungsbereich 1311 auftreten. Die Ausdehnungsbereiche 169 und die Verbindungsbereiche 1311 der Driftzone 131 bilden eine intrinsische JFET-(Junction-Feldeffekttransistor-)Struktur.
  • 8A bis 8F veranschaulichen Abschlussstrukturen von Halbleitervorrichtungen 500 mit Transistorzellen TC, wie sie unter Bezugnahme auf die vorherigen Zeichnungen im Detail beschrieben wurden. Die Halbleitervorrichtungen 500 sind mit tiefen Source-Kontaktstrukturen 315 und kurzen Kanalgebieten 120 veranschaulicht, die der Einfachheit halber sich nicht über die Graben-Gatestrukturen 150 hinaus lateral erstrecken. Andere Ausführungsformen können beliebige der in 8A bis 8D veranschaulichten Abschlussstrukturen mit anderen Arten von Transistorzellen TC wie oben beschrieben kombinieren.
  • Die in 8A bis 8D veranschaulichten Halbleitervorrichtungen 500 enthalten eine zentrale Zone 610, welche die Transistorzellen TC enthält, und eine Randzone 690 zwischen einer lateralen äußeren Oberfläche 103 des Siliziumcarbidbereichs 100 und der zentralen Zone 610, wobei die Randzone 690 die zentrale Zone 610 umgibt und frei von funktionalen Transistorzellen ist. Die Randzone 690 kann ein äußeres Randgebiet 699 direkt entlang der äußeren Oberfläche 103 und ein inneres Randgebiet 691 zwischen dem äußeren Randgebiet 699 und der zentralen Zone 610 umfassen. Im inneren Randgebiet 691 kann eine Dicke des Siliziumcarbidbereichs 100 um eine Stufenhöhe Δv von einer zentralen vertikalen Ausdehnung v2 der zentralen Zone 610 auf eine äußere vertikale Ausdehnung v3 des äußeren Randgebiets 699 abnehmen, wobei eine zweite Oberfläche 102 auf der Rückseite des Siliziumcarbidbereichs 100 planar ist und die erste Oberfläche 101 an der Vorderseite zwei parallele Oberflächenabschnitte 1011, 1013 und einen geneigten Oberflächenabschnitt 1012 umfasst, der die beiden parallelen Oberflächenabschnitte 1011, 1013 verbindet.
  • Die Stufenhöhe Δv kann in einem Bereich von einer ersten Distanz d1 zwischen dem Abschirmgebiet 160 und der ersten Oberfläche 101 bis zu einer zweiten Distanz d2 zwischen dem zusätzlichen Übergang pnx1 und der ersten Oberfläche 101 liegen, siehe 1C. Die äußere vertikale Ausdehnung v3 ist eine Funktion des Spannungssperrvermögens und kann in einem Bereich von 3 µm bis 100 µm, zum Beispiel in einem Bereich von 4,5 µm bis 15 µm, liegen. Die äußere vertikale Ausdehnung v3 kann beispielsweise für ein Spannungssperrvermögen von 600 V etwa 4,5 µm und für ein Spannungssperrvermögen von 6,5 kV etwa 60 µm betragen. Eine Randbreite Δw des äußeren Randgebiets 699 kann zum Beispiel in einem Bereich von 8*v3 bis 10*v3 liegen.
  • Eine Differenz Δv zwischen der zentralen vertikalen Ausdehnung v2 und der äußeren vertikalen Ausdehnung v3 kann gleich einer vertikalen Ausdehnung der Sourcegebiete 110 in der zentralen Zone 610 oder größer als diese sein, so dass im äußeren Randgebiet 699 die Driftzone 131 direkt an die erste Oberfläche 101 grenzen kann, wobei so dass das an die Rückseite angelegte elektrische Potential am äußersten Rand der Vorderseite erscheint. In diesem Fall wird die volle Sperrspannung entlang der Vorderseite zwischen der lateralen äußeren Oberfläche 103 und der zentralen Zone 610 aufgenommen, wohingegen die äußere Oberfläche 103 frei von elektrischen Feldern ist.
  • Der Basisbereich 139 kann die äußere Oberfläche 103 erreichen, und eine zweite Lastelektrode 320 kann in der zentralen Zone 610 und der Randzone 690 direkt an die zweite Oberfläche 102 grenzen.
  • Die Randzone 690 kann eine Übergangs-Abschlussausdehnung, JTE 170 umfassen, die direkt an das Abschirmgebiet 160 grenzt. Eine vertikale Ausdehnung der Übergangs-Abschlussausdehnung, JTE 170 kann annähernd gleich der vertikalen Ausdehnung des Abschirmgebiets 160 sein. In dem äußeren Randgebiet 699 kann ein Bereich der Übergangs-Abschlussausdehnung, JTE 170 direkt an die erste Oberfläche 101 grenzen. Im inneren Randgebiet 691 kann ein dotiertes Gebiet 181 des Leitfähigkeitstyps des Sourcegebiets 110 und mit einer Dotierstoffkonzentration innerhalb der gleichen Größenordnung wie die Dotierstoffkonzentration im Sourcegebiet 110 die Übergangs-Abschlussausdehnung, JTE 170 von dem geneigten Oberflächenabschnitt 1012 trennen.
  • In 8A ist die Übergangs-Abschlussausdehnung, JTE 170 ein homogen dotiertes Gebiet mit einer Dotierstoffkonzentration von höchstens der Hälfte, z.B. höchstens 10 %, der Netto-Dotierstoffkonzentration im Abschirmgebiet 160.
  • In 8B nimmt die Dotierstoffkonzentration in der Übergangs-Abschlussausdehnung, JTE 170 mit zunehmender Distanz zum Abschirmgebiet 160 allmählich ab.
  • In 8C und 8D enthält die Übergangs-Abschlussausdehnung, JTE 170 zwei oder mehr gleichmäßig dotierte erste Zonen 171 mit einer mittleren Dotierstoffkonzentration, die geringer als in dem Abschirmgebiet 160 ist, wobei jede der ersten Zonen 171 die zentrale Zone 610 umgeben kann.
  • In 8C wechseln sich die ersten Zonen 171 lateral mit schwachdotierten zweiten Zonen 172 des gleichen Leitfähigkeitstyps wie die ersten Zonen 171 ab, wobei eine mittlere Dotierstoffkonzentration in den zweiten Zonen 172 höchstens 50 %, z.B. höchstens 10 %, der mittleren Dotierstoffkonzentration in den ersten Zonen 171 beträgt.
  • In 8D wechseln sich die ersten Zonen 171 lateral mit ringförmigen gegendotierten Zonen 173 ab.
  • In 8E ist die erste Oberfläche 101 planar, und die Randzone 690 ist flach vertieft.
  • 8F bezieht sich auf eine Randzone 690 mit einem schwachdotierten Randgebiet 182 zwischen der ersten Oberfläche 101 und der Übergangs-Abschlussausdehnung, JTE 170. Ein Dotierstofftyp und eine Dotierstoffkonzentration des schwachdotierten Randgebiets 182 können gleich einem Dotierstofftyp und einer Dotierstoffkonzentration in den Kanalgebieten sein. Die Differenz Δv zwischen der zentralen vertikalen Ausdehnung v2 und der äußeren vertikalen Ausdehnung v3 ist signifikant kleiner als eine vertikale Ausdehnung der Sourcegebiete 110.
  • 9 bezieht sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen. Ein Abschirmgebiet wird in einem Siliziumcarbidsubstrat ausgebildet (902), wobei das Abschirmgebiet einen zusätzlichen pn-Übergang mit einer Driftzone bildet. Ein Sourcegebiet und ein Stromausbreitungsgebiet werden in einem Bereich des Siliziumcarbidsubstrats zwischen einer Hauptoberfläche des Siliziumcarbidsubstrats und dem Abschirmgebiet gebildet (904). Longitudinale Achsen des Sourcegebiets und des Stromausbreitungsgebiets verlaufen parallel zu einer ersten horizontalen Richtung. Graben-Gatestrukturen werden zwischen dem Sourcegebiet und dem Stromausbreitungsgebiet ausgebildet (906). Die Graben-Gatestrukturen erstrecken sich von der Hauptoberfläche in das Siliziumcarbidsubstrat, wobei die Graben-Gatestrukturen und Mesaabschnitte des Siliziumcarbidsubstrats sich entlang der ersten horizontalen Richtung nacheinander abwechseln. Eine Mesabreite der Mesaabschnitte entlang der ersten horizontalen Richtung beträgt höchstens 100 nm, und eine Netto-Dotierstoffkonzentration in den Mesaabschnitten 180 wird wie unter Bezugnahme auf 1A bis 1C beschrieben berechnet.
  • Der Prozess ermöglicht eine kostengünstige Herstellung vertikaler Halbleitervorrichtungen mit lateralen gate-gesteuerten Kanälen mit niedrigem Kanalwiderstand in Halbleitermaterialien mit einer hohen dielektrischen Durchbruchsfestigkeit, zum Beispiel in Siliziumcarbid.
  • 10 bis 19B veranschaulichen eine Ausführungsform des Verfahrens von 9 detaillierter. Eine erste epitaktische Schicht 780 kann mittels Epitaxie auf einer Prozessoberfläche 771 eines hochdotierten Basissubstrats 770 gebildet werden.
  • 10 zeigt die erste epitaktische Schicht 780 auf dem Basissubstrat 770, welches eine Siliziumcarbidscheibe sein kann, die durch beispielsweise Sägen von einem Siliziumcarbid-Ingot erhalten wird. Das Basissubstrat 770 kann 2H-SiC, 4H-SiC, 6H-SiC oder 15R-SiC vom n-Typ sein. Der spezifische Widerstand des Basissubstrats 770 kann geringer als der spezifische Widerstand der ersten epitaktischen Schicht 780, zum Beispiel höchstens 10 % eines mittleren spezifischen Widerstands in der ersten epitaktischen Schicht 780, sein. Die erste epitaktische Schicht 780 umfasst einen Hauptbereich und kann eine vergleichsweise hochdotierte Feldstoppschicht mit einer Dicke von 0,5 µm bis 10 µm und einer maximalen Dotierstoffkonzentration in einem Bereich von 1e17 cm-3 bis 1e19 cm-3 zwischen dem Hauptbereich und dem Basissubstrat 770 umfassen. Die erste epitaktische Schicht 780 kann den gleichen Leitfähigkeitstyp wie das Basissubstrat 770 aufweisen, wobei eine Hintergrunddotierung des Hauptbereichs der Dotierstoffkonzentration und dem Leitfähigkeitstyp einer Driftschicht 731 entspricht, die Driftzonen in den fertiggestellten Halbleitervorrichtungen definiert. Eine erste Schichtdicke th1 der ersten epitaktischen Schicht 780 ist eine Funktion des Ziel-Spannungssperrvermögens und kann in einem Bereich von 3 µm bis 100 µm liegen.
  • Dotierstoffe, die einem Leitfähigkeitstyp entsprechen, der dem Leitfähigkeitstyp der Driftschicht 731 entgegengesetzt ist, können durch eine freigelegte erste epitaktische Oberfläche 781 der ersten epitaktischen Schicht 780 implantiert werden.
  • 11A zeigt die implantierten Dotierstoffe, die Abschirmimplantationen 760 bilden, die Streifen mit longitudinalen Achsen parallel zu einer ersten horizontalen Richtung 191 bilden. Benachbarte Abschirmimplantationen 760 lassen zwischen ihnen Lücken frei. Bereiche der ersten epitaktischen Schicht 780 zwischen benachbarten Abschirmimplantationen 760 bilden Verbindungsbereiche 1311 der Driftschicht 731. Eine zweite epitaktische Schicht 790 wird mittels Epitaxie auf der ersten epitaktischen Schicht 780 aufgewachsen.
  • Gemäß 12 bilden das Basissubstrat 770, die erste epitaktische Schicht 780 und die zweite epitaktische Schicht 790 ein Siliziumcarbidsubstrat 700 mit der freigelegten zweiten epitaktischen Oberfläche der zweiten epitaktischen Schicht 790, die eine Hauptoberfläche 701 an einer Vorderseite bildet, und der freigelegten Hauptoberfläche des Basissubstrats 770, die eine rückseitige Oberfläche 702 auf der Rückseite bildet. Eine zweite Schichtdicke th2 der zweiten epitaktischen Schicht 790 ist durch eine Zieltiefe von Graben-Gatestrukturen definiert und kann in einem Bereich von 1 µm bis 20 µm, zum Beispiel von 1,5 µm bis 10 µm, liegen.
  • Eine Hintergrunddotierung der zweiten epitaktischen Schicht 790 kann der Hintergrunddotierung von Kanalgebieten der fertiggestellten Halbleitervorrichtungen entsprechen. Die zweite epitaktische Schicht 790 kann intrinsisch sein, kann schwach n-dotiert oder schwach p-dotiert sein.
  • Gemäß einer anderen Ausführungsform wird die zweite epitaktische Schicht 790 ohne Hintergrunddotierung aufgewachsen, und die Dotierstoffe zum Definieren der Kanalgebiete können mittels einer Implantation eingeführt werden, zum Beispiel mittels einer Hochenergie-Implantation unter Verwendung eines Energiefilters, der die implantierten Dotierstoffe homogen über die vertikale Ausdehnung der zweiten epitaktischen Schicht 790 verteilt.
  • Sourcegräben 710 und Stromausbreitungsgräben 732 können von der Hauptoberfläche 701 aus in das Siliziumcarbidsubstrat 700 geätzt werden.
  • Wie in 13A und 13B veranschaulicht ist, ist die vertikale Grabenausdehnung v11 der Sourcegräben 710 und der Stromausbreitungsgräben 732 gleich der zweiten Dicke th2 der zweiten epitaktischen Schicht 790 oder größer als diese, so dass die Sourcegräben 710 die Abschirmimplantationen 760 freilegen oder sich in die Abschirmimplantationen 760 erstrecken. Longitudinale Achsen der Sourcegräben 710 und der Stromausbreitungsgräben 732 erstrecken sich entlang der ersten horizontalen Richtung 191. Die Sourcegräben 710 werden ausschließlich in einer vertikalen Projektion von Bereichen der Abschirmimplantationen 760 ausgebildet, so dass die Abschirmimplantationen 760 der Sourcegräben 710 von der Driftschicht 731 trennen.
  • Die Stromausbreitungsgräben 732 legen die Verbindungsbereiche 1311 der Driftschicht 731 frei. Bereiche des Siliziumcarbidsubstrats 700 zwischen dem Sourcegräben 710 und den Stromausbreitungsgräben 732 bilden eine Kanal-Mesastruktur 720, welche die Abschirmimplantation 760 vollständig von der Driftschicht 731 trennt.
  • Der Sourcegraben 710 und der Stromausbreitungsgraben 732 können mit einem hochdotierten Halbleitermaterial, z.B. in einem weiteren Epitaxieprozess, mit einer Hintergrunddotierung gefüllt werden, die die Dotierstoffkonzentration in Sourcegebieten und Stromausbreitungsgebieten der fertiggestellten Vorrichtung definiert.
  • 14A und 14B zeigen eine Sourcesäule 711 in der vertikalen Projektion der Abschirmimplantation 760 und ein Stromausbreitungsgebiet 132 in der vertikalen Projektion des Verbindungsbereichs 1311 der Driftschicht 731, wobei das Stromausbreitungsgebiet 132 mit zwei benachbarten Abschirmimplantationen 760 lateral überlappt.
  • Gemäß einer alternativen Ausführungsform kann eine Ausbildung der Sourcesäulen 711 und der Stromausbreitungsgebiete 132 ein Implantieren von Dotierstoffen in die zweite epitaktische Schicht 790 der 12A und 12B einschließen, zum Beispiel indem eine Hochenergie-Implantation mit einem Energiefilter genutzt wird, der die Dotierstoffatome über die vollständige vertikale Ausdehnung der zweiten epitaktischen Schicht 790 so homogen verteilt, dass die Schritte einer Ätzung der Sourcegräben 710 und Stromausbreitungsgräben 732 der 13A und 13B und eines Füllens der Gräben mittels Epitaxie weggelassen werden können.
  • Eine Wärmebehandlung kann Implantationsschäden ausheilen und kann die implantierten Dotierstoffe aktivieren, um aus den Abschirmimplantationen 760 Abschirmgebiete 160 zu bilden. Gategräben 750 werden gebildet, die sich von der Hauptoberfläche 701 in das Siliziumcarbidsubstrat 700 erstrecken.
  • 15A bis 15B zeigen die Abschirmgebiete 160, die durch Aktivieren der Dotierstoffe der Abschirmimplantationen 760 der 14A bis 14B erhalten werden. Die Abschirmgebiete 160 bilden zusätzliche pn-Übergänge pnx mit der Driftschicht 731.
  • Die Gategräben 750 können gleich beabstandet sein und sind entlang einer Linie parallel zur ersten horizontalen Richtung 191 angeordnet. Bereiche des Siliziumcarbidsubstrats 700 zwischen benachbarten Gategräben 750 bilden Mesaabschnitte 180.
  • Eine laterale Ausdehnung der Gategräben 750 entlang einer zweiten horizontalen Richtung 192, die zur ersten horizontalen Richtung orthogonal ist, kann kleiner als eine Distanz zwischen der Sourcesäule 711 und dem Stromausbreitungsgebiet 132 sein, kann annähernd die gleiche sein oder kann größer als die Distanz zwischen der Sourcesäule 711 und dem Stromausbreitungsgebiet 132 sein.
  • Ein weiterer Prozess, zum Beispiel eine geeignete Wärmebehandlung in einer geeigneten Atmosphäre, kann die Ecken der Gategräben 750 entlang der Hauptoberfläche 701 und entlang dem Boden der Gategräben 750 verrunden. Ein Gatedielektrikum 159 kann gebildet werden, wobei eine Ausbildung des Gatedielektrikums 159 eine thermische Oxidation, eine Abscheidung eines oder mehrerer dielektrischer Materialien oder eine Kombination einer Abscheidung und thermischer Prozesse umfassen kann.
  • 16A bis 16B zeigen die Gategräben 750 mit verrundeten Ecken entlang der Hauptoberfläche 701 und am Boden. Das Gatedielektrikum 159 kann die Gategräben 750 vollständig auskleiden. Das Gatedielektrikum 159 kann zum Beispiel eine einzige dielektrische Schicht aus z.B. thermischem oder abgeschiedenem Siliziumoxid oder einer Kombination von zwei oder mehr Schichten umfassen, die thermisches und abgeschiedenes Siliziumoxid enthalten.
  • Eine Distanz zwischen benachbarten Gategräben 750, die mit dem Gatedielektrikum 159 ausgekleidet sind, definiert eine Mesabreite mw der Mesaabschnitte 180 des Siliziumcarbidsubstrats 700 zwischen den Gategräben 750. Die Mesabreite mw kann höchstens 100 nm, zum Beispiel höchstens 50 nm, betragen.
  • Ein leitfähiges Material wird abgeschieden und mittels Fotolithografie strukturiert, um eine Gateelektrode 155 in den Gategräben 750 der 16A bis 16B zu bilden. Das leitfähige Material kann hochdotiertes polykristallines Silizium sein oder kann solches enthalten.
  • Wie in 17A bis 17B veranschaulicht ist, bilden die Gateelektrode 155 und das Gatedielektrikum 159 Graben-Gatestrukturen 150, die sich von der Hauptoberfläche 701 in das Siliziumcarbidsubstrat 700 zum Beispiel hinab bis zu dem Abschirmgebiet 160 oder in dieses erstrecken.
  • Überreste des abgeschiedenen leitfähigen Materials über der Hauptoberfläche 701 können eine Gate-Verbindungsleitung 355 bilden, die Bereiche der Gateelektrode 155 verbinden, die in den Graben-Gatestrukturen 150 der gleichen Reihe ausgebildet sind. Eine Rücksetzung bzw. Vertiefung der Gateelektrode 155 auf gegenüberliegenden Seiten der Gate-Verbindungsleitung 355 kann einen Bereich des Transistorkanals entlang der Hauptoberfläche 701 deaktivieren, um Interferenzen mit einer parasitären Vorrichtung zu vermeiden, die in den oberen Mesaabschnitten unter der Gate-Verbindungsleitung 355 ausgebildet wird. Alternativ dazu kann ein erster Abscheidungsprozess die Gateelektrode 155 bilden, wird ein Bereich eines Zwischenschicht-Dielektrikums auf der ersten Oberfläche 101 gebildet und mittels Fotolithografie strukturiert, um eine streifenförmige Öffnung auszubilden, die die Gateelektrode freilegt, und weiteres leitfähiges Material kann in der streifenförmigen Öffnung abgeschieden werden, um die Gate-Verbindungsleitungen 355 auszubilden.
  • Ein Kontaktgraben 715 kann gebildet werden, der sich zwischen zwei benachbarten Reihen von Graben-Gatestrukturen 150 von der Hauptoberfläche 701 des Siliziumcarbidsubstrats 700 hinab zu dem Abschirmgebiet 160 oder in dieses erstreckt.
  • 18A und 18B zeigen den Kontaktgraben 715, der das Abschirmgebiet 160 freilegt. Eine Ausbildung des Kontaktgrabens 715 kann die Sourcesäule 711 der 17A bis 17B in zwei Sourcegebiete 110 auf gegenüberliegenden Seiten des Kontaktgrabens 715 aufspalten.
  • Eine tiefe Source-Kontaktstruktur 315 kann in den Kontaktgräben 715 gebildet werden. Eine Ausbildung der tiefen Source-Kontaktstruktur 315 kann eine Ausbildung einer leitfähigen Auskleidung 316 auf den Seitenwänden und am Boden der Kontaktgräben 715 und ein Füllen der ausgekleideten Kontaktgräben 715 mit einem zweiten leitfähigen Material, das einen Füllbereich 318 bildet, einschließen.
  • Ein Zwischenschicht-Dielektrikum 200 kann abgeschieden werden. Ein Fotolithografieprozess kann das Zwischenschicht-Dielektrikum 200 in der vertikalen Projektion der tiefen Source-Kontaktstrukturen 315 öffnen. Eine erste Lastelektrode 310 kann auf dem Zwischenschicht-Dielektrikum 200 gebildet werden. Eine zweite Lastelektrode 320 kann auf der Rückseite des Siliziumcarbidsubstrats 700 gebildet werden, wobei das Basissubstrat 770 vor Ausbildung der zweiten Lastelektrode 320 abgedünnt werden kann. Das Siliziumcarbidsubstrat 700 kann geschnitten werden, um aus dem prozessierten Siliziumcarbidsubstrat 700 eine Vielzahl von Halbleiterdies identischer Halbleitervorrichtungen 500 zu erhalten.
  • 19A bis 19B zeigen eine Halbleitervorrichtung 500, die aus dem Siliziumcarbidsubstrat 700 der 18A bis 18B erhalten wird. Die leitfähige Auskleidung 316 kann ein Metall, zum Beispiel ein Metallsilizid, enthalten. Gemäß einer Ausführungsform enthält die leitfähige Auskleidung 316 eine Nickelsilizidphase. Der Füllbereich 318 der Source-Kontaktstrukturen 315 kann hochdotiertes, z.B. hoch p-dotiertes polykristallines, Silizium und/oder ein Metall oder eine Metallverbindung enthalten.
  • 20A bis 20B beziehen sich auf einen alternativen Prozessablauf, der ein hochdotiertes Kanal-Kontaktgebiet 165 bildet, das sich von der Hauptoberfläche 701 hinab zur Abschirmimplantation 760 oder in dieses erstreckt. Eine Ausbildung des Kanal-Kontaktgebiets 165 kann eine maskierte Implantation z.B. vor der Wärmebehandlung zum Aktivieren der Dotierstoffe, wie unter Bezugnahme auf 15A und 15B beschrieben wurde, einschließen. Der alternative Prozessablauf kann die tiefe Source-Kontaktstruktur 315 der 14A bis 14B ersetzen oder mit dieser kombiniert werden.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (24)

  1. Halbleitervorrichtung, umfassend: Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken; ein Abschirmgebiet (160), das zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer zur ersten Oberfläche (101) orthogonalen vertikalen Richtung ausgebildet ist, wobei das Abschirmgebiet (160) einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131) bildet; und Kanalgebiete (120), wobei die Kanalgebiete (120) und die Graben-Gatestrukturen (150) entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet sind und wobei entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) ausgebildet sind, und wobei die Kanalgebiete (120) dafür konfiguriert sind, Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) bei einer Gatespannung VGS innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung (500) vollständig zu verarmen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Kanalgebiete (120) dafür konfiguriert sind, die Bereiche der Mesaabschnitte (180) im Fall von VGS = 0 vollständig zu verarmen.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei die Kanalgebiete (120) dafür konfiguriert sind, Bulk-Kanäle mit einem Ladungsträgerfluss in zentralen Bereichen der Mesaabschnitte (180) für 2,5 V < VGS zu bilden und eine Ausbildung der Bulk-Kanäle für 2,5 V > VGS zu unterdrücken.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Kanalgebiete (120) pn-Übergänge mit dem Sourcegebiet (110) bilden.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Kanalgebiete (120) n-/n-Übergänge oder p-/p-Übergänge mit dem Sourcegebiet (110) bilden.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Sourcegebiet (110) an die Graben-Gatestrukturen (150) grenzt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Sourcegebiet (110) von den Graben-Gatestrukturen (150) beabstandet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Stromausbreitungsgebiet (132) an die Graben-Gatestrukturen (150) grenzt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Stromausbreitungsgebiet (132) einen hochdotierten Bereich (1322) und einen schwachdotierten Bereich (1321) zwischen dem hochdotierten Bereich (1322) und dem Kanalgebiet (120) aufweist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei das Stromausbreitungsgebiet (132) von den Graben-Gatestrukturen (150) beabstandet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, ferner umfassend: laterale Abschirmbereiche (162) eines Leitfähigkeitstyps des Abschirmgebiets (160), wobei die lateralen Abschirmbereiche (162) an einer zum Stromausbreitungsgebiet (132) orientierten Seite an die Graben-Gatestrukturen (150) grenzen.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die lateralen Abschirmbereiche (162) an das Abschirmgebiet (160) grenzen.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei das Abschirmgebiet (160) einen Ausdehnungsbereich (169) umfasst, der sich entlang der zweiten horizontalen Richtung (192) lateral über die Graben-Gatestrukturen (150) hinaus erstreckt.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, ferner umfassend: eine Source-Kontaktstruktur (315), die sich entlang der vertikalen Richtung von der ersten Oberfläche (101) zu dem Abschirmgebiet (160) erstreckt und lateral an das Sourcegebiet (110) grenzt.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei der Siliziumcarbidbereich (100) eine zentrale Zone (610) mit einer zentralen vertikalen Ausdehnung (v2) und mit den Graben-Gatestrukturen (150), ein äußeres Randgebiet (699) mit einer äußeren vertikalen Ausdehnung (v3) und ein inneres Randgebiet (691) aufweist, wobei im inneren Randgebiet (691) die vertikale Ausdehnung des Siliziumcarbidbereichs (100) von der zentralen vertikalen Ausdehnung (v2) auf die äußere vertikale Ausdehnung (v3) fällt.
  16. Halbleitervorrichtung nach Anspruch 15, ferner umfassend: eine Übergangs-Abschlussausdehnung, JTE (170) in einer Randzone (690) mit dem inneren Randgebiet (691) und dem äußeren Randgebiet (699).
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Übergangs-Abschlussausdehnung, JTE (170) lateral an das Abschirmgebiet (160) grenzt.
  18. Halbleitervorrichtung nach einem der Ansprüche 16 und 17, wobei die Übergangs-Abschlussausdehnung, JTE (170) in einem Bereich des äußeren Randgebiets (699) an die erste Oberfläche (101) grenzt.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei eine Mesabreite (mw) der Mesaabschnitte (180) entlang der ersten horizontalen Richtung (191) höchstens 50 nm beträgt.
  20. Halbleitervorrichtung, umfassend: Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken; ein Abschirmgebiet (160), das zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer zur ersten Oberfläche (101) orthogonalen vertikalen Richtung ausgebildet ist, wobei das Abschirmgebiet (160) einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131) bildet; und Kanalgebiete (120), wobei die Kanalgebiete (120) und die Graben-Gatestrukturen (150) entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet sind und wobei entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) ausgebildet sind, und wobei die Kanalgebiete (120) dafür konfiguriert sind, Bulk-Kanäle mit einem Ladungsträgerfluss in zentralen Bereichen der Mesaabschnitte (180) zwischen benachbarten Graben-Gatestrukturen (150) bei einer Gatespannung VGS innerhalb absoluter maximaler Nennwerte der Halbleitervorrichtung (500) zu bilden.
  21. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden, in einem Siliziumcarbidsubstrat (700), eines Abschirmgebiets (160), das einen zusätzlichen pn-Übergang (pnx) mit einer Driftzone (131) bildet; Ausbilden, in einem Bereich des Siliziumcarbidsubstrats (700) zwischen einer Hauptoberfläche (701) und dem Abschirmgebiet (160), eines Sourcegebiets (110) und eines Stromausbreitungsgebiets (132), wobei longitudinale Achsen des Sourcegebiets (110) und des Stromausbreitungsgebiets (132) parallel zu einer ersten horizontalen Richtung (191) verlaufen; Ausbilden, zwischen dem Sourcegebiet (110) und dem Stromausbreitungsgebiet (132), von Graben-Gatestrukturen (150), die sich von der Hauptoberfläche (701) in das Siliziumcarbidsubstrat (700) erstrecken, wobei die Graben-Gatestrukturen (150) sich mit Mesaabschnitten (180) des Siliziumcarbidsubstrats (700) entlang der ersten horizontalen Richtung (191) abwechseln und eine Mesabreite (mw) der Mesaabschnitte (180) höchstens 50 nm beträgt.
  22. Verfahren nach Anspruch 21, wobei ein Ausbilden des Abschirmgebiets (160) ein Ausbilden einer ersten epitaktischen Schicht (780) auf einem Basissubstrat (770) und ein Implantieren von Dotierstoffen durch eine erste epitaktische Oberfläche (781) der ersten epitaktischen Schicht (780) umfasst.
  23. Verfahren nach Anspruch 22, wobei der Bereich des Siliziumcarbidsubstrats (700) zwischen der Hauptoberfläche (701) und dem Abschirmgebiet (160) gebildet wird, indem eine zweite epitaktische Schicht (790) auf der ersten epitaktischen Oberfläche (781) ausgebildet wird.
  24. Verfahren nach einem der Ansprüche 21 bis 23, wobei ein Ausbilden der Sourcegebiete (110) und der Stromausbreitungsgebiete (132) ein Ausbilden von Sourcegräben (710) und Stromausbreitungsgräben (732) im Siliziumcarbidsubstrat (700) und ein Füllen der Sourcegräben (710) und der Stromausbreitungsgräben (732) mittels Epitaxie einschließt.
DE102018106689.9A 2018-03-21 2018-03-21 Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten Active DE102018106689B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018106689.9A DE102018106689B4 (de) 2018-03-21 2018-03-21 Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
US16/358,929 US10734484B2 (en) 2018-03-21 2019-03-20 Silicon carbide semiconductor device with trench gate structure and horizontally arranged channel and current spread regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018106689.9A DE102018106689B4 (de) 2018-03-21 2018-03-21 Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten

Publications (2)

Publication Number Publication Date
DE102018106689A1 true DE102018106689A1 (de) 2019-09-26
DE102018106689B4 DE102018106689B4 (de) 2020-10-15

Family

ID=67848090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018106689.9A Active DE102018106689B4 (de) 2018-03-21 2018-03-21 Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten

Country Status (2)

Country Link
US (1) US10734484B2 (de)
DE (1) DE102018106689B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367775B1 (en) * 2020-12-21 2022-06-21 Infineon Technologies Ag Shielding structure for SiC devices
CN116682860B (zh) * 2023-08-03 2023-10-20 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155685A1 (en) * 2001-04-18 2002-10-24 Jun Sakakibara Semiconductor device and method for manufacturing semiconductor device
US6525375B1 (en) * 1999-10-19 2003-02-25 Denso Corporation Semiconductor device having trench filled up with gate electrode
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525375B1 (en) * 1999-10-19 2003-02-25 Denso Corporation Semiconductor device having trench filled up with gate electrode
US20020155685A1 (en) * 2001-04-18 2002-10-24 Jun Sakakibara Semiconductor device and method for manufacturing semiconductor device
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas

Also Published As

Publication number Publication date
DE102018106689B4 (de) 2020-10-15
US10734484B2 (en) 2020-08-04
US20190296110A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE19701189B4 (de) Halbleiterbauteil
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102010016371B4 (de) Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112013002213T5 (de) Halbleitereinrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102016112018B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102014109208A1 (de) Ladungskompensationsvorrichtung und ihre herstellung
DE102013111966A1 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative