DE112021006557T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112021006557T5
DE112021006557T5 DE112021006557.2T DE112021006557T DE112021006557T5 DE 112021006557 T5 DE112021006557 T5 DE 112021006557T5 DE 112021006557 T DE112021006557 T DE 112021006557T DE 112021006557 T5 DE112021006557 T5 DE 112021006557T5
Authority
DE
Germany
Prior art keywords
layer
trench
trench structure
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006557.2T
Other languages
English (en)
Inventor
Keiji Wada
Daisuke Ichikawa
Mitsuhide Kori
Naoki Izumi
Bungo Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112021006557T5 publication Critical patent/DE112021006557T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleitervorrichtung schließt einen Chip ein, der eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf einer anderen Seite aufweist, einen pn-Übergangsabschnitt, der in einem Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, und eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2021-005307 , die am 15. Januar 2021 beim japanischen Patentamt eingereicht wurde, der japanischen Patentanmeldung Nr. 2021-005308 , die am 15. Januar 2021 beim japanischen Patentamt eingereicht wurde, der japanischen Patentanmeldung Nr. 2021-005309 , die am 15. Januar 2021 beim japanischen Patentamt eingereicht wurde, und der japanischen Patentanmeldung Nr. 2021-005310 , die am 15. Januar 2021 beim japanischen Patentamt eingereicht wurde, und die gesamten Offenbarungen dieser Anmeldungen sind hierin durch Bezugnahme enthalten. Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Stand der Technik
  • Die Patentliteratur 1 offenbart eine Halbleitervorrichtung, die eine p-Typ-Region, eine erste p-Epitaxieregion, eine n-Typ eingebettete Region, eine zweite p-Epitaxieregion und eine DTI-Struktur (Deep Trench Isolation Structure) einschließt. Die erste p-Typ-Epitaxieschicht wird auf der p-Typ-Region gebildet. Die n-Typ eingebettete Region wird auf der ersten p-Epitaxieregion gebildet. Die zweite p-Epitaxieregion wird auf der n-Typ eingebetteten Region gebildet. Die DTI-Struktur umgibt eine Formationsregion eines hochspannungsfesten lateralen MOS-Transistors in der Draufsicht. Die DTI-Struktur dringt durch die zweite p-Epitaxieregion, die n-Typ eingebettete Region und die erste p-Epitaxieregion ein und erreicht so die p-Typ-Region.
  • Liste der Entgegenhaltungen
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldungsveröffentlichung Nr. 2015-122543 Kurzdarstellung der Erfindung
  • Technisches Problem
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, mit der eine Stehspannung verbessert werden kann.
  • Lösung des Problems
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die einen Chip mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf einer anderen Seite, einen pn-Übergangsabschnitt, der im Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, und eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, und eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist, eine dritte Schicht des zweiten Leitfähigkeitstyps, die zwischen der ersten Schicht und der zweiten Schicht liegt, eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt wird, eine erste Grabenstruktur, die durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abzugrenzen, und eine zweite Grabenstruktur einschließt, die durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in einer Region der zweiten Schicht abzugrenzen, die weiter hin zu der Seite der Vorrichtungsregion liegt als die erste Grabenstruktur.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist, eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt wird, eine erste Grabenstruktur, die durch die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abgrenzt, und eine zweite Grabenstruktur einschließt, die so in die zweite Schicht eindringt, dass sie die erste Schicht erreicht und die Vorrichtungsregion in einer Region der zweiten Schicht abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion liegt als die erste Grabenstruktur.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die einen Chip mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf einer anderen Seite, einen pn-Übergangsabschnitt, der in einem Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt, und eine Zwischengrabenregion einschließt, die in einer Region zwischen der ersten Grabenstruktur und der zweiten Grabenstruktur abgegrenzt ist und an die ein Potenzial von mindestens 0 V angelegt werden soll.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die einen Chip einschließt, der eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf einer anderen Seite hat, einen pn-Übergangsabschnitt, der in einem Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, und eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt, und an die ein Potential angelegt werden soll, das sich von dem der ersten Grabenstruktur unterscheidet.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die einen Chip einschließt, der eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf einer anderen Seite aufweist, einen pn-Übergangsabschnitt, der in einem Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, eine Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, einen pn-Übergangsabschnitt, der von einem Abzweigungsabschnitt des pn-Übergangsabschnitts und der Grabenstruktur zu einer Seitenwand-Seite der Grabenstruktur herausgeführt ist, um den pn-Übergangsabschnitt in der Vorrichtungsregion zu erweitern.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die einen Chip einschließt, der eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf einer anderen Seite hat, einen pn-Übergangsabschnitt, der in einem Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt, eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt wird, eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt, eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion liegt als die erste Grabenstruktur, und ein pn-Übergangsabschnitt, der von einem Abzweigungsabschnitt des pn-Übergangsabschnitts und der zweiten Grabenstruktur zu einer Seitenwand der zweiten Grabenstruktur herausgeführt ist, um den pn-Übergangsabschnitt in der Vorrichtungsregion zu erweitern.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist, eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt wird, eine Grabenstruktur, die durch die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abzugrenzen, und eine eingebettete Schicht des zweiten Leitfähigkeitstyps einschließt, die in der Vorrichtungsregion so ausgebildet ist, dass sie sich über einen Abschnitt der Grenze zwischen der ersten Schicht und der zweiten Schicht in einem Abstand von der Grabenstruktur erstreckt.
  • Eine Ausführungsform stellt eine Halbleitervorrichtung bereit, die eine erste Schicht eines ersten Leitfähigkeitstyps, eine zweite Schicht eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist, eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt wird, eine erste Grabenstruktur, die durch die zweite Schicht eindringt, sodass sie mit der ersten Schicht elektrisch verbunden und von der zweiten Schicht elektrisch isoliert ist, und die Vorrichtungsregion in der zweiten Schicht abgrenzt, eine zweite Grabenstruktur, die so in die zweite Schicht eindringt, dass sie von der ersten Schicht und der zweiten Schicht elektrisch isoliert ist und die Vorrichtungsregion in einem Bereich der zweiten Schicht abgrenzt, der weiter hin zu der Seite der Vorrichtungsregion liegt als die erste Grabenstruktur, und eine eingebettete Schicht des zweiten Leitfähigkeitstyps einschließt, die in der Vorrichtungsregion so ausgebildet ist, dass sie sich über einen Grenzabschnitt zwischen der ersten Schicht und der zweiten Schicht in einem Abstand von der zweiten Grabenstruktur erstreckt.
  • Die vorgenannten und noch weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung gehen aus der folgenden Beschreibung der Ausführungsformen, die unter Bezugnahme auf die beigefügten Zeichnungen erfolgt, deutlicher hervor.
  • Kurzbeschreibung der Zeichnungen
    • [1] 1 ist eine schematische Draufsicht auf eine Halbleitervorrichtung nach einer ersten Ausführungsform.
    • [2] 2 ist eine vergrößerte Ansicht der in 1 dargestellten Region II.
    • [3] 3 ist eine Schnittansicht, die eine Schnittstruktur entlang einer in 2 dargestellten Linie III-III zusammen mit einer zweiten Grabenstruktur gemäß einem ersten Konfigurationsbeispiel zeigt.
    • [4] 4 ist eine vergrößerte Schnittansicht der wichtigsten Abschnitte der in 3 dargestellten Struktur.
    • [5A] 5A ist eine Schnittansicht, die die in 4 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur gemäß einem zweiten Konfigurationsbeispiel zeigt.
    • [5B] 5B ist eine Schnittansicht, die die in 4 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur gemäß einem dritten Konfigurationsbeispiel zeigt.
    • [6] 6 ist ein Diagramm, das die Durchbruchspannungen der in 1, 5A und 5B gezeigten Halbleitervorrichtungen zusammen mit einer Durchbruchspannung einer Halbleitervorrichtung gemäß einem Referenzbeispiel zeigt.
    • [7] 7 entspricht 3 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer zweiten Ausführungsform.
    • [8] 8 ist ein Diagramm, das die Durchbruchsspannung der in 7 gezeigten Halbleitervorrichtung zeigt.
    • [9] 9 entspricht 7 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer dritten Ausführungsform.
    • [10] 10 ist ein Diagramm, das die Durchbruchsspannung der in 9 gezeigten Halbleitervorrichtung zeigt.
    • [11] 11 entspricht 7 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer vierten Ausführungsform.
    • [12] 12 entspricht 3 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer fünften Ausführungsform.
    • [13] 13 ist eine vergrößerte Schnittansicht der wichtigsten Abschnitte der in 12 dargestellten Struktur.
    • [14] 14 ist ein Diagramm, das die Durchbruchsspannung der in 12 gezeigten Halbleitervorrichtung zeigt.
    • [15] 15 entspricht 12 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer sechsten Ausführungsform.
    • [16] 16 entspricht 12 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer siebten Ausführungsform.
    • [17] 17 entspricht 3 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer achten Ausführungsform.
    • [18] 18 ist ein Diagramm, das die Durchbruchsspannung der in 17 gezeigten Halbleitervorrichtung zeigt.
    • [19] 19 entspricht 17 und ist eine Schnittansicht einer Halbleitervorrichtung nach einer neunten Ausführungsform.
    • [20] 20 entspricht 4 und ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform zusammen mit der Grabenstruktur gemäß dem ersten Konfigurationsbeispiel zeigt.
    • [21A] 21A ist eine Schnittansicht, die die in 20 gezeigte Schnittstruktur zusammen mit der Grabenstruktur gemäß dem zweiten Konfigurationsbeispiel zeigt.
    • [21B] 21B ist eine Schnittansicht, die die in 20 gezeigte Schnittstruktur zusammen mit der Grabenstruktur gemäß dem dritten Konfigurationsbeispiel zeigt.
    • [22] 22 ist ein Diagramm, das eine Durchbruchspannung der in 20 gezeigten Halbleitervorrichtung zusammen mit einer Durchbruchspannung einer Halbleitervorrichtung gemäß einem Referenzbeispiel zeigt.
    • [23] 23 ist eine Schnittansicht, die ein erstes Modifikationsbeispiel eines Chips nach einer der ersten bis zehnten Ausführungsformen zeigt.
    • [24] 24 ist eine Schnittansicht, die ein zweites Modifikationsbeispiel des Chips nach einer der ersten bis zehnten Ausführungsformen zeigt.
    • [25] 25 ist eine Schnittansicht, die ein drittes Modifikationsbeispiel des Chips nach einer der ersten bis zehnten Ausführungsformen zeigt.
    • [26] 26 ist eine Schnittansicht, die ein viertes Modifikationsbeispiel des Chips nach einer der ersten bis zehnten Ausführungsformen zeigt.
    • [27] 27 ist eine Schnittansicht, die ein Modifikationsbeispiel von Sinkerregionen nach einer der ersten bis zehnten Ausführungsformen zeigt.
  • Beschreibung von Ausführungsformen
  • Die angebrachten Zeichnungen sind nicht notwendigerweise präzise gezeichnet, sondern stellen schematische Ansichten dar und stimmen nicht notwendigerweise im Maßstab überein, usw. Die Formulierung „im Wesentlichen gleich“ in dieser Beschreibung umfasst Fälle, in denen ein numerischer Wert eines gemessenen Objekts (einer gemessenen Stelle) vollständig mit einem numerischen Wert eines verglichenen Objekts (einer verglichenen Stelle) übereinstimmt, sowie Fälle, in denen ein numerischer Wert eines gemessenen Objekts (einer gemessenen Stelle) in einem Bereich liegt, der als äquivalent zu einem numerischen Wert eines verglichenen Objekts (einer verglichenen Stelle) behandelt werden kann (z. B. in einem Bereich von nicht weniger als dem 0,9-fachen bis nicht mehr als dem 1,1-fachen).
  • 1 ist eine schematische Draufsicht auf eine Halbleitervorrichtung 1 nach einer ersten Ausführungsform. 2 ist eine vergrößerte Ansicht der in 1 dargestellten Region II. 3 ist eine Schnittansicht, die eine Schnittstruktur entlang einer in 2 gezeigten Linie III-III zusammen mit einer zweiten Grabenstruktur 12 gemäß einem ersten Konfigurationsbeispiel zeigt. 4 ist eine vergrößerte Schnittansicht der wichtigsten Abschnitte der in 3 dargestellten Struktur.
  • Wie in 1 bis 4 dargestellt, schließt die Halbleitervorrichtung 1 einen Chip 2 (Halbleiterchip) von rechteckiger, parallelepipedischer Form ein. Der Chip 2 ist in dieser Ausführungsform aus einem Si-Chip (Silizium-Chip) aufgebaut. Der Chip 2 weist eine erste Hauptfläche 3 auf einer Seite, eine zweite Hauptfläche 4 auf einer anderen Seite und erste bis vierte Seitenflächen 5A bis 5D auf, die mit der ersten Hauptfläche 3 und der zweiten Hauptfläche 4 verbunden sind.
  • Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 sind in einer Draufsicht aus einer Normalenrichtung Z dazu viereckig geformt (im Folgenden einfach als „Draufsicht“ bezeichnet). Die normale Richtung Z ist auch eine Richtung der Dicke des Chips 2. Die erste seitliche Oberfläche 5A und die zweite seitliche Oberfläche 5B erstrecken sich in einer ersten Richtung X entlang der ersten Hauptoberfläche 3 und sind einander in einer zweiten Richtung Y zugewandt, die die erste Richtung X schneidet (genauer gesagt, orthogonal dazu ist). Die dritte seitliche Oberfläche 5C und die vierte seitliche Oberfläche 5D erstrecken sich in der zweiten Richtung Y und sind einander in der ersten Richtung X zugewandt.
  • Die Halbleitervorrichtung 1 schließt eine erste Schicht 6 eines p-Typs (erster Leitfähigkeitstyp), eine zweite Schicht 7 des p-Typs oder eines n-Typs (zweiter Leitfähigkeitstyp) und eine dritte Schicht 8 des n-Typs ein, die im Inneren des Chips 2 ausgebildet sind. Die erste Schicht 6 kann als „Basisschicht“ bezeichnet werden. Die zweite Schicht 7 kann als „Vorrichtungsbildungsschicht“ bezeichnet werden. Die dritte Schicht 8 kann als „eingebettete Schicht“ bezeichnet werden. Die erste Schicht 6, die zweite Schicht 7 und die dritte Schicht 8 können als konstituierende Elemente des Chips 2 betrachtet werden.
  • Die erste Schicht 6 wird in einer Region im Inneren des Chips 2 auf der Seite der zweiten Hauptoberfläche 4 gebildet und bildet die zweite Hauptoberfläche 4 und die Abschnitte der ersten bis vierten seitlichen Oberflächen 5A bis 5D. Die erste Schicht 6 weist einen solchen Konzentrationsgradienten auf, dass die Verunreinigungskonzentration vom Typ p auf der ersten Seite der Hauptoberfläche 3 niedriger ist als die Verunreinigungskonzentration vom Typ p auf der zweiten Seite der Hauptoberfläche 4. Insbesondere weist die erste Schicht 6 eine laminierte Struktur auf, die eine Schicht 6a mit hoher Konzentration und eine Schicht 6b mit niedriger Konzentration einschließt, die in dieser Reihenfolge von der Seite der zweiten Hauptoberfläche 4 aus laminiert sind.
  • Die Schicht 6a mit hoher Konzentration weist eine vergleichsweise hohe Verunreinigungskonzentration vom Typ p auf. Die Verunreinigungskonzentration des Typs p in der Schicht 6a mit hoher Konzentration kann nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1020 cm-3 betragen. Die Schicht 6a mit hoher Konzentration kann eine Dicke von nicht weniger als 100 um und nicht mehr als 1000 um aufweisen. In dieser Ausführungsform ist die Schicht 6a mit hoher Konzentration aus einem Halbleitersubstrat (Si-Substrat) vom p-Typ aufgebaut. Die Schicht 6b mit niedriger Konzentration weist eine geringere Verunreinigungskonzentration vom Typ p auf als die Schicht 6a mit hoher Konzentration und wird auf die Schicht 6a mit hoher Konzentration laminiert. Die Verunreinigungskonzentration des Typs p in der Schicht 6b mit niedriger Konzentration kann nicht weniger als 1×1014 cm-3 und nicht mehr als 1×1017 cm-3 betragen. Die Schicht 6b mit niedriger Konzentration weist eine geringere Dicke auf als die Schicht mit hoher Konzentration 6a. Die Schicht 6b mit niedriger Konzentration kann eine Dicke von nicht weniger als 0,5 um und nicht mehr als 20 um aufweisen. In dieser Ausführungsform ist die Schicht 6b mit niedriger Konzentration aus einer Epitaxieschicht (Si-Epitaxieschicht) vom p-Typ aufgebaut.
  • Die zweite Schicht 7 wird in einer Region im Inneren des Chips 2 auf der Seite der ersten Hauptoberfläche 3 gebildet und bildet die erste Hauptoberfläche 3 und Abschnitte der ersten bis vierten seitlichen Oberflächen 5A bis 5D. Ein Leitfähigkeitstyp (n-Typ oder p-Typ) der zweiten Schicht 7 ist willkürlich und wird gemäß den Spezifikationen der Halbleitervorrichtung 1 ausgewählt. Obwohl in dieser Ausführungsform ein Beispiel beschrieben wird, bei dem die zweite Schicht 7 einen Leitfähigkeitstyp vom n-Typ aufweist, soll dies nicht bedeuten, dass der Leitfähigkeitstyp der zweiten Schicht 7 auf den n-Typ beschränkt ist.
  • Die zweite Schicht 7 kann eine Verunreinigungskonzentration vom Typ n aufweisen, die in Bezug auf die Dickenrichtung gleichmäßig ist, oder einen Gradienten der Verunreinigungskonzentration vom Typ n aufweisen, der in Richtung der ersten Hauptoberfläche 3 zunimmt. Die Verunreinigungskonzentration der zweiten Schicht 7 vom Typ n kann nicht weniger als 1×1014 cm-3 und nicht mehr als 1×1017 cm-3 betragen. Die zweite Schicht 7 kann eine Dicke von nicht weniger als 0,5 um und nicht mehr als 20 um aufweisen. In dieser Ausführungsform ist die zweite Schicht 7 aus einer Epitaxieschicht (Si-Epitaxieschicht) vom n-Typ aufgebaut.
  • Die dritte Schicht 8 befindet sich zwischen der ersten Schicht 6 und der zweiten Schicht 7 in einer Region im Inneren des Chips 2 und bildet Abschnitte der ersten bis vierten seitlichen Oberfläche 5A bis 5D des Chips 2. Die dritte Schicht 8 bildet einen pn-Übergangsabschnitt J in einem Grenzabschnitt mit der ersten Schicht 6. Das heißt, im Inneren des Chips 2 ist der pn-Übergangsabschnitt J, der sich in einer horizontalen Richtung (orthogonal zur Dickenrichtung) entlang der ersten Hauptoberfläche 3 erstreckt, in einem Zwischenabschnitt in Dickenrichtung zwischen der ersten Hauptoberfläche 3 und der zweiten Hauptoberfläche 4 ausgebildet. Der pn-Übergangsabschnitt J kann als „pn-Verbindungsabschnitt“ oder als „pn-Grenzabschnitt“ bezeichnet werden.
  • Die dritte Schicht 8 weist eine höhere Verunreinigungskonzentration vom Typ n auf als die zweite Schicht 7. Insbesondere weist die dritte Schicht 8 einen solchen Konzentrationsgradienten auf, dass die Verunreinigungskonzentration vom Typ p auf der ersten Seite der Hauptoberfläche 3 höher ist als die Verunreinigungskonzentration vom Typ p auf der zweiten Seite der Hauptoberfläche 4. Insbesondere weist die dritte Schicht 8 eine laminierte Struktur auf, die eine eingebettete Schicht 8a mit niedriger Konzentration und eine eingebettete Schicht 8b mit hoher Konzentration einschließt, die in dieser Reihenfolge von der Seite der ersten Schicht 6 aus laminiert sind.
  • Die eingebettete Schicht 8a mit niedriger Konzentration weist eine vergleichsweise niedrige Verunreinigungskonzentration vom Typ n auf und ist auf die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 laminiert. Die eingebettete Schicht 8a mit niedriger Konzentration bildet den pn-Übergangsabschnitt J mit der Schicht 6b mit niedriger Konzentration. Die eingebettete Schicht 8a mit niedriger Konzentration kann eine niedrigere Verunreinigungskonzentration vom n-Typ aufweisen als die zweite Schicht 7 oder eine höhere Verunreinigungskonzentration vom n-Typ als die zweite Schicht 7. Die Verunreinigungskonzentration des n-Typs in der eingebetteten Schicht 8a mit niedriger Konzentration kann nicht weniger als 1×1014 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Die eingebettete Schicht 8a mit niedriger Konzentration kann eine Dicke von nicht weniger als 0,1 um und nicht mehr als 5 um aufweisen. In dieser Ausführungsform ist die eingebettete Schicht 8a mit niedriger Konzentration aus einer Epitaxieschicht (Si-Epitaxieschicht) vom n-Typ aufgebaut.
  • Die eingebettete Schicht mit hoher Konzentration 8b weist eine höhere Verunreinigungskonzentration vom n-Typ auf als die eingebettete Schicht mit niedriger Konzentration 8a und ist auf die eingebettete Schicht mit niedriger Konzentration 8a laminiert. Die eingebettete Schicht mit hoher Konzentration 8b weist vorzugsweise eine höhere Verunreinigungskonzentration vom Typ n auf als die zweite Schicht 7. Die Verunreinigungskonzentration vom Typ n in der eingebetteten Schicht mit hoher Konzentration 8b kann nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1021 cm-3 betragen. Die eingebettete Schicht mit hoher Konzentration 8b kann eine Dicke von nicht weniger als 0,1 um und nicht mehr als 5 um aufweisen. In dieser Ausführungsform ist die eingebettete Schicht mit hoher Konzentration 8b aus einer Epitaxieschicht (Si-Epitaxieschicht) vom n-Typ aufgebaut.
  • Die Halbleitervorrichtung 1 schließt eine Vielzahl von Vorrichtungsregionen 9 ein, die in der ersten Hauptoberfläche 3 (zweite Schicht 7) bereitgestellt werden. Die Vielzahl der Vorrichtungsregionen 9 sind Regionen, in denen jeweils verschiedene funktionale Vorrichtungen gebildet werden. Die Vielzahl der Vorrichtungsregionen 9 sind jeweils in inneren Abschnitten der ersten Hauptoberfläche 3 in Abständen von den ersten bis vierten Seitenabschnitten 5A bis 5D in der Draufsicht abgegrenzt. Die Anzahl, Platzierung und Form der Vorrichtungsregionen 9 ist willkürlich und nicht auf eine bestimmte Anzahl, Platzierung und Form beschränkt.
  • Die Vielzahl der Vorrichtungsregionen kann mindestens je eine Halbleiterschaltvorrichtung, eine Halbleitergleichrichtervorrichtung und eine passive Vorrichtung einschließen. Die Halbleiterschaltvorrichtung kann mindestens einen von einem JFET (JFET-Feldeffekttransistor), einem MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), einem BJT (Bipolartransistor) und einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) einschließen.
  • Die Halbleitergleichrichtvorrichtung kann mindestens eine von einer pn-Übergangsdiode, einer pin-Übergangsdiode, einer Zener-Diode, einer Schottky-Sperrdiode und einer schnellen Wiederaufnahmediode einschließen. Die passive Vorrichtung kann mindestens einen von einem Widerstand, einem Kondensator, einem Induktor und einer Sicherung einschließen. In dieser Ausführungsform schließt die Vielzahl der Vorrichtungsregionen 9 mindestens eine Transistorregion 9A ein. Eine Struktur auf der Seite der Transistorregion 9A wird im Folgenden genauer beschrieben.
  • Unter Bezugnahme auf 2 bis 4 schließt die Halbleitervorrichtung 1 eine Grabenabtrennungsstruktur 10 als Beispiel für eine Regionenabtrennungsstruktur ein, die die Transistorregion 9A in der ersten Hauptoberfläche 3 abgrenzt. Die Grabenabtrennungsstruktur 10 schließt eine Vielzahl von Grabenstrukturen ein und grenzt die Transistorregion 9A mit einer vorbestimmten Form in der Draufsicht ab.
  • Die Grabenabtrennungsstruktur 10 weist eine Multigrabenstruktur auf, die mindestens eine erste Grabenstruktur 11 und mindestens eine zweite Grabenstruktur 12 einschließt, die eine andere Struktur als die erste Grabenstruktur 11 aufweist. In dieser Ausführungsform weist die Grabenabtrennungsstruktur 10 eine doppelte Grabenstruktur auf, die die einfache bzw. einzelne erste Grabenstruktur 11 und die einfache zweite Grabenstruktur 12 einschließt. Die erste Grabenstruktur 11 kann auch als „erste Grabenelektrodenstruktur“ bezeichnet werden. Die zweite Grabenelektrodenstruktur 12 kann auch als „zweite Grabenelektrodenstruktur“ bezeichnet werden.
  • Unter Bezugnahme auf 2 ist die erste Grabenstruktur 11 in Form eines Streifens ausgebildet, der sich in der Draufsicht entlang der Transistorregion 9A erstreckt. In dieser Ausführungsform weist die erste Grabenstruktur 11 in der Draufsicht eine Ringform auf (in dieser Ausführungsform eine viereckige Ringform) und grenzt die Transistorregion 9A der vorbestimmten Form ab (in dieser Ausführungsform eine viereckige Form). In dieser Ausführungsform sind vier Ecken der ersten Grabenstruktur 11 in der Draufsicht in Richtungen weg von der Transistorregion 9A gebogen. Die planare Form der ersten Grabenstruktur 11 (planare Form der Transistorregion 9A) ist willkürlich. Die erste Grabenstruktur 11 kann in der Draufsicht polygonal, kreisförmig oder elliptisch ringförmig ausgebildet sein und die Transistorregion 9A in der Draufsicht polygonal, kreisförmig oder elliptisch abgrenzen.
  • Die erste Grabenstruktur 11 weist eine erste Grabenbreite W1 auf. Die erste Grabenbreite W1 ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich die erste Grabenstruktur 11 in der Draufsicht erstreckt. Die erste Grabenbreite W1 kann nicht weniger als 0,5 um und nicht mehr als 10 um betragen. Die erste Grabenbreite W1 beträgt vorzugsweise nicht weniger als 2 um und nicht mehr als 4 pm.
  • Unter Bezugnahme auf 3 und 4 ist die erste Grabenstruktur 11 in der ersten Hauptoberfläche 3 so ausgebildet, dass sie durch den pn-Übergangsabschnitt J eindringt und die Transistorregion 9A in der ersten Hauptoberfläche 3 abgrenzt. Konkret dringt die erste Grabenstruktur 11 durch die zweite Schicht 7 und die dritte Schicht 8 ein, um die erste Schicht 6 zu erreichen und die Transistorregion 9A in der zweiten Schicht 7 abzugrenzen. In dieser Ausführungsform erstreckt sich die erste Grabenstruktur 11 von der ersten Hauptoberfläche 3 zur Seite der zweiten Hauptoberfläche 4, sodass sie die Schicht 6a mit hoher Konzentration der ersten Schicht 6 erreicht und durch die zweite Schicht 7, die dritte Schicht 8 und die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 eindringt.
  • Die erste Grabenstruktur 11 schließt eine innere Umfangswand auf der Seite der Transistorregion 9A, eine äußere Umfangswand auf einer der inneren Umfangswand gegenüberliegenden Seite (periphere Kante des Chips 2) und eine mit der inneren Umfangswand und der äußeren Umfangswand verbundene Bodenwand ein. Die erste Grabenstruktur 11 kann in einer vertikalen Form mit einer Öffnungsbreite ausgebildet sein, die in der Schnittansicht im Wesentlichen festgelegt ist. Die erste Grabenstruktur 11 kann in einer konvergierenden Form mit einer Öffnungsbreite ausgebildet sein, die sich in der Schnittansicht zur Seite der zweiten Hauptoberfläche 4 hin verengt. Die Bodenwand der ersten Grabenstruktur 11 kann in einer zur zweiten Hauptoberfläche 4 hin gekrümmten Form ausgebildet sein. Die untere Wand der ersten Grabenstruktur 11 kann eine ebene Oberfläche parallel zur ersten Hauptoberfläche 3 aufweisen.
  • Unter Bezugnahme auf 4 ragt die erste Grabenstruktur 11 um einen ersten Wert P1 von dem pn-Übergangsabschnitt J (Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8) in Richtung der zweiten Seite der Hauptoberfläche 4 vor. Der erste Wert P1 kann nicht weniger als 1 µm und nicht mehr als 30 um betragen. Der erste Wert P1 beträgt vorzugsweise nicht weniger als 5 um.
  • Die erste Grabenstruktur 11 ist an der Bodenwand elektrisch mit dem Chip 2 verbunden und an den Seitenwänden (innere Umfangswand und äußere Umfangswand) elektrisch vom Chip 2 isoliert. Das heißt, die erste Grabenstruktur 11 weist einen unteren Endabschnitt auf, der elektrisch mit dem Chip 2 verbunden ist. Insbesondere ist die erste Grabenstruktur 11 elektrisch mit der ersten Schicht 6 verbunden und elektrisch von der zweiten Schicht 7 und der dritten Schicht 8 isoliert. Das heißt, die erste Grabenstruktur 11 ist auf dem gleichen Potential wie die erste Struktur 6 fixiert.
  • Die erste Grabenstruktur 11 schließt einen ersten Graben 13, einen ersten isolierenden Film 14 und eine erste Elektrode 15 ein. Der erste Graben 13 ist so in der ersten Hauptoberfläche 3 ausgebildet, dass er in den pn-Übergangsabschnitt J eindringt. Insbesondere durchdringt der erste Graben 13 die zweite Schicht 7 und die dritte Schicht 8, um die erste Schicht 6 zu erreichen. In dieser Ausführungsform erstreckt sich der erste Graben 13 von der ersten Hauptoberfläche 3 zur Seite der zweiten Hauptoberfläche 4, sodass sie die Schicht 6a mit hoher Konzentration der ersten Schicht 6 erreicht und durch die zweite Schicht 7, die dritte Schicht 8 und die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 eindringt.
  • Der erste isolierende Film 14 deckt die Innenwände des ersten Grabens 13 so ab, dass der Chip 2 von einer Bodenwand des ersten Grabens 13 aus sichtbar ist. Insbesondere legt der erste isolierende Film 14 die erste Schicht 6 von der Bodenwand des ersten Grabens 13 aus frei. In dieser Ausführungsform legt der erste isolierende Film 14 die Schicht 6a mit hoher Konzentration der ersten Schicht 6 an der Bodenwand des ersten Grabens 13 frei. Der erste isolierende Film 14 deckt vorzugsweise die gesamte innere Umfangswand und die gesamte äußere Umfangswand des ersten Grabens 13 ab. Der erste isolierende Film 14 kann eine Siliziumoxidschicht einschließen. Der erste isolierende Film 14 schließt vorzugsweise eine Siliziumoxidschicht ein, die aus einem Oxid des Chips 2 aufgebaut ist.
  • Die erste Elektrode 15 ist in den ersten Graben 13 mit dem ersten isolierenden Film 14 dazwischen eingebettet und ist an der Bodenwand des ersten Grabens 13 elektrisch mit dem Chip 2 verbunden. Insbesondere ist die erste Elektrode 15 elektrisch mit der ersten Schicht 6 verbunden und elektrisch von der zweiten Schicht 7 und der dritten Schicht 8 isoliert werden. Insbesondere weist die erste Elektrode 15 einen freiliegenden Abschnitt auf, der von der Bodenwand des ersten Grabens 13 freiliegt, und ist an dem freiliegenden Abschnitt mechanisch und elektrisch mit der Schicht 6a mit hoher Konzentration der ersten Schicht 6 verbunden. Die erste Elektrode 15 schließt vorzugsweise ein leitfähiges Polysilizium ein. Die erste Elektrode 15 schließt vorzugsweise ein leitfähiges Polysilizium ein, das aus dem gleichen Typ wie die erste Schicht 6 aufgebaut ist (in dieser Ausführungsform der p-Typ). Eine p-Typ-Verunreinigung der ersten Elektrode 15 ist vorzugsweise Bor.
  • Unter Bezugnahme auf 2 ist die zweite Grabenstruktur 12 in einem Abstand zur Transistorregion 9A seitlich von der ersten Grabenstruktur 11 in der Draufsicht ausgebildet und erstreckt sich in Form eines Streifens entlang der Transistorregion 9A. In dieser Ausführungsform ist die zweite Grabenstruktur 12 ringförmig (in dieser Ausführungsform eine viereckige Ringform) ausgebildet, die sich in der Draufsicht parallel zur ersten Grabenstruktur 11 erstreckt und die Transistorregion 9A der vorbestimmten Form (in dieser Ausführungsform eine viereckige Form) abgrenzt. In dieser Ausführungsform sind vier Ecken der zweiten Grabenstruktur 12 entlang der vier Ecken der ersten Grabenstruktur 11 und in Richtungen weg von der Transistorregion 9A in der Draufsicht gebogen.
  • Die planare Form der zweiten Grabenstruktur 12 (planare Form der Transistorregion 9A) ist willkürlich. Die zweite Grabenstruktur 12 kann in der Draufsicht polygonal, kreisförmig oder elliptisch ringförmig ausgebildet sein und die Transistorregion 9A in der Draufsicht polygonal, kreisförmig oder elliptisch abgrenzen. Die ebene Form der zweiten Grabenstruktur 12 muss nicht unbedingt der ebenen Form der ersten Grabenstruktur 11 ähnlich sein.
  • Die zweite Grabenstruktur 12 weist eine zweite Grabenbreite W2 auf. Die zweite Grabenbreite W2 ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich die zweite Grabenstruktur 12 in der Draufsicht erstreckt. Die zweite Grabenbreite W2 ist vorzugsweise nicht größer als die erste Grabenbreite W1 (W2 ≤ W1). Die zweite Grabenbreite W2 ist besonders bevorzugt kleiner als die erste Grabenbreite W1 (W2 < W1). Die zweite Grabenbreite W2 kann nicht weniger als 0,5 um und nicht mehr als 10 um betragen. Die zweite Grabenbreite W2 beträgt vorzugsweise nicht weniger als 1 um und nicht mehr als 2 pm.
  • Die zweite Grabenstruktur 12 wird in einem vorbestimmten Grabenintervall IT von der ersten Grabenstruktur 11 gebildet. Das Grabenintervall IT kann nicht weniger als 0,5 um und nicht mehr als 20 um betragen. Das Grabenintervall IT beträgt vorzugsweise nicht weniger als 1 um und nicht mehr als 5 um. Das Grabenintervall IT ist vorzugsweise kleiner als die erste Grabenbreite W1 (IT < W1).
  • Unter Bezugnahme auf 3 und 4 ist die zweite Grabenstruktur 12 in der ersten Hauptoberfläche 3 so ausgebildet, dass sie durch den pn-Übergangsabschnitt J eindringt und die Transistorregion 9A in einer Region der ersten Hauptoberfläche 3 abgrenzt, die weiter von der Transistorregion 9A entfernt liegt als die erste Grabenstruktur 11. Insbesondere dringt die zweite Grabenstruktur 12 durch die zweite Schicht 7 und die dritte Schicht 8 ein, um die erste Schicht 6 zu erreichen, und grenzt die Transistorregion 9A in einer Region der zweiten Schicht 7 ab, die weiter von der Transistorregion 9A entfernt liegt als die erste Grabenstruktur 11. In dieser Ausführungsform erstreckt sich die zweite Grabenstruktur 12 von der ersten Hauptoberfläche 3 zur Seite der zweiten Hauptoberfläche 4, sodass sie die Schicht 6a mit hoher Konzentration der ersten Schicht 6 erreicht und durch die zweite Schicht 7, die dritte Schicht 8 und die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 eindringt.
  • Die zweite Grabenstruktur 12 schließt eine innere Umfangswand auf der Seite der Transistorregion 9A, eine äußere Umfangswand auf der Seite der ersten Grabenstruktur 11 und eine Bodenwand ein, die die innere Umfangswand und die äußere Umfangswand verbindet. Die zweite Grabenstruktur 12 kann in einer vertikalen Form mit einer Öffnungsbreite ausgebildet sein, die in der Schnittansicht im Wesentlichen festgelegt ist. Die zweite Grabenstruktur 12 kann in einer konvergierenden Form mit einer Öffnungsbreite ausgebildet sein, die sich in der Schnittansicht zur Seite der ersten Schicht 6 hin verengt. Die Bodenwand der zweiten Grabenstruktur 12 kann in einer zur zweiten Hauptoberfläche 4 hin gekrümmten Form ausgebildet sein. Die untere Wand der zweiten Grabenstruktur 12 kann eine ebene Oberfläche parallel zur ersten Hauptoberfläche 3 aufweisen.
  • Unter Bezugnahme auf 4 ragt die zweite Grabenstruktur 12 um einen zweiten Wert P2 vom pn-Übergangsabschnitt J (Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8) in Richtung der zweiten Seite der Hauptoberfläche 4 vor. Der zweite Wert P2 ist vorzugsweise im Wesentlichen gleich dem ersten Wert P1 der ersten Grabenstruktur 11 (P1 ≈ P2). Das heißt, die zweite Grabenstruktur 12 kann eine Tiefe aufweisen, die im Wesentlichen der Tiefe der ersten Grabenstruktur 11 entspricht. Der zweite Wert P2 kann kleiner sein als der erste Wert P1 (P2 < P1). Das heißt, die zweite Grabenstruktur 12 kann eine geringere Tiefe aufweisen als die der ersten Grabenstruktur 11. Der zweite Wert P2 kann nicht weniger als 1 um und nicht mehr als 30 um betragen. Der zweite Wert P2 beträgt vorzugsweise nicht weniger als 5 µm.
  • Die zweite Grabenstruktur 12 weist eine andere Struktur auf als die erste Grabenstruktur 11 und ist elektrisch von der ersten Schicht 6, der zweiten Schicht 7 und der dritten Schicht 8 isoliert. Die zweite Grabenstruktur 12 ist elektrisch von der ersten Grabenstruktur 11 getrennt. In dieser Ausführungsform ist die zweite Grabenstruktur 12 in einem elektrisch schwebenden Zustand ausgebildet. Ein in der zweiten Grabenstruktur 12 auftretendes (an sie angelegtes) Potential variiert gemäß einem an die Transistorregion 9A angelegten Potential (elektrischen Feld). Das in der zweiten Grabenstruktur 12 auftretende Potential ist nicht größer als ein maximales Potential, das an die Transistorregion 9A angelegt wird.
  • Die zweite Grabenstruktur 12 schließt einen zweiten Graben 16, einen zweiten isolierenden Film 17 und eine zweite Elektrode 18 ein. Der zweite Graben 16 ist in der ersten Hauptoberfläche 3 so ausgebildet, dass er in den pn-Übergangsabschnitt J eindringt. Insbesondere dringt der zweite Graben 16 durch die zweite Schicht 7 und die dritte Schicht 8 ein, um die erste Schicht 6 zu erreichen. In dieser Ausführungsform erstreckt sich der zweite Graben 16 von der ersten Hauptoberfläche 3 zur Seite der zweiten Hauptoberfläche 4, sodass sie die Schicht 6a mit hoher Konzentration der ersten Schicht 6 erreicht und durch die zweite Schicht 7, die dritte Schicht 8 und die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 eindringt.
  • Der zweite isolierende Film 17 deckt die Innenwände des zweiten Grabens 16 ab. Insbesondere deckt der zweite isolierende Film 17 die gesamten Innenwände (innere Umfangswand, äußere Umfangswand und Bodenwand) des zweiten Grabens 16 ab. Der zweite isolierende Film 17 kann eine Siliziumoxidschicht einschließen. Der zweite isolierende Film 17 schließt vorzugsweise den Siliziumoxidfilm ein, der aus dem Oxid des Chips 2 aufgebaut ist.
  • In dieser Ausführungsform bildet der zweite isolierende Film 17 einen bodenseitigen Isolator 19, der in einem Abschnitt, der die Bodenwand des zweiten Grabens 16 abdeckt, dicker ist als ein Abschnitt, der die Seitenwände (innere Umfangswand und äußere Umfangswand) des zweiten Grabens 16 abdeckt. Das heißt, die zweite Grabenstruktur 12 schließt den bodenseitigen Isolator 19 ein, der so in die Bodenwand des zweiten Grabens 16 eingebettet ist, dass er durchgehend mit dem zweiten isolierenden Film 17 verbunden ist und eine Dicke aufweist, die die Dicke des zweiten isolierenden Films 17 übersteigt.
  • Der bodenseitige Isolator 19 ist vorzugsweise in einer Region eingebettet, die in Bezug auf eine Tiefenrichtung des zweiten Grabens 16 weiter hin zu der Bodenwandseite des zweiten Grabens liegt als der pn-Übergangsabschnitt J (Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8). Besonders bevorzugt kontaktiert der bodenseitige Isolator 19 die Schicht 6a mit hoher Konzentration und die Schicht 6b mit niedriger Konzentration der ersten Schicht 6 in Bezug auf die Tiefenrichtung des zweiten Grabens 16. Selbstverständlich kann der bodenseitige Isolator 19 so eingebettet sein, dass er den pn-Übergangsabschnitt J (Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8) in Bezug auf die Tiefenrichtung des zweiten Grabens 16 kreuzt. In diesem Fall kann der bodenseitige Isolator 19 an der Unterseite die eingebettete Schicht 8a mit niedriger Konzentration oder die eingebettete Schicht 8b mit hoher Konzentration der dritten Schicht 8 kontaktieren. Außerdem kann der bodenseitige Isolator 19 einen Abschnitt der zweiten Schicht 7 kontaktieren.
  • Die zweite Elektrode 18 ist in den zweiten Graben 16 mit dem zweiten isolierenden Film 17 dazwischen eingebettet und ist elektrisch vom Chip 2 isoliert. Insbesondere ist die zweite Elektrode 18 von der ersten Schicht 6, der zweiten Schicht 7 und der dritten Schicht 8 mit dem dazwischen liegenden zweiten isolierenden Film 17 elektrisch isoliert. In dieser Ausführungsform ist die zweite Elektrode 18 der ersten Schicht 6 (genauer gesagt, der Schicht 6a mit hoher Konzentration) zugewandt, mit dem vergleichsweise dicken bodenseitigen Isolator 19 dazwischen auf der Seite der Bodenwand des zweiten Grabens 16. Eine parasitäre Kapazität zwischen der zweiten Elektrode 18 und der ersten Schicht 6 wird durch den bodenseitigen Isolator 19 verringert.
  • Die zweite Elektrode 18 ist elektrisch von der ersten Elektrode 15 der ersten strukturierten Grabenstruktur 11 getrennt. In dieser Ausführungsform ist die zweite Elektrode 18 in einem elektrisch schwebenden Zustand ausgebildet. Die zweite Elektrode 18 schließt vorzugsweise ein leitfähiges Polysilizium ein. Die zweite Elektrode 18 schließt vorzugsweise ein leitfähiges Polysilizium ein, das aus dem gleichen Typ wie die erste Schicht 6 aufgebaut ist (in dieser Ausführungsform der p-Typ). Eine p-Typ-Verunreinigung der zweiten Elektrode 18 ist vorzugsweise Bor.
  • Die Halbleitervorrichtung 1 schließt eine Zwischengrabenregion 20 ein, die in einem Bereich des Chips 2 zwischen der ersten Grabenstruktur 11 und der zweiten Grabenstruktur 12 abgegrenzt ist. Die Zwischengrabenregion 20 ist zwischen der inneren Umfangswand der ersten Grabenstruktur 11 und der äußeren Umfangswand der zweiten Grabenstruktur 12 abgegrenzt und schließt einen Abschnitt der ersten Schicht 6, einen Abschnitt der dritten Schicht 8 und einen Abschnitt der zweiten Schicht 7 ein. Die Breite der Zwischengrabenregion 20 wird durch das Grabenintervall IT bestimmt.
  • Die Zwischengrabenregion 20 ist elektrisch von der ersten Grabenstruktur 11 getrennt. Die Zwischengrabenregion 20 ist elektrisch von der zweiten Grabenstruktur 12 getrennt. In dieser Ausführungsform ist die Zwischengrabenregion 20 in einem elektrisch schwebenden Zustand ausgebildet. Ein in der Zwischengrabenregion 20 auftretendes (anliegendes) Potential variiert gemäß einem an die Transistorregion 9A anzulegenden Potential (elektrischen Feld). Das in der Zwischengrabenregion 20 auftretende Potential ist nicht größer als ein maximales Potential, das an die Transistorregion 9A angelegt wird.
  • Die Halbleitervorrichtung 1 schließt Sinkerregionen 21 des n-Typs ein, die die Seitenwände der zweiten Grabenstruktur 12 im Inneren des Chips 2 bedecken. Die Sinkerregionen 21 sind innerhalb der zweiten Schicht 7 so ausgebildet, dass sie sich entlang der Seitenwände der zweiten Grabenstruktur 12 erstrecken. In dieser Ausführungsform sind die Sinkerregionen 21 als Filme ausgebildet, die sich sowohl entlang der inneren Umfangswand als auch entlang der äußeren Umfangswand der zweiten Grabenstruktur 12 erstrecken. Die Sinkerregionen 21 weisen eine höhere n-Typ Verunreinigungskonzentration auf als die zweite Schicht 7. Die Verunreinigungskonzentration des n-Typs in den Sinkerregionen 21 kann nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1019 cm-3 betragen.
  • Die Sinkerregionen 21 sind ringförmig ausgebildet und erstrecken sich in der Draufsicht entlang der Seitenwände des zweiten Grabens 16. Die unteren Endabschnitte der Sinkerregionen 21 sind mit der dritten Schicht 8 (eingebettete Schicht mit hoher Konzentration 8b) verbunden. In dieser Ausführungsform werden die Sinkerregionen 21 entlang der zweiten Grabenstruktur 12 in Abständen von der ersten Grabenstruktur 11 gebildet und decken eine oder beide (in dieser Ausführungsform beide) der inneren Umfangswand und der äußeren Umfangswand der ersten Grabenstruktur 11 nicht ab.
  • Die Halbleitervorrichtung 1 schließt eine Verunreinigungsregion 22 des p-Typs ein, die in einer Region im Inneren des Chips 2 entlang der Bodenwand der ersten Grabenstruktur 11 gebildet wird. Die Verunreinigungsregion 22 ist in der ersten Schicht 6 so ausgebildet, dass sie die Bodenwand der ersten Grabenstruktur 11 abdeckt. Die Verunreinigungsregion 22 weist eine höhere Verunreinigungskonzentration vom Typ p auf als die erste Schicht 6. Insbesondere ist die Verunreinigungsregion 22 innerhalb der Schicht 6a mit hoher Konzentration in der ersten Schicht 6 ausgebildet und weist eine höhere Verunreinigungskonzentration vom Typ p auf als die Schicht 6a mit hoher Konzentration.
  • In dieser Ausführungsform ist die erste Elektrode 15 als Versorgungsquelle für eine Verunreinigung vom Typ p für die erste Schicht 6 ausgebildet und die Verunreinigungsregion 22 schließt die Verunreinigung vom Typ p der ersten Schicht 6 und die Verunreinigung vom Typ p der ersten Elektrode 15 ein. Die Verunreinigungsregion 22 deckt auch die Seitenwand(en) der ersten Grabenstruktur 11 ab. In dieser Ausführungsform wölbt sich die Verunreinigungsregion 22 in seitlichen Richtungen entlang der ersten Hauptoberfläche 3 von der unteren Oberfläche der ersten Grabenstruktur 11 und deckt die untere Oberfläche der zweiten Grabenstruktur 12 ab. Die Verunreinigungsregion 22 wird vorzugsweise innerhalb der Schicht 6a mit hoher Konzentration der ersten Schicht 6 in einem Abstand von der Schicht 6b mit niedriger Konzentration der ersten Schicht 6 gebildet.
  • Unter Bezugnahme auf 3 schließt die Halbleitervorrichtung 1 einen MISFET 30 eines planaren Gate-Typs als Beispiel für eine funktionale Vorrichtung ein, die in der Transistorregion 9A ausgebildet ist. Die Veranschaulichung des MISFET 30 wird in 2 weggelassen. Gemäß der Höhe der zwischen Drain und Source anzulegenden Drain-Source-Spannung kann der MISFET 30 die Form eines HV (Hochspannungs)-MISFET (z. B. nicht weniger als 100 V und nicht mehr als 1000 V), eines MV (Mittelspannungs)-MISFET (z. B. nicht weniger als 30 V und nicht mehr als 100 V) oder eines LV (Niederspannungs)-MISFET (z. B. nicht weniger als 1 V und nicht mehr als 30 V) annehmen. Obwohl in dieser Ausführungsform ein Beispiel beschrieben wird, bei dem der MISFET 30 aus einem HV-MISFET aufgebaut ist, soll dies den MISFET 30 nicht auf einen HV-MISFET beschränken.
  • Der MISFET 30 ist aus mindestens einer MISFET-Zelle aufgebaut, die in der Transistorregion 9A gebildet wird. In dieser Ausführungsform schließt die MISFET-Zelle mindestens eine (eine in dieser Ausführungsform) einer ersten Well-Region 31 des n-Typs, mindestens eine (eine Vielzahl in dieser Ausführungsform) einer zweiten Well-Region 32 des p-Typs, mindestens eine (eine Vielzahl in dieser Ausführungsform) einer Drain Region 33 des n-Typs, mindestens eine (eine Vielzahl in dieser Ausführungsform) einer Source Region 34 des n-Typs ein, mindestens eine (mehrere in dieser Ausführungsform) einer Kanalregion 35 des p-Typs, mindestens eine (mehrere in dieser Ausführungsform) einer Kontaktregion 36 des p-Typs, mehrere flache Grabenstrukturen 37 und mindestens eine (mehrere in dieser Ausführungsform) einer planaren Gate-Struktur 38 in Schnittansicht. Die flachen Grabenstrukturen 37 können als „STI (Flache Grabenisolierung) Strukturen“ bezeichnet werden.
  • Die erste Well-Region 31 wird in einem Oberflächenschicht-Abschnitt der zweiten Schicht 7 in der Transistorregion 9A gebildet. Die erste Well-Region 31 weist eine höhere Verunreinigungskonzentration vom Typ n auf als die zweite Schicht 7. Die Vielzahl der zweiten Well-Regionen 32 werden in Oberflächenschichtabschnitten der zweiten Schicht 7 in Abständen von der ersten Well-Region 31 in der Transistorregion 9A gebildet. Eine zweite Well-Region 32 wird in einem Abstand zu einer Seite in der ersten Richtung X von der ersten Well-Region 31 gebildet und eine weitere zweite Well-Region 32 wird in einem Abstand zu einer anderen Seite in der ersten Richtung X von der ersten Well-Region 31 gebildet.
  • Die Drain-Region 33 wird in einem Oberflächenschichtabschnitt der ersten Well-Region 31 in Abschnitten einwärts von den Kanten der ersten Well-Region 31 gebildet. Die Vielzahl der Quellregionen 34 sind jeweils in einem Oberflächenschichtabschnitt der entsprechenden zweiten Well-Region 32 in Abschnitten nach innen von den Kanten der entsprechenden zweiten Well-Region 32 gebildet. Die Vielzahl der Kanalregionen 35 sind jeweils zwischen der zweiten Schicht 7 und der entsprechenden Quellregion 34 in einem Oberflächenschichtabschnitt der entsprechenden zweiten Well-Region 32 ausgebildet. Die Vielzahl der Kontaktregionen 36 sind jeweils in einem Oberflächenschichtabschnitt der entsprechenden zweiten Well-Region 32 in Abschnitten innerhalb der peripheren Kanten der entsprechenden zweiten Well-Region 32 ausgebildet. Die Vielzahl der Kontaktregionen 36 grenzen an die entsprechenden Quellregionen 34.
  • Die Vielzahl der flachen Grabenstrukturen 37 sind jeweils in der zweiten Schicht 7 in einem Abstand von der dritten Schicht 8 in Bezug auf die Dickenrichtung der zweiten Schicht 7 ausgebildet. Die Mehrzahl der flachen Grabenstrukturen 37 werden vorzugsweise an tiefen Positionen in Abständen zur ersten Hauptoberfläche 3 seitlich von einem Seitenabschnitt der ersten Well Region 31 und Seitenabschnitten der zweiten Well Regionen 32 gebildet. Die Vielzahl der flachen Grabenstrukturen 37 werden entlang der peripheren Kanten der Drain-Region 33 gebildet und grenzen die Drain-Region 33 von anderen Regionen ab.
  • Die Vielzahl der flachen Grabenstrukturen 37 werden entlang der äußeren Kanten (Randkanten an den Seiten der Grabenabtrennungsstruktur 10) der Vielzahl der zweiten Well-Regionen 32 gebildet und grenzen die Vielzahl der zweiten Well-Regionen 32 von anderen Regionen ab. Die Vielzahl der flachen Grabenstrukturen 37 schließt jeweils einen flachen Graben 39 und einen eingebetteten Isolator 40 ein. Jeder flache Graben 39 ist in der ersten Hauptoberfläche 3 angelegt. Jeder eingebettete Isolator 40 ist in den flachen Graben 39 eingebettet.
  • Die Vielzahl der planaren Gate-Strukturen 38 sind jeweils auf der zweiten Schicht 7 (erste Hauptoberfläche 3) so ausgebildet, dass sie die entsprechende Kanalregion 35 abdecken und das Ein- und Ausschalten der entsprechenden Kanalregion 35 steuern. In dieser Ausführungsform sind die mehreren planaren Gate-Strukturen 38 jeweils so ausgebildet, dass sie sich zwischen der ersten Well-Region 31 und der entsprechenden Quellregion 34 erstrecken. Die Vielzahl der planaren Gate-Strukturen 38 kann Abschnitte der flachen Grabenstrukturen 37 abdecken, die die Drain-Region 33 begrenzen.
  • Die Vielzahl der planaren Gate-Strukturen 38 schließen jeweils einen isolierenden Film 41 und eine Gate-Elektrode 42 ein, die in dieser Reihenfolge von der Seite der zweiten Schicht 7 aus einlaminiert sind. Der isolierende Film 41 des Gates kann eine Siliziumoxidschicht einschließen. Der isolierende Film 41 des Gates schließt vorzugsweise die Siliziumoxidschicht ein, die aus dem Oxid des Chips 2 aufgebaut ist. Die Gate-Elektrode 42 schließt vorzugsweise ein leitfähiges Polysilizium ein. Die Gate-Elektrode 42 schließt vorzugsweise ein leitfähiges Polysilizium ein, das vom gleichen Typ ist wie die erste Schicht 6 (d. h. vom p-Typ). Eine p-Typ-Verunreinigung der Gate-Elektrode 42 ist vorzugsweise Bor. Selbstverständlich kann die Gate-Elektrode 42 einen Leitfähigkeitstyp vom n-Typ aufweisen.
  • Die zweite Grabenstruktur 12 kann eine andere Form annehmen als die in 3 und 4 gezeigte Form. Weitere Konfigurationsbeispiele für die zweite Grabenstruktur 12 werden im Folgenden unter Bezugnahme auf 5A und 5B veranschaulicht. 5A ist eine Schnittansicht, die die in 4 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur 12 gemäß einem zweiten Konfigurationsbeispiel zeigt. Im Folgenden werden die Strukturen, die den in 1 bis 4 beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 5A kann die zweite Grabenstruktur 12 angenommen werden, die keinen bodenseitigen Isolator 19 aufweist. Das heißt, die zweite Grabenstruktur 12 kann den zweiten isolierenden Film 17 einschließen, der die Innenwände (innere Umfangswand, äußere Umfangswand und Bodenwand) des zweiten Grabens 16 mit einer im Wesentlichen einheitlichen Dicke abdeckt. In diesem Fall weist der zweite isolierende Film 17 vorzugsweise eine Dicke auf, die weniger als die Hälfte der zweiten Grabenbreite W2 der zweiten Grabenstruktur 12 beträgt. Die Dicke des zweiten isolierenden Films 17 ist eine Dicke entlang einer normalen Richtung zu einer Wandoberfläche der zweiten Grabenstruktur 12 (zweiter Graben 16).
  • Die Dicke des zweiten isolierenden Films 17 beträgt vorzugsweise weniger als die Hälfte der Breite der Bodenwand der zweiten Grabenstruktur 12. Die Breite der Bodenwand der zweiten Grabenstruktur 12 ist eine Breite in einer Richtung orthogonal zu der Richtung, in der sich die zweite Grabenstruktur 12 in der Draufsicht erstreckt. Unter diesem Zustand kann die zweite Grabenbreite W2 nicht kleiner sein als die erste Grabenbreite W1 der ersten Grabenstruktur 11 (W1 ≤ W2) oder kann kleiner sein als die erste Grabenbreite W1 (W1 > W2).
  • 5B ist eine Schnittansicht, die die in 4 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur 12 gemäß einem dritten Konfigurationsbeispiel zeigt. Im Folgenden werden die Strukturen, die den in 1 bis 4 beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 5B kann die zweite Grabenstruktur 12 angenommen werden, die keine zweite Elektrode 18 aufweist. Das heißt, die zweite Grabenstruktur 12 kann den zweiten isolierenden Film 17 einschließen, der als integrales Element in den zweiten Graben 16 eingebettet ist. In diesem Fall kann die zweite Grabenstruktur 12 als „isolierende Grabenstruktur“ bezeichnet werden. Unter diesem Zustand kann die zweite Grabenbreite W2 nicht kleiner sein als die erste Grabenbreite W1 der ersten Grabenstruktur 11 (W1 ≤ W2) oder kann kleiner sein als die erste Grabenbreite W1 (W1 > W2).
  • 6 ist ein Diagramm, das die Durchbruchspannungen VB der in 1, 5A und 5B gezeigten Halbleitervorrichtungen 1 zusammen mit einer Durchbruchspannung VB einer Halbleitervorrichtung gemäß einem Referenzbeispiel zeigt. In 6 zeigt die Ordinate die Durchbruchspannung VB [V] und die Abszisse den Gegenstand (die Halbleitervorrichtung, die das Messobjekt ist). Hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6.
  • Ein erster Diagrammbalken G1, ein zweiter Diagrammbalken G2, ein dritter Diagrammbalken G3 und ein vierter Diagrammbalken G4 sind in 6 dargestellt. Der erste Diagrammbalken G1 zeigt die Durchbruchspannung VB der Halbleitervorrichtung nach dem Referenzbeispiel. Die Halbleitervorrichtung gemäß dem Referenzbeispiel weist die gleiche Struktur wie die Halbleitervorrichtung 1 auf, mit der Ausnahme, dass sie die zweite Grabenstruktur 12 nicht einschließt. Andere Beschreibungen der Halbleitervorrichtung nach dem Referenzbeispiel werden weggelassen.
  • Der zweite Diagrammbalken G2 zeigt die Durchbruchsspannung VB der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem dritten Konfigurationsbeispiel einschließt (siehe 5B). Der dritte Diagrammbalken G3 zeigt die Durchbruchspannung VB der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem zweiten Konfigurationsbeispiel einschließt (siehe 5A). Der vierte Diagrammbalken G4 zeigt die Durchbruchspannung VB der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem ersten Konfigurationsbeispiel einschließt (siehe 3 und 4) .
  • Unter Bezugnahme auf die ersten bis vierten Diagrammbalken G1 bis G4 erhöhte sich die Durchbruchspannung VB in der Reihenfolge der Halbleitervorrichtung nach dem Referenzbeispiel, der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem dritten Konfigurationsbeispiel einschließt, der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem zweiten Konfigurationsbeispiel einschließt, und der Halbleitervorrichtung 1, die die zweite Grabenstruktur 12 nach dem ersten Konfigurationsbeispiel einschließt.
  • Diese Ergebnisse haben gezeigt, dass die Grabenabtrennungsstruktur 10 vorzugsweise eine MultiGrabenstruktur aufweist, die die erste Grabenstruktur 11 und die zweite Grabenstruktur 12 einschließt (siehe die zweiten bis vierten Diagrammbalken G2 bis G4) . Bei dieser Struktur wird eine elektrische Feldkonzentration in Bezug auf die erste Grabenstruktur 11 durch die zweite Grabenstruktur 12 entspannt und die Durchbruchspannung VB verbessert.
  • Es hat sich gezeigt, dass, wenn die Grabenabtrennungsstruktur 10 die Multi-Trench-Struktur aufweist, es besonders vorteilhaft ist, wenn die erste Grabenstruktur 11 die erste Grabenelektrodenstruktur aufweist, die die erste Elektrode 15 einschließt, und die zweite Grabenstruktur 12 die zweite Grabenelektrodenstruktur aufweist, die die zweite Elektrode 18 einschließt (siehe den dritten und vierten Diagrammbalken G3 und G4). Mit dieser Struktur wird eine elektrische Feldkonzentration in Bezug auf die zweite Grabenstruktur 12 ferner entspannt und die Durchbruchspannung VB weiter verbessert.
  • Ferner wurde gezeigt, dass die zweite Grabenstruktur 12 vorzugsweise den bodenseitigen Isolator 19 in die Struktur einschließt, die die zweite Elektrode 18 enthält (siehe den vierten Diagrammbalken G4). Wenn der bodenseitige Isolator 19 eingeschlossen ist, wird der Bereich, in dem sich die erste Schicht 6 und die zweite Elektrode 18 in der zweiten Grabenstruktur 12 gegenüberstehen, verringert und die parasitäre Kapazität der zweiten Grabenstruktur 12 reduziert. Folglich wird die Konzentration des elektrischen Feldes in Bezug auf die zweite Grabenstruktur 12 ferner entspannt und die Durchbruchspannung VB weiter verbessert.
  • Wie oben beschrieben, schließt die Halbleitervorrichtung 1 den Chip 2, den pn-Übergangsabschnitt J, die Transistorregion 9A (Vorrichtungsregion 9), die erste Grabenstruktur 11, und die zweite Grabenstruktur 12 ein. Der Chip 2 weist die erste Hauptoberfläche 3 auf der einen Seite und die zweite Hauptoberfläche 4 auf der anderen Seite auf. Der pn-Übergangsabschnitt J ist so ausgebildet, dass er sich in horizontaler Richtung entlang der ersten Hauptoberfläche 3 in einem Zwischenabschnitt innerhalb des Chips 2 zwischen der ersten Hauptoberfläche 3 und der zweiten Hauptoberfläche 4 erstreckt. Die Transistorregion 9A ist in der ersten Hauptoberfläche 3 bereitgestellt.
  • Die erste Grabenstruktur 11 ist in der ersten Hauptoberfläche 3 so ausgebildet, dass sie in den pn-Übergangsabschnitt J eindringt und die Transistorregion 9A in der ersten Hauptoberfläche 3 abgrenzt. Die zweite Grabenstruktur 12 ist in der ersten Hauptoberfläche 3 so ausgebildet, dass sie durch den pn-Übergangsabschnitt J eindringt und die Transistorregion 9A in der Region abgrenzt, die weiter hin zu der Seite der Transistorregion 9A liegt als die erste Grabenstruktur 11. Mit dieser Struktur kann eine Halbleitervorrichtung 1 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • Aus einem anderen Blickwinkel betrachtet, schließt die Halbleitervorrichtung 1 die erste Schicht 6 des p-Typs, die zweite Schicht 7 des p-Typs oder des n-Typs (der n-Typ in dieser Ausführungsform), die dritte Schicht 8 des n-Typs, die Transistorregion 9A (Ausführungsform 9), die erste Grabenstruktur 11 (erste Grabenelektrodenstruktur) und die zweite Grabenstruktur 12 (zweite Grabenelektrodenstruktur) ein. Die zweite Schicht 7 ist auf die erste Schicht 6 laminiert. Die dritte Schicht 8 ist zwischen der ersten Schicht 6 und der zweiten Schicht 7 eingefügt. Die Vorrichtungsregion 9 ist in der zweiten Schicht 7 bereitgestellt.
  • Die erste Grabenstruktur 11 dringt durch die zweite Schicht 7 und die dritte Schicht 8 ein und erreicht so die erste Schicht 6. Die erste Grabenstruktur 11 grenzt die Transistorregion 9A in der zweiten Schicht 7 ab. Die zweite Grabenstruktur 12 dringt durch die zweite Schicht 7 und die dritte Schicht 8 ein und erreicht so die erste Schicht 6. Die zweite Grabenstruktur 12 grenzt die Transistorregion 9A in der Region der zweiten Schicht 7 ferner zur Transistorregion 9A hin ab als die erste Grabenstruktur 11. Mit dieser Struktur kann eine Halbleitervorrichtung 1 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • Vorzugsweise ist die erste Grabenstruktur 11 elektrisch mit dem Chip 2 verbunden. Insbesondere ist die erste Grabenstruktur 11 vorzugsweise aus der ersten Grabenelektrodenstruktur aufgebaut, die elektrisch mit der ersten Schicht 6 verbunden und von der zweiten Schicht 7 und der dritten Schicht 8 elektrisch isoliert ist. Vorzugsweise ist die zweite Grabenstruktur 12 von dem Chip 2 elektrisch isoliert. Insbesondere ist die zweite Grabenstruktur 12 vorzugsweise aus der zweiten Grabenelektrodenstruktur aufgebaut, die von der ersten Schicht 6, der zweiten Schicht 7 und der dritten Schicht 8 elektrisch isoliert ist. Das heißt, die zweite Grabenstruktur 12 weist vorzugsweise eine Elektrodenstruktur auf, die sich von der ersten Grabenstruktur 11 unterscheidet. Mit dieser Struktur kann die Konzentration des elektrischen Feldes in Bezug auf die zweite Grabenstruktur 12 entspannt werden und die Durchbruchspannung VB kann dadurch ferner verbessert werden.
  • Die zweite Grabenstruktur 12 ist vorzugsweise elektrisch von der ersten Grabenstruktur 11 getrennt. Die zweite Grabenstruktur 12 ist vorzugsweise in elektrisch schwebendem Zustand ausgebildet. Vorzugsweise soll in der zweiten Grabenstruktur 12 ein anderes Potential als in der ersten Struktur 11 auftreten.
  • Vorzugsweise weist die erste Grabenstruktur 11 die erste Grabenbreite W1 und die zweite Grabenstruktur 12 die zweite Grabenbreite W2 auf, die nicht größer als die erste Grabenbreite W1 ist (W2 < W1). Vorzugsweise wird die zweite Grabenstruktur 12 in einem Abstand gebildet, der nicht größer ist als die erste Grabenbreite W1. Die erste Grabenbreite W1 kann nicht weniger als 0,5 um und nicht mehr als 10 um betragen.
  • Vorzugsweise ist die erste Grabenstruktur 11 in einer zur Dickenrichtung (zweite Hauptoberfläche 4 Seite) konvergierenden Form ausgebildet. Vorzugsweise ist die zweite Grabenstruktur 12 in einer zur Dickenrichtung (zweite Hauptoberfläche 4 Seite) konvergierenden Form ausgebildet. Vorzugsweise umgibt die erste Grabenstruktur 11 die Vorrichtungsregion 9 in der Draufsicht. Vorzugsweise umgibt die zweite Grabenstruktur 12 die Vorrichtungsregion 9 in der Draufsicht.
  • Vorzugsweise schließt die erste Grabenstruktur 11 den ersten Graben 13 ein, der durch die zweite Schicht 7 und die dritte Schicht 8 eindringt, um die erste Schicht 6 zu erreichen, den ersten isolierenden Film 14, der die Innenwände des ersten Grabens 13 bedeckt, um die erste Schicht 6 freizulegen, und die erste Elektrode 15, die in den ersten Graben 13 mit dem ersten isolierenden Film 14 dazwischen eingebettet ist, um mit der ersten Schicht 6 elektrisch verbunden und von der zweiten Schicht 7 und der dritten Schicht 8 elektrisch isoliert zu sein.
  • Vorzugsweise schließt die zweite Grabenstruktur 12 den zweiten Graben 16 ein, der durch die zweite Schicht 7 und die dritte Schicht 8 eindringt, um die erste Schicht 6 zu erreichen, den zweiten isolierenden Film 17, der die Innenwände des zweiten Grabens 16 bedeckt, und die zweite Elektrode 18, die in den zweiten Graben 16 mit dem zweiten isolierenden Film 17 dazwischen eingebettet ist, so dass sie von der ersten Schicht 6, der zweiten Schicht 7 und der dritten Schicht 8 elektrisch isoliert ist.
  • Vorzugsweise schließt die erste Elektrode 15 ein leitfähiges Polysilizium vom p-Typ ein. Vorzugsweise schließt die zweite Elektrode 18 ein leitfähiges Polysilizium vom p-Typ ein. Vorzugsweise schließt die zweite Grabenstruktur 12 den bodenseitigen Isolator 19 ein, der so in die Bodenwand des zweiten Grabens 16 eingebettet ist, dass er durchgehend mit dem zweiten isolierenden Film 17 verbunden ist und eine Dicke aufweist, die die Dicke des zweiten isolierenden Films 17 übersteigt. Vorzugsweise ist die zweite Elektrode 18 in den zweiten Graben 16 eingebettet, wobei der zweite isolierende Film 17 und der bodenseitige Isolator 19 dazwischen liegen. Mit dieser Struktur kann die Konzentration des elektrischen Feldes in Bezug auf die zweite Grabenstruktur 12 entspannt werden und die Durchbruchspannung VB kann dadurch ferner verbessert werden.
  • Vorzugsweise schließt die erste Schicht 6 die Schicht 6a mit hoher Konzentration des p-Typs ein, die eine vergleichsweise hohe Verunreinigungskonzentration aufweist, und die Schicht 6b mit niedriger Konzentration des p-Typs, die auf die Schicht 6a mit hoher Konzentration laminiert ist und eine niedrigere Verunreinigungskonzentration als die Schicht 6a mit hoher Konzentration aufweist. Vorzugsweise ist die dritte Schicht 8 auf die Schicht 6b mit niedriger Konzentration laminiert. In diesem Fall wird die Schicht 6a mit hoher Konzentration vorzugsweise aus dem Halbleitersubstrat des p-Typs gebildet.
  • Vorzugsweise schließt die dritte Schicht 8 die eingebettete Schicht 8a des n-Typs mit niedriger Konzentration ein, die auf die erste Schicht 6 laminiert ist und eine vergleichsweise niedrige Verunreinigungskonzentration aufweist, und die eingebettete Schicht 8b des n-Typs mit hoher Konzentration, die auf die eingebettete Schicht 8a mit niedriger Konzentration laminiert ist und eine höhere Verunreinigungskonzentration aufweist als die eingebettete Schicht 8a mit niedriger Konzentration. In diesem Fall wird die zweite Schicht 7 vorzugsweise auf die mit hoher Konzentration eingebettete Schicht 8b laminiert. Bei dieser Struktur kann die Konzentration des elektrischen Feldes in Bezug auf die zweite Grabenstruktur 12 durch die eingebettete Schicht 8a mit geringer Konzentration entspannt werden. Im Vergleich zu einem Fall, in dem die dritte Schicht 8 eine einschichtige Struktur aufweist, die nur aus der eingebetteten Schicht mit hoher Konzentration 8b aufgebaut ist, kann die Spannungsfestigkeit also verbessert werden.
  • Vorzugsweise schließt die Halbleitervorrichtung 1 die Verunreinigungsregion 22 des p-Typs ein, die in der Region im Inneren des Chips 2 entlang der Bodenwand der ersten Grabenstruktur 11 gebildet wird. Vorzugsweise ist die Verunreinigungsregion 22 in der ersten Schicht 6 ausgebildet und weist eine höhere Verunreinigungskonzentration auf als die erste Schicht 6. Vorzugsweise deckt die Verunreinigungsregion 22 die Bodenwand der zweiten Grabenstruktur 12 ab. Vorzugsweise schließt die Halbleitervorrichtung 1 die Sinkerregion 21 des n-Typs ein, die die Seitenwand der zweiten Grabenstruktur 12 im Inneren des Chips 2 abdeckt. Vorzugsweise ist die Sinkerregion 21 innerhalb der zweiten Schicht 7 so ausgebildet, dass sie sich entlang der Seitenwand der zweiten Grabenstruktur 12 erstreckt.
  • 7 entspricht 3 und ist eine Schnittansicht, die eine Halbleitervorrichtung 51 nach einer zweiten Ausführungsform zeigt. Im Folgenden werden Strukturen, die den für die erste Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung wird weggelassen.
  • Wie in der ersten Ausführungsform schließt die Halbleitervorrichtung 51 die erste Grabenstruktur 11 ein, die elektrisch mit dem Chip 2 (erste Schicht 6) verbunden ist, und die zweite Grabenstruktur 12, die von dem Chip 2 elektrisch isoliert ist. Die zweite Grabenstruktur 12 ist in elektrisch schwebendem Zustand ausgebildet. In dieser Ausführungsform schließt die Halbleitervorrichtung 51 die Zwischengrabenregion 20 ein, an die, anders als in der ersten Ausführungsform, ein Zwischengrabenpotential VI von nicht weniger als 0 V angelegt werden soll. Das Zwischengrabenpotential VI wird von außerhalb des Chips 2 an die Zwischengrabenregion 20 angelegt.
  • Vorzugsweise wird das Zwischengrabenpotential VI auf einen beliebigen Wert in einem Potentialbereich von nicht weniger als 0 V und nicht mehr als einem maximalen Wert des Potentials eingestellt, das an die Transistorregion 9A (MISFET 30) angelegt werden soll. Vorzugsweise ist das Zwischengrabenpotential VI größer als 0 V. Vorzugsweise unterscheidet sich das Zwischengrabenpotential VI von dem Potential, das an die erste Grabenstruktur 11 angelegt werden soll. Vorzugsweise unterscheidet sich das Zwischengrabenpotential VI von dem Potential, das an die zweite Grabenstruktur 12 angelegt werden soll.
  • Vorzugsweise unterscheidet sich das Zwischengrabenpotential VI von dem Potential, das an den MISFET 30 (Transistorregion 9B) angelegt wird. Das Potential in der Zwischengrabenregion 20 wird auf das Zwischengrabenpotential VI angehoben. In einem Zustand, in dem das Zwischengrabenpotential VI angelegt werden soll, bildet sich in der Zwischengrabenregion 20 ein Potentialgradient, der von der Seite der ersten Hauptoberfläche 3 zur Seite der ersten Schicht 6 allmählich abnimmt.
  • In dieser Ausführungsform schließt die Halbleitervorrichtung 51 eine erste Kontaktelektrode 52 ein, die elektrisch mit der Zwischengrabenregion 20 auf dem Chip 2 (zweite Schicht 7) verbunden ist. In 7 ist die erste Kontaktelektrode 52 auf einfache Weise durch eine Linie veranschaulicht. Die erste Kontaktelektrode 52 legt das Zwischengrabenpotential VI an die Zwischengrabenregion 20 an.
  • 8 ist ein Diagramm, das die Durchbruchsspannung VB der in 7 gezeigten Halbleitervorrichtung 51 zeigt. In 8 zeigt die Ordinate die Durchbruchsspannung VB [V] und die Abszisse das Zwischengrabenpotential VI [V]. Hier werden willkürliche Zwischengrabenpotentiale VI in einem Bereich zwischen 0 V und 30 V an die Zwischengrabenregion 20 angelegt. Auch hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6. Die Zwischengrabenpotentiale VI können durch Zwischengrabenspannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6 ersetzt werden.
  • Eine erste polygonale Linie L1 (siehe durchgezogene Linie durch die eingezeichneten schwarzen Kreise), eine zweite polygonale Linie L2 (siehe gestrichelte Linie durch die eingezeichneten weißen Kreise) und eine dritte polygonale Linie L3 (siehe gestrichelte Linie durch die eingezeichneten Quadrate) sind in 8 dargestellt. Die erste polygonale Linie L1 zeigt die Durchbruchspannung VB der Halbleitervorrichtung 51. Die zweite polygonale Linie L2 zeigt eine Spannung an der zweiten Grabenstruktur 12. Die dritte polygonale Linie L3 zeigt eine Differenzspannung, die sich aus der Subtraktion der Spannung an der zweiten Grabenstruktur 12 von der Durchbruchspannung VB ergibt.
  • Unter Bezugnahme auf die erste polygonale Linie L1 steigt die Durchbruchsspannung VB mit der Erhöhung des Zwischengrabenpotentials VI. Bezogen auf die zweite polygonale Linie L2 stieg die Spannung in der zweiten Grabenstruktur 12 mit dem Anstieg des Zwischengrabenpotentials VI. Bei der dritten Polygonlinie L3 hingegen blieb die Differenzspannung unabhängig von der Erhöhung des Zwischengrabenpotentials VI im Wesentlichen konstant.
  • Die obigen Ausführungen haben gezeigt, dass es besser ist, die Zwischengrabenregion 20 auf einem Zwischengrabenpotential VI von mindestens 0 V zu fixieren, als sie in einem elektrisch schwebenden Zustand zu bilden. Außerdem wurde gezeigt, dass, wenn die Spannung an der zweiten Grabenstruktur 12, wenn das Zwischengrabenpotential VI 0 V beträgt, als Referenzwert eingestellt wird, eine Menge der Spannung an der zweiten Grabenstruktur 12 vom Referenzwert zur Durchbruchspannung VB hinzugefügt wird. In dieser Ausführungsform lag die Menge der Spannungserhöhung an der zweiten Grabenstruktur 12 in einem Bereich von nicht weniger als 40 % und nicht mehr als 50 % des Zwischengrabenpotentials VI. Mit anderen Worten, der Durchbruchsspannung VB (Spannung an der zweiten Grabenstruktur 12) wurde ein Wert im Bereich von nicht weniger als 40 % und nicht mehr als 50 % des Zwischengrabenpotentials VI hinzugefügt.
  • Wie oben beschrieben, schließt die Halbleitervorrichtung 51 die Zwischengrabenregion 20 ein, an die das Zwischengrabenpotential VI von nicht weniger als 0 V in der Region zwischen der ersten Grabenstruktur 11 und der zweiten Grabenstruktur 12 angelegt werden soll. Mit dieser Struktur kann eine Halbleitervorrichtung 51 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • 9 entspricht 7 und ist eine Schnittansicht, die eine Halbleitervorrichtung 53 nach einer dritten Ausführungsform zeigt. Im Folgenden werden Strukturen, die den für die erste und zweite Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Wie in der ersten Ausführungsform schließt die Halbleitervorrichtung 53 die erste Grabenstruktur 11, die elektrisch mit dem Chip 2 (erste Schicht 6) verbunden ist, und die Zwischengrabenregion 20 ein, die im elektrisch schwebenden Zustand ausgebildet ist. In dieser Ausführungsform schließt die Halbleitervorrichtung 53 die zweite Grabenstruktur 12 ein, an die, anders als in der ersten Ausführungsform, ein Grabenpotential VT von nicht weniger als 0 V angelegt werden soll. Das Grabenpotential VT wird von der Außenseite des Chips 2 an die zweite Grabenstruktur 12 angelegt.
  • Vorzugsweise wird das Grabenpotential VT auf einen beliebigen Wert in einem Potentialbereich von nicht weniger als 0 V und nicht mehr als einem maximalen Wert des Potentials eingestellt, das an die Transistorregion 9A (MISFET 30) angelegt werden soll. Vorzugsweise ist das Grabenpotential VT größer als 0 V. Vorzugsweise unterscheidet sich das Grabenpotential VT von dem Potential, das an die erste Grabenstruktur 11 angelegt werden soll. Vorzugsweise unterscheidet sich das Zwischengrabenpotential VT von dem Potential, das an die Zwischengrabenregion 20 angelegt wird. Vorzugsweise unterscheidet sich das Zwischengrabenpotential VI von dem Potential, das an den MISFET 30 (Transistorregion 9B) angelegt wird. Das Potenzial an der zweiten Grabenstruktur 12 wird auf das Grabenpotenzial VT angehoben. In einem Zustand, in dem das Grabenpotential VT angelegt werden soll, bildet sich in der zweiten Grabenstruktur 12 ein Potentialgradient, der von der Seite der ersten Hauptoberfläche 3 zur Seite der ersten Strukturschicht 6 allmählich abnimmt.
  • In dieser Ausführungsform schließt die Halbleitervorrichtung 53 eine zweite Kontaktelektrode 54 auf dem Chip 2 (zweite Strukturschicht 7) ein, die elektrisch mit der zweiten Grabenstruktur 12 verbunden ist. In 9 ist die erste Kontaktelektrode 52 auf einfache Weise durch eine Linie veranschaulicht. Die zweite Kontaktelektrode 54 legt das Grabenpotential VT an die zweite Grabenstruktur 12 an.
  • 10 ist ein Diagramm, das die Durchbruchsspannung VB der in 9 gezeigten Halbleitervorrichtung 53 zeigt. In 10 zeigt die Ordinate die Durchbruchsspannung VB [V] und die Abszisse das Grabenpotential VT [V]. Hier werden willkürliche Grabenpotentiale VT in einem Bereich zwischen 0 V und 60 V an die zweite Grabenstruktur 12 angelegt. Auch hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6. Das Grabenpotential VT kann durch Zwischengrabenpotentiale auf der Basis des Potentials (= 0 V) der ersten Schicht 6 ersetzt werden.
  • Eine einzelne polygonale Linie LA ist in 10 dargestellt. Die einzelne polygonale Linie LA zeigt die Durchbruchspannung VB der Halbleitervorrichtung 53. Bezogen auf die polygonale Linie LA steigt die Durchbruchsspannung VB mit der Erhöhung des Grabenpotentials VT. Es hat sich gezeigt, dass es besser ist, die zweite Grabenstruktur 12 auf einem Grabenpotential VT von mindestens 0 V zu fixieren, als sie in einem elektrisch schwebenden Zustand zu bilden.
  • Wie oben beschrieben, schließt die Halbleitervorrichtung 53 die zweite Grabenstruktur 12 ein, an die das Grabenpotential VT von nicht weniger als 0 V angelegt werden soll. Mit dieser Struktur kann eine Halbleitervorrichtung 53 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • 11 entspricht 7 und ist eine Schnittansicht, die eine Halbleitervorrichtung 55 nach einer vierten Ausführungsform zeigt. Im Folgenden werden Strukturen, die den für die erste bis dritte Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 11 weist die Halbleitervorrichtung 55 eine Struktur auf, in der die Halbleitervorrichtung 51 nach der zweiten Ausführungsform und die Halbleitervorrichtung 53 nach der dritten Ausführungsform kombiniert sind. Das heißt, die Halbleitervorrichtung 55 schließt die erste Grabenstruktur 11 ein, die elektrisch mit dem Chip 2 (erste Schicht 6) verbunden ist, die zweite Grabenstruktur 12, an die das Zwischengrabenpotential VT von nicht weniger als 0 V angelegt werden soll, und die Zwischengrabenregion 20, an die das Zwischengrabenpotential VI von nicht weniger als 0 V angelegt werden soll. Außerdem schließt die Halbleitervorrichtung 55 auf dem Chip 2 (zweite Schicht 7) die erste Kontaktelektrode 52 ein, die elektrisch mit der Zwischengrabenregion 20 verbunden ist, und die zweite Kontaktelektrode 54, die elektrisch mit der zweiten Struktur 12 verbunden ist. In 11 sind die erste Kontaktelektrode 52 und die zweite Kontaktelektrode 54 in einfacher Weise durch Linien veranschaulicht.
  • Wie oben beschrieben, kann mit der Halbleitervorrichtung 55 eine Wirkung zur Verbesserung der Stehspannung unter Verwendung des Zwischengrabenpotentials VI und eine Wirkung zur Verbesserung der Stehspannung unter Verwendung des Grabenpotentials VT ermittelt werden. So kann eine Halbleitervorrichtung 55 bereitgestellt werden, mit der die Stehspannung (speziell die Durchbruchspannung VB) verbessert werden kann.
  • 12 entspricht 3 und ist eine Schnittansicht, die eine Halbleitervorrichtung 61 nach einer fünften Ausführungsform zeigt. 13 ist eine vergrößerte Schnittansicht der wichtigsten Abschnitte der in 12 dargestellten Struktur. Im Folgenden werden Strukturen, die den für die erste bis vierten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 12 und 13 schließt die Halbleitervorrichtung 61 Seitenwand-Pufferschichten 62 vom n-Typ ein. Die Seitenwandpufferschichten 62 ragen von den Abzweigungsabschnitten 63 der dritten Schicht 8 und den Seitenwänden der zweiten Grabenstruktur 12 in Richtung der ersten Schicht 6 in der Vorrichtungsregion 9 und erstrecken sich als Filmschichten entlang der Seitenwände der zweiten Grabenstruktur 12. Bei den Abzweigungsabschnitten 63 handelt es sich ebenfalls um Abzweigungsabschnitte des pn-Übergangsabschnitts J und der Seitenwände der zweiten Grabenstruktur 12.
  • Die Seitenwandpufferschichten 62 erstrecken sich von den Abzweigungsabschnitten 63 der zweiten Grabenstruktur 12, die der Vorrichtungsregion 9 der Grabenabtrennungsstruktur 10 am nächsten liegt, in Richtung der Bodenwand der zweiten Grabenstruktur 12. In dieser Ausführungsform werden die Abzweigungsabschnitte 63 von der in geringer Konzentration eingebetteten Schicht 8a der dritten Schicht 8 und der zweiten Grabenstruktur 12 gebildet. Die Seitenwandpufferschichten 62 ragen daher von der niedrig konzentrierten eingebetteten Schicht 8a in Richtung der Bodenwand des zweiten Grabens 16.
  • In dieser Ausführungsform schließen die Seitenwandpufferschichten 62 die Seitenwandpufferschicht 62 auf einer Seite und die Seitenwandpufferschicht 62 auf einer anderen Seite ein. Die Seitenwandpufferschicht 62 auf der einen Seite erstreckt sich von dem Abzweigungsabschnitt 63 an der inneren Umfangswandseite der zweiten Grabenstruktur 12 in Richtung der Bodenwand der zweiten Grabenstruktur 12. Die Seitenwandpufferschicht 62 auf der anderen Seite erstreckt sich von dem Abzweigungsabschnitt 63 an der äußeren Umfangswandseite der zweiten Grabenstruktur 12 in Richtung der Bodenwand der zweiten Grabenstruktur 12. In dieser Ausführungsform werden die Seitenwandpufferschichten 62 in Abständen von der ersten Grabenstruktur 11, die nicht in der Nähe der Vorrichtungsregion 9 liegt, und nur entlang der zweiten Grabenstruktur 12, die in der Nähe der Vorrichtungsregion 9 liegt, gebildet.
  • Vorzugsweise werden die Seitenwandpufferschichten 62 an tiefen Positionen zwischen der dritten Schicht 8 und der Bodenwand der zweiten Grabenstruktur 12 gebildet. Vorzugsweise werden die Seitenwandpufferschichten 62 in Abständen zur dritten Schicht 8 seitlich von der Bodenwand der zweiten Grabenstruktur 12 gebildet. Vorzugsweise ragen die Seitenwandpufferschichten 62 von den Abzweigungsabschnitten 63 in die Schicht 6b mit niedriger Konzentration hinein. Vorzugsweise werden die Seitenwandpufferschichten 62 innerhalb der Schicht 6b mit niedriger Konzentration in Abständen zur dritten Schicht 8 seitlich der Schicht 6a mit hoher Konzentration gebildet. Die Seitenwandpufferschichten 62 weisen eine Verunreinigungskonzentration vom n-Typ auf, die niedriger ist als die Verunreinigungskonzentration vom p-Typ der Schicht mit hoher Konzentration 6a. Die Verunreinigungskonzentration des Typs n in den Seitenwandpufferschichten 62 übersteigt die Verunreinigungskonzentration des Typs p in der Schicht 6b mit niedriger Konzentration.
  • Die Seitenwandpufferschichten 62 sind der zweiten Elektrode 18 zugewandt, zwischen denen sich der zweite isolierende Film 17 befindet. Die Seitenwandpufferschichten 62 werden auf der ersten Seite der Hauptoberfläche 3 in Bezug auf eine Tiefenposition des bodenseitigen Isolators 19 gebildet. Daher sind in dieser Ausführungsform die Seitenwandpufferschichten 62 nur der zweiten Elektrode 18 zugewandt, zwischen denen sich der zweite isolierende Film 17 befindet. Selbstverständlich können auch die Seitenwandpufferschichten 62, die den bodenseitigen Isolator 19 abdecken, gebildet werden.
  • Jede Seitenwandpufferschicht 62 weist eine vorbestimmte Regionsbreite WB auf. Die Regionsbreite WB ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich die Seitenwandpufferschicht 62 in der Draufsicht erstreckt. Mit anderen Worten, die Regionsbreite WB ist die Breite der Seitenwandpufferschicht 62, die erscheint, wenn ein Abschnitt der zweiten Grabenstruktur 12, der sich in der ersten Richtung X (zweite Richtung Y) erstreckt, in der zweiten Richtung Y (erste Richtung X) abschnittsweise strukturiert wird.
  • Vorzugsweise ist die Regionsbreite WB kleiner als die erste Grabenbreite W1 der ersten Grabenstruktur 11 (WB < W1). Vorzugsweise ist die Regionsbreite WB kleiner als die zweite Grabenbreite W2 der zweiten Grabenstruktur 12 (WB < W2). Vorzugsweise ist die Regionsbreite WB kleiner als die Breite der Zwischengrabenregion 20 (Grabenintervall IT) (WB < IT). Die Regionsbreite WB kann 0 um überschreiten, aber nicht mehr als 10 um betragen. Die Regionsbreite WB beträgt vorzugsweise nicht mehr als 3 µm.
  • In dieser Ausführungsform schließt die Halbleitervorrichtung 61 eine Kompensationsregion 64 des p-Typs ein, die in einer Region der ersten Schicht 6 auf der Seite der Bodenwand der zweiten Grabenstruktur 12 gebildet wird. In 12 und 13 ist die Kompensationsregion 64 durch gestrichelte Linien gekennzeichnet. Die Kompensationsregion 64 kann auch als „Versatz-Region“ oder „Versatz-Kompensationsregion“ bezeichnet werden. Die Kompensationsregion 64 schließt sowohl eine Verunreinigung vom n-Typ als auch eine Verunreinigung vom p-Typ ein und ist eine Region des p-Typs, die eine Verunreinigungskonzentration vom p-Typ aufweist, die die Verunreinigungskonzentration vom n-Typ übersteigt.
  • Die Kompensationsregion 64 wird entlang der Oberflächen der Wände (Seitenwände und Bodenwand) der zweiten Grabenstruktur 12 in einer Region der ersten Schicht 6 gebildet, die weiter hin zu der Bodenwandseite der zweiten Grabenstruktur 12 liegt als die Seitenwandpufferschichten 62. In dieser Ausführungsform werden die Seitenwandpufferschichten 62 durch Einführen einer Verunreinigung vom Typ n in das Innere des Chips 2 mittels eines Ionenimplantationsverfahrens über die Innenwände des zweiten Grabens 16 gebildet. Die Regionsbreite WB jeder Seitenwandpufferschicht 62 wird eingestellt, indem die Menge der über die Innenwände des zweiten Grabens 16 eingeführten n-Typ-Verunreinigung angepasst wird.
  • Die Verunreinigungskonzentration des n-Typs eines Abschnitts der in die Schicht 6a mit hoher Konzentration eingeführten Verunreinigung ist geringer als die Verunreinigungskonzentration des p-Typs in der Schicht 6a mit hoher Konzentration. Daher wird die in die Schicht 6a mit hoher Konzentration eingeführte Verunreinigung vom n-Typ durch die Verunreinigung vom p-Typ in einer Form der Aufrechterhaltung der Funktion der Schicht 6a mit hoher Konzentration aufrechterhält und bildet mit der Schicht 6a mit hoher Konzentration die Kompensationsregion 64 des p-Typs. Andererseits übersteigt die Verunreinigungskonzentration eines Abschnitts der in die Schicht 6b mit niedriger Konzentration eingeführten Verunreinigung vom Typ n die Verunreinigungskonzentration vom Typ p in der Schicht 6b mit niedriger Konzentration. Daher wird die in die Schicht 6b mit niedriger Konzentration eingeführte Verunreinigung vom n-Typ durch die Verunreinigung vom p-Typ in Form einer Aufhebung der Funktion der Schicht 6b mit niedriger Konzentration versetzt und die Schicht 6b mit niedriger Konzentration durch die Seitenwandpufferschichten 62 ersetzt.
  • Aufgrund der Verunreinigungen vom Typ p, die aus der Schicht 6a mit hoher Konzentration diffundieren, weist die Schicht 6b mit niedriger Konzentration einen Konzentrationsgradienten auf, bei dem die Verunreinigungskonzentration vom Typ p allmählich in Richtung der Schicht 6a mit hoher Konzentration zunimmt. Daher wird ein Abschnitt der Verunreinigung vom Typ n, der in einen unteren Abschnitt der Schicht 6b mit niedriger Konzentration eingeführt wird, durch die Verunreinigung vom Typ p in Form eines Versatzes von der Seite der Schicht 6a mit hoher Konzentration zur Seite der dritten Schicht 8 (eingebettete Schicht 8a mit niedriger Konzentration) versetzt. Die Seitenwandpufferschichten 62 werden dabei innerhalb der Schicht 6b mit niedriger Konzentration in Abständen zur dritten Schicht 8 (eingebettete Schicht 8a mit niedriger Konzentration) von der Seite der Schicht 6a mit hoher Konzentration gebildet. Andererseits wird die Kompensationsregion 64 entlang der Seitenwände und der Bodenwand der zweiten Grabenstruktur 12 von einem in Dickenrichtung mittleren Abschnitt der Schicht 6b mit niedriger Konzentration gebildet. Die Kompensationsregion 64 kann mit der Verunreinigungsregion 22 an einem unteren Abschnitt des Endabschnitts verbunden sein.
  • Jede Seitenwandpufferschicht 62 bildet einen pn-Übergangsabschnitt JE, der den pn-Übergangsabschnitt J mit der ersten Schicht 6 (genauer gesagt, der Schicht 6b mit niedriger Konzentration) erweitert. Das heißt, die Halbleitervorrichtung 61 schließt die pn-Übergangsabschnitte JE ein, die von den Abzweigungsabschnitten 63 zur Seite der Seitenwand der zweiten Grabenstruktur 12 herausgeführt sind, um Abschnitte des pn-Übergangsabschnitts J zur Seite der Seitenwand der zweiten Grabenstruktur 12 innerhalb des Chips 2 (Transistorregion 9A) zu erweitern. Der pn-Übergangsabschnitt JE kann auch als „pn-Übergangsabschnitt“ oder als „pn-Grenzabschnitt“ bezeichnet werden. Der pn-Übergangsabschnitt JE ist ein Synonym für die „Seitenwandpufferschicht 62“. Eine Beschreibung des „pn-Übergangsabschnitts JE“ wird ermittelt, indem „Seitenwandpufferschicht 62“ durch „pn-Übergangsabschnitt JE“ ersetzt wird.
  • 14 ist ein Diagramm, das die Durchbruchsspannung VB der in 12 gezeigten Halbleitervorrichtung 61 zeigt. In 14 zeigt die Ordinate die Durchbruchspannung VB [V] und die Abszisse die Regionsbreite WB [pm]. Eine einzelne polygonale Linie LB ist in 14 dargestellt. Die einzelne polygonale Linie LB zeigt die Durchbruchspannung VB der Halbleitervorrichtung 61. Hier wird die Regionsbreite WB in einem Bereich zwischen 0 um und 2 um eingestellt. Auch hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6.
  • Bezogen auf die einzelne polygonale Linie LB stieg die Durchbruchspannung VB mit zunehmender Regionsbreite WB. Dies hat gezeigt, dass die pn-Übergangsabschnitte JE (Seitenwandpufferschichten 62) vorzugsweise gebildet werden sollten. Das liegt daran, dass die Konzentrationen des elektrischen Feldes in Bezug auf die Abzweigungsabschnitte 63 durch die pn-Übergangsabschnitte JE (Seitenwandpufferschichten 62) entspannt werden.
  • Wie oben beschrieben, schließt die Halbleitervorrichtung 61 den pn-Übergangsabschnitt JE ein, der sich von dem Abzweigungsabschnitt 63 des pn-Übergangsabschnitts J und der Seitenwand der zweiten Grabenstruktur 12 in Richtung der Bodenwandseite der zweiten Grabenstruktur 12 erstreckt, um den pn-Übergangsabschnitt J in der Transistorregion 9A (Vorrichtungsregion 9) zu erweitern. Bei dieser Struktur kann die Konzentration des elektrischen Feldes am Abzweigungsabschnitt 63 durch den pn-Übergangsabschnitt JE entspannt werden. So kann eine Halbleitervorrichtung 61 bereitgestellt werden, mit der die Stehspannung (speziell die Durchbruchspannung VB) verbessert werden kann.
  • Aus einem anderen Blickwinkel betrachtet, schließt die Halbleitervorrichtung 61 die Seitenwandpufferschicht 62 des n-Typs ein, die von dem Abzweigungsabschnitt 63 der dritten Schicht 8 und der zweiten Grabenstruktur 12 in Richtung der ersten Schicht 6 in der Vorrichtungsregion 9 vorspringt und sich entlang der Seitenwand der zweiten Grabenstruktur 12 erstreckt. Bei dieser Struktur kann die Konzentration des elektrischen Feldes am Abzweigungsabschnitt 63 durch die Seitenwandpufferschicht 62 entspannt werden. So kann eine Halbleitervorrichtung 61 bereitgestellt werden, mit der die Stehspannung (speziell die Durchbruchspannung VB) verbessert werden kann.
  • Selbstverständlich können die Merkmale nach der zweiten bis vierten Ausführungsform in der Halbleitervorrichtung 61 kombiniert werden. Das heißt, die Halbleitervorrichtung 61 kann die zweite Grabenstruktur 12 einschließen, an die das Grabenpotential VT von nicht weniger als 0 V angelegt werden soll. Außerdem kann die Halbleitervorrichtung 61 die Zwischengrabenregion 20 einschließen, an die das Zwischengrabenpotential VI von nicht weniger als 0 V angelegt werden soll.
  • 15 entspricht 12 und ist eine Schnittansicht, die eine Halbleitervorrichtung 65 nach einer sechste Ausführungsform zeigt. Die Halbleitervorrichtung 65 weist eine Form auf, mit der die Halbleitervorrichtung 61 modifiziert ist. Im Folgenden werden Strukturen, die den für die erste bis fünften Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Bei der Halbleitervorrichtung 61 wurden die Seitenwandpufferschichten 62 direkt entlang der zweiten Grabenstruktur 12 gebildet. Andererseits, siehe 15, enthält die Halbleitervorrichtung 65 eine Vielzahl von Seitenwand-Pufferschichten 62, die entlang der ersten Grabenstruktur 11 und der zweiten Grabenstruktur 12 ausgerichtet sind. Ein Satz der Seitenwandpufferschichten 62 wird entlang der zweiten Grabenstruktur 12 in der gleichen Weise wie in der fünften Ausführungsform gebildet und ein weiterer Satz von Seitenwandpufferschichten 62 wird entlang der ersten Grabenstruktur 11 in der gleichen Weise wie der eine Satz von Seitenwandpufferschichten 62 gebildet.
  • Eine spezifische Beschreibung der Seitenwandpufferschichten 62 auf der Seite der ersten Grabenstruktur 11 wird ermittelt, indem in der obigen Beschreibung der Halbleitervorrichtung 61 „zweite Grabenstruktur 12“ durch „erste Grabenstruktur 11“ ersetzt wird. Die Seitenwandpufferschicht 62 auf der Seite der zweiten Grabenstruktur 12 kann mit der Seitenwandpufferschicht 62 auf der Seite der ersten Grabenstruktur 11 in der Zwischengrabenregion 20 integriert werden. Wie oben beschrieben, treten auch bei der Halbleitervorrichtung 65 die gleichen Wirkungen auf, wie sie für die Halbleitervorrichtung 61 beschrieben wurden.
  • 16 entspricht 12 und ist eine Schnittansicht, die eine Halbleitervorrichtung 66 nach einer siebte Ausführungsform zeigt. Die Halbleitervorrichtung 66 weist eine Form auf, mit der die Halbleitervorrichtung 61 modifiziert ist. Im Folgenden werden Strukturen, die den für die erste bis sechsten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Mit der Halbleitervorrichtung 61 schließt die Grabenabtrennungsstruktur 10 die erste Grabenstruktur 11 und die zweite Grabenstruktur 12 ein, und die Seitenwandpufferschichten 62 werden entlang der zweiten Grabenstruktur 12 gebildet. Andererseits, siehe 16, weist die Grabenabtrennungsstruktur 10 mit der Halbleitervorrichtung 66 nicht die zweite Grabenstruktur 12 auf, sondern schließt nur die erste Grabenstruktur 11 ein, und die Seitenwandpufferschichten 62 sind nur entlang der ersten Grabenstruktur 11 ausgebildet. Eine spezifische Beschreibung der Seitenwandpufferschichten 62 wird ermittelt, indem in der obigen Beschreibung der Halbleitervorrichtung 61 „zweite Grabenstruktur 12“ durch „erste Grabenstruktur 11“ ersetzt wird. Wie oben beschrieben, treten auch bei der Halbleitervorrichtung 66 die gleichen Wirkungen auf, wie sie für die Halbleitervorrichtung 61 beschrieben wurden.
  • Bei jeder der fünften bis siebten Ausführungsformen wurde ein Beispiel beschrieben, bei dem die Seitenwandpufferschichten 62 durch Einführen der Verunreinigung vom Typ n in das Innere des Chips 2 durch das Ionenimplantationsverfahren über die Innenwände des ersten Grabens 13 und/oder die Innenwände des zweiten Grabens 16 gebildet werden. Die Seitenwandpufferschichten 62 können jedoch durch ein Ionenimplantationsverfahren über die erste Hauptoberfläche 3 in das Innere des Chips 2 eingeführt werden, bevor der erste Graben 13 und/oder der zweite Graben 16 gebildet wird.
  • Nach einem Schritt der Bildung der Seitenwandpufferschichten 62 wird der erste Graben 13 und/oder der zweite Graben 16 in der ersten Hauptoberfläche 3 so gebildet, dass er durch die Seitenwandpufferschichten 62 eindringt. In diesem Schritt wird die Kompensationsregion 64 nach einer der fünften bis siebten Ausführungsformen nicht gebildet. In diesem Fall können die Seitenwandpufferschichten 62 mit der Schicht 6a mit hoher Konzentration der ersten Schicht 6 verbunden sein oder in Abständen zur dritten Schicht 8 seitlich von der Schicht 6a mit hoher Konzentration ausgebildet sein. Die Seitenwandpufferschichten 62 können zur gleichen Zeit gebildet werden wie die Sinkerregionen 21.
  • 17 entspricht 3 und ist eine Schnittansicht, die eine Halbleitervorrichtung 71 nach einer achten Ausführungsform zeigt. Im Folgenden werden Strukturen, die den für die erste bis siebten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 17 schließt die Halbleitervorrichtung 71 wie in der ersten Ausführungsform die erste Schicht 6, die zweite Schicht 7, die dritte Schicht 8, die Transistorregion 9A (Vorrichtungsausführungsform 9), die Grabenabtrennungsstruktur 10 (Grabenstruktur) und den MISFET 30 ein. In dieser Ausführungsform ist die zweite Schicht 7 direkt auf die erste Schicht 6 laminiert. In dieser Ausführungsform wird die dritte Schicht 8 in der Transistorregion 9A so ausgebildet, dass sie sich über einen Grenzabschnitt zwischen der ersten Schicht 6 und der zweiten Schicht 7 in einem Abstand zur Grabenabtrennungsstruktur 10 (in dieser Ausführungsform die zweite Grabenstruktur 12) erstreckt. Die dritte Schicht 8 bildet den pn-Übergangsabschnitt J mit der ersten Schicht 6.
  • Wie bei der ersten Ausführungsform schließt die dritte Schicht 8 die eingebettete Schicht mit niedriger Konzentration 8a und die eingebettete Schicht mit hoher Konzentration 8b ein. Die eingebettete Schicht 8a mit niedriger Konzentration wird in einer Region auf der Seite der ersten Schicht 6 in Bezug auf den Grenzabschnitt zwischen der ersten Schicht 6 und der zweiten Schicht 7 gebildet. Insbesondere wird die eingebettete Schicht 8a innerhalb der Schicht 6b mit niedriger Konzentration in einem Abstand von einem Grenzabschnitt zwischen der Schicht 6b mit niedriger Konzentration der ersten Schicht 6 und der zweiten Schicht 7 in Bezug auf die Dickenrichtung des Chips 2 gebildet. Die eingebettete Schicht 8a mit niedriger Konzentration wird innerhalb der Schicht 6b mit niedriger Konzentration in einem Abstand zur Seite der zweiten Schicht 7 von der Schicht 6a mit hoher Konzentration der ersten Schicht 6 in Bezug auf die Dickenrichtung des Chips 2 gebildet. Die eingebettete Schicht 8a mit niedriger Konzentration wird in einem Abstand von der zweiten Grabenstruktur 12 in Bezug auf eine Breitenrichtung der Vorrichtungsregion 9 gebildet. Die eingebettete Schicht 8a mit niedriger Konzentration bildet den pn-Übergangsabschnitt J mit der ersten Schicht 6 (Schicht 6a mit hoher Konzentration).
  • Die eingebettete Schicht 8b mit hoher Konzentration ist so ausgebildet, dass sie sich über den Grenzabschnitt zwischen der ersten Schicht 6 und der zweiten Schicht 7 erstreckt. Insbesondere ist die eingebettete Schicht 8b mit hoher Konzentration zwischen der eingebetteten Schicht 8a mit niedriger Konzentration und der zweiten Schicht 7 so eingefügt, dass sie sich über den Grenzabschnitt zwischen der Schicht 6b mit niedriger Konzentration der ersten Schicht 6 und der zweiten Schicht 7 erstreckt und mit der eingebetteten Schicht 8a mit niedriger Konzentration und der zweiten Schicht 7 elektrisch verbunden ist. Die eingebettete Schicht 8b mit hoher Konzentration wird in einem Abstand von der zweiten Grabenstruktur 12 in Bezug auf die Breitenrichtung der Vorrichtungsregion 9 gebildet.
  • Die dritte Schicht 8 (eingebettete Schicht 8a mit niedriger Konzentration und eingebettete Schicht 8b mit hoher Konzentration) wird in einem vorbestimmten Regionsintervall IR von der Grabenabtrennungsstruktur 10 (zweite Grabenstruktur 12) gebildet. Das heißt, die dritte Schicht 8 legt die erste Schicht 6 zwischen sich und der Grabenabtrennungsstruktur 10 frei. Das Regionsintervall IR kann 0 um überschreiten, aber nicht mehr als 10 um betragen. Das Regionsintervall IR beträgt vorzugsweise nicht mehr als 5 um.
  • In dieser Ausführungsform werden die oben beschriebenen Sinkerregionen 21 in einer Region zwischen der dritten Schicht 8 und der Grabenabtrennungsstruktur 10 (zweite Grabenstruktur 12) in der Draufsicht gebildet. Die Sinkerregionen 21 sind vorzugsweise in Abständen zur Grabenabtrennungsstruktur 10 (zweite Grabenstruktur 12) seitlich von der dritten Schicht 8 in der Draufsicht ausgebildet. Das heißt, die Sinkerregionen 21 sind vorzugsweise nicht mit der dritten Schicht 8 verbunden. Die unteren Endabschnitte der Sinkerregionen 21 können mit der ersten Schicht 6 verbunden sein oder im Inneren der zweiten Schicht 7 in Abständen von der ersten Schicht 6 ausgebildet sein.
  • 18 ist ein Diagramm, das die Durchbruchsspannung VB der in 17 gezeigten Halbleitervorrichtung 71 zeigt. In 18 zeigt die Ordinate die Durchbruchspannung VB [V] und die Abszisse das Regionsintervall IR [µm]. Hier wird das Regionsintervall IR in einem Bereich zwischen 0 um und 5 um eingestellt. Auch hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6.
  • Eine einzelne polygonale Linie LC ist in 18 dargestellt. Die einzelne polygonale Linie LC zeigt die Durchbruchspannung VB der Halbleitervorrichtung 71. Bezogen auf die einzelne polygonale Linie LC stieg die Durchbruchsspannung VB mit Vergrößerung des Regionsintervalls IR. Das liegt daran, dass die Konzentration des elektrischen Feldes in Bezug auf die zweite Grabenstruktur 12 entspannt wird, indem die dritte Schicht 8 so ausgebildet wird, dass sie in Bezug auf die zweite Grabenstruktur 12 zurückgesetzt ist.
  • Wie oben beschrieben, schließt die Halbleitervorrichtung 71 die erste Schicht 6 vom p-Typ, die zweite Schicht 7 vom p-Typ oder vom n-Typ, die Transistorregion 9A (Vorrichtungsregion 9), die Grabenabtrennungsstruktur 10 (Grabenstruktur) und die dritte Schicht 8 (eingebettete Schicht) vom n-Typ ein. Die zweite Schicht 7 ist auf die erste Schicht 6 laminiert. Die Transistorregion 9A ist in der zweiten Schicht 7 bereitgestellt. Die Grabenabtrennungsstruktur 10 dringt so in die dritte Schicht 8 ein, dass sie die erste Schicht 6 erreicht und die Transistorregion 9A in der dritten Schicht 8 abgrenzt. Die dritte Schicht 8 ist in der Transistorregion 9A so ausgebildet, dass sie sich über den Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8 in einem Abstand zur Grabenabtrennungsstruktur 10 erstreckt. Mit dieser Struktur kann eine Halbleitervorrichtung 71 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • Die Grabenabtrennungsstruktur 10 weist insbesondere die Multigrabenstruktur auf, die eine Vielzahl von Grabenstrukturen einschließt, die jeweils so ausgebildet sind, dass sie durch die zweite Schicht 7 eindringen, um die erste Schicht 6 zu erreichen, und die in Abständen in Richtungen weg von der Transistorregion 9A ausgerichtet sind, um die Transistorregion 9A in der zweiten Schicht 7 abzugrenzen.
  • In dieser Ausführungsform schließt die Vielzahl der Grabenstrukturen die erste Grabenstruktur 11 und die zweite Grabenstruktur 12 ein. Die erste Grabenstruktur 11 ist elektrisch mit der ersten Schicht 6 verbunden und von der zweiten Schicht 7 elektrisch isoliert. Die zweite Grabenstruktur 12 ist elektrisch von der ersten Schicht 6 und der zweiten Schicht 7 isoliert. In dieser Ausführungsform wird die dritte Schicht 8 in einem Abstand von der zweiten Grabenstruktur 12 gebildet. Die Stehspannung (genauer gesagt, die Durchbruchspannung VB) der Halbleitervorrichtung 71 wird durch eine solche Struktur erhöht.
  • 19 entspricht 17 und ist eine Schnittansicht, die eine Halbleitervorrichtung 72 nach einer neunten Ausführungsform zeigt. Die Halbleitervorrichtung 72 weist eine Form auf, mit der die Halbleitervorrichtung 71 modifiziert ist. Im Folgenden werden Strukturen, die den für die erste bis achten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Bei der Halbleitervorrichtung 71 weist die Grabenabtrennungsstruktur 10 die erste Grabenstruktur 11 und die zweite Grabenstruktur 12 auf und die dritte Schicht 8 wird in einem Abstand von der zweiten Grabenstruktur 12 gebildet. Andererseits, siehe 19, weist die Grabenabtrennungsstruktur 10 bei der Halbleitervorrichtung 72 nicht die zweite Grabenstruktur 12 auf, sondern schließt nur die erste Grabenstruktur 11 ein, und die dritte Schicht 8 wird in einem Abstand zur ersten Grabenstruktur 11 gebildet. Eine spezifische Beschreibung der dritten Schicht 8 wird ermittelt, indem in der obigen Beschreibung der Halbleitervorrichtung 71 „zweite Grabenstruktur 12“ durch „erste Grabenstruktur 11“ ersetzt wird. Wie oben beschrieben, treten auch bei der Halbleitervorrichtung 72 die gleichen Wirkungen auf, wie sie für die Halbleitervorrichtung 71 beschrieben wurden.
  • 20 entspricht 4 und ist eine Schnittansicht, die eine Halbleitervorrichtung 81 gemäß einer zehnten Ausführungsform zusammen mit einer Grabenstruktur gemäß einem ersten Konfigurationsbeispiel zeigt. Im Folgenden werden Strukturen, die den für die erste bis neunten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 20 ist bei der Halbleitervorrichtung 81 die zweite Grabenstruktur 12 in einer tieferen Position als die erste Grabenstruktur 11 ausgebildet, sodass sie durch den pn-Übergangsabschnitt J eindringt. Insbesondere dringt die zweite Grabenstruktur 12 durch die zweite Schicht 7 und die dritte Schicht 8 ein, sodass sie die erste Schicht 6 in einer tieferen Position als die erste Grabenstruktur 11 erreicht. Die erste Grabenstruktur 11 ragt um den ersten Wert P1 von dem pn-Übergangsabschnitt J in Richtung der zweiten Seite der Hauptoberfläche 4 vor. Andererseits ragt die zweite Grabenstruktur 12 um den zweiten Wert P2, der kleiner ist als der erste Wert P1 (P2 < PI), vom pn-Übergangsabschnitt J in Richtung der zweiten Seitenfläche 4 vor. Beschreibungen der zweiten Grabenstruktur 12 nach der ersten Ausführungsform gelten für andere Beschreibungen der zweiten Grabenstruktur 12 nach dieser Ausführungsform.
  • Die oben beschriebene Verunreinigungsregion 22 wird in dieser Ausführungsform in einem Abstand zur Bodenwandseite der ersten Grabenstruktur 11 von der Bodenwand der zweiten Grabenstruktur 12 gebildet. Die Verunreinigungsregion 22 deckt also nicht die Bodenwand der zweiten Grabenstruktur 12 ab. In Bezug auf die Dickenrichtung der ersten Schicht 6 kann die Verunreinigungsregion 22 der Bodenwand der zweiten Grabenstruktur 12 zugewandt sein, wobei sich ein Abschnitt der ersten Schicht 6 (Schicht 6a mit hoher Konzentration) dazwischen befindet.
  • Die zweite Grabenstruktur 12 kann eine andere Form annehmen als die in 20 gezeigte Form. Weitere Konfigurationsbeispiele für die zweite Grabenstruktur 12 werden im Folgenden unter Bezugnahme auf 21A und 21B veranschaulicht. 21A ist eine Schnittansicht, die die in 20 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur 12 gemäß dem zweiten Konfigurationsbeispiel zeigt. Im Folgenden werden die Strukturen, die den in 20 beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 21A kann die zweite Grabenstruktur 12 angenommen werden, die keinen bodenseitigen Isolator 19 aufweist. Das heißt, die zweite Grabenstruktur 12 kann den zweiten isolierenden Film 17 einschließen, der die Innenwände (innere Umfangswand, äußere Umfangswand und Bodenwand) des zweiten Grabens 16 mit einer im Wesentlichen einheitlichen Dicke abdeckt. In diesem Fall weist der zweite isolierende Film 17 vorzugsweise eine Dicke auf, die weniger als die Hälfte der zweiten Grabenbreite W2 der zweiten Grabenstruktur 12 beträgt. Die Dicke des zweiten isolierenden Films 17 ist die Dicke entlang der normalen Richtung zur Wandoberfläche der zweiten Grabenstruktur 12 (zweiter Graben 16).
  • Die Dicke des zweiten isolierenden Films 17 beträgt vorzugsweise weniger als die Hälfte der Breite der Bodenwand der zweiten Grabenstruktur 12. Die Breite der Bodenwand der zweiten Grabenstruktur 12 ist eine Breite in einer Richtung orthogonal zu der Richtung, in der sich die zweite Grabenstruktur 12 in der Draufsicht erstreckt. Unter diesem Zustand kann die zweite Grabenbreite W2 nicht kleiner sein als die erste Grabenbreite W1 der ersten Grabenstruktur 11 (W1 ≤ W2) oder kann kleiner sein als die erste Grabenbreite W1 (W1 > W2).
  • 21B ist eine Schnittansicht, die die in 20 gezeigte Schnittstruktur zusammen mit der zweiten Grabenstruktur 12 gemäß dem dritten Konfigurationsbeispiel zeigt. Im Folgenden werden die Strukturen, die den in 20 beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 21B kann die zweite Grabenstruktur 12 angenommen werden, die keine zweite Elektrode 18 aufweist. Das heißt, die zweite Grabenstruktur 12 kann den zweiten isolierenden Film 17 einschließen, der als integrales Element in den zweiten Graben 16 eingebettet ist. In diesem Fall kann die zweite Grabenstruktur 12 als die „isolierende Grabenstruktur“ bezeichnet werden. Unter diesem Zustand kann die zweite Grabenbreite W2 nicht kleiner sein als die erste Grabenbreite W1 der ersten Grabenstruktur 11 (W1 ≤ W2) oder kann kleiner sein als die erste Grabenbreite W1 (W1 > W2).
  • 22 ist ein Diagramm, das eine Durchbruchspannung VB der in 20 gezeigten Halbleitervorrichtung 81 zusammen mit einer Durchbruchspannung VB einer Halbleitervorrichtung gemäß einem Referenzbeispiel zeigt. In 22 zeigt die Ordinate die Durchbruchspannung VB [V] und die Abszisse den Gegenstand (die Halbleitervorrichtung, die das Messobjekt ist). Hier wird ein Potential von 0 V an die erste Schicht 6 und die erste Grabenstruktur 11 angelegt. Die Spannungen sind hier Spannungen auf der Basis des Potentials (= 0 V) der ersten Schicht 6.
  • Ein erster Diagrammbalken GA und ein zweiter Diagrammbalken GB sind in 22 dargestellt. Der erste Diagrammbalken GA zeigt die Durchbruchspannung VB der Halbleitervorrichtung nach dem Referenzbeispiel. Der zweite Diagrammbalken GB zeigt die Durchbruchspannung VB der Halbleitervorrichtung 81 an. Die Halbleitervorrichtung gemäß dem Referenzbeispiel weist die gleiche Struktur wie die Halbleitervorrichtung 81 auf, mit der Ausnahme, dass sie die zweite Grabenstruktur 12 nicht einschließt. Andere Beschreibungen der Halbleitervorrichtung nach dem Referenzbeispiel werden weggelassen.
  • Unter Bezugnahme auf die ersten und zweiten Diagrammbalken GA und GB ist die Durchbruchsspannung VB aufgrund der Bildung der zweiten Grabenstruktur 12, die flacher ist als die erste Grabenstruktur 11, gestiegen. Es hat sich gezeigt, dass die Durchbruchspannung VB auch dann verbessert wird, wenn die zweite Grabenstruktur 12 flacher ist als die erste Grabenstruktur 11.
  • Im Vergleich zur zweiten Grabenstruktur 12 der Halbleitervorrichtung 1 (siehe 3 und 4) wird bei der zweiten Grabenstruktur 12 der Halbleitervorrichtung 81 ein Bereich der ersten Schicht 6 und der zweiten Elektrode 18 (d. h. eine parasitäre Kapazität der zweiten Grabenstruktur 12) verringert. Daher steigt die Durchbruchsspannung VB auch dann, wenn die zweite Grabenstruktur 12, die flacher ist als die erste Grabenstruktur 11, gebildet wird. Selbst wenn die in 21A und 21B gezeigten Formen angewendet werden, wird die parasitäre Kapazität der zweiten Grabenstruktur 12 reduziert. Die Durchbruchspannung VB steigt also auch in den Fällen von 21A und 21B.
  • Wie oben beschrieben, weist die Halbleitervorrichtung 81 die zweite Grabenstruktur 12 auf, die flacher ist als die erste Grabenstruktur 11. Mit dieser Struktur kann eine Halbleitervorrichtung 81 bereitgestellt werden, mit der die Spannungsfestigkeit (insbesondere die Durchbruchspannung VB) verbessert werden kann.
  • Modifikationsbeispiele, die auf die erste bis zehnte Ausführungsform angewandt wurden, werden im Folgenden unter Bezugnahme auf 23 bis 27 veranschaulicht. 23 ist eine Schnittansicht, die ein erstes Modifikationsbeispiel des Chips 2 nach einer der ersten bis zehnten Ausführungsformen zeigt. Obwohl hier eine Anwendung des Chips 2 nach dem ersten Modifikationsbeispiel auf die Halbleitervorrichtung 1 nach der ersten Ausführungsform beschrieben werden soll, ist der Chip 2 nach dem ersten Modifikationsbeispiel auch auf die zweite bis zehnte Ausführungsform anwendbar. Im Folgenden werden Strukturen, die den für die erste bis zehnten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • In der ersten Ausführungsform weist die erste Schicht 6 die laminierte Struktur auf, die die Schicht 6a mit hoher Konzentration und die Schicht 6b mit niedriger Konzentration einschließt. Wie in 23 gezeigt, kann der Chip 2 jedoch stattdessen eine erste Schicht 6 aufweisen, die eine einlagige Struktur hat. Die erste Schicht 6 kann aus einem Halbleitersubstrat vom p-Typ aufgebaut sein. In diesem Fall kann die erste Schicht 6 die Verunreinigungskonzentration der Schicht 6a mit hoher Konzentration oder die Verunreinigungskonzentration der Schicht 6b mit niedriger Konzentration aufweisen. Auch in diesem Fall wird der pn-Übergangsabschnitt J an dem Grenzabschnitt zwischen der ersten Schicht 6 und der dritten Schicht 8 (eingebettete Schicht 8a mit niedriger Konzentration) gebildet.
  • 24 ist eine Schnittansicht, die ein zweites Modifikationsbeispiel des Chips 2 nach einer der ersten bis zehnten Ausführungsformen zeigt. Obwohl hier eine Anwendung des Chips 2 nach dem zweiten Modifikationsbeispiel auf die Halbleitervorrichtung 1 nach der ersten Ausführungsform beschrieben werden soll, ist der Chip 2 nach dem ersten Modifikationsbeispiel auch auf die zweite bis zehnte Ausführungsform anwendbar. Im Folgenden werden Strukturen, die den für die erste bis zehnten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • In der ersten Ausführungsform weist die dritte Schicht 8 eine laminierte Struktur auf, die die eingebettete Schicht 8a mit niedriger Konzentration und die eingebettete Schicht 8b mit hoher Konzentration einschließt. Wie in 24 dargestellt, kann der Chip 2 jedoch stattdessen eine dritte Schicht 8 einschließen, die eine einlagige Struktur aufweist. In diesem Fall kann die dritte Schicht 8 die Verunreinigungskonzentration der eingebetteten Schicht 8a mit niedriger Konzentration aufweisen oder die Verunreinigungskonzentration der eingebetteten Schicht 8b mit hoher Konzentration. Auch in diesem Fall wird der pn-Übergangsabschnitt J an dem Grenzabschnitt zwischen der ersten Schicht 6 (Schicht 6b mit niedriger Konzentration) und der dritten Schicht 8 gebildet. Wenn die zweite Schicht 7 vom n-Typ aufgebracht wird, kann die zweite Schicht 7 eine geringere Verunreinigungskonzentration aufweisen als die dritte Schicht 8.
  • 25 ist eine Schnittansicht, die ein drittes Modifikationsbeispiel des Chips 2 nach einer der ersten bis zehnten Ausführungsformen zeigt. Obwohl hier eine Anwendung des Chips 2 gemäß dem dritten Modifikationsbeispiel auf die Halbleitervorrichtung 1 nach der ersten Ausführungsform beschrieben werden soll, ist der Chip 2 gemäß dem dritten Modifikationsbeispiel auch auf die zweite bis zehnte Ausführungsform anwendbar. Im Folgenden werden Strukturen, die den für die erste bis zehnten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • In der ersten Ausführungsform wird die zweite Schicht 7 des n-Typs (Epitaxieschicht des n-Typs) gebildet. Wie in 25 gezeigt, kann der Chip 2 jedoch stattdessen die zweite Schicht 7 des p-Typs (Epitaxieschicht des p-Typs) einschließen. Wenn die zweite Schicht 7 vom p-Typ aufgebracht wird, wird die Struktur innerhalb der Transistorregion 9A entsprechend angepasst. Ein Strukturbeispiel innerhalb der Transistorregion 9A wird im Folgenden beschrieben.
  • In dieser Ausführungsform weist die Halbleitervorrichtung 1 eine Trennvorrichtung 92 des p-Typs als Beispiel für eine Regionenabtrennungsstruktur auf, die eine Zellregion 91 in der Transistorregion 9A abgrenzt. Die Trennregion 92 wird in einem Abstand nach innen von der inneren Umfangswand der zweiten Grabenstruktur 12 in der Draufsicht gebildet. Die Trennregion 92 hat eine zylindrische Form, die einen inneren Abschnitt der zweiten Schicht 7 von einer Seite des unteren Abschnitts zu einer Seite des Oberflächenschichtabschnitts der zweiten Schicht 7 umgibt. In dieser Ausführungsform schließt die Trennregion 92 eine eingebettete Region 93 des p-Typs und eine Spaltenregion 94 des p-Typs ein.
  • Die eingebettete Region 93 wird an einem Grenzabschnitt zwischen der dritten Schicht 8 (insbesondere der eingebetteten Schicht mit hoher Konzentration 8b) und der zweiten Schicht 7 gebildet. Die eingebettete Region 93 wird in einem Abstand nach innen von der inneren Umfangswand der zweiten Grabenstruktur 12 gebildet und legt einen Abschnitt der dritten Schicht 8 zwischen sich und der zweiten Grabenstruktur 12 frei. Die Spaltenregion 94 wird in einer Region der zweiten Schicht 7 zwischen der ersten Oberfläche 3 und einem peripheren Abschnitt der Kante der eingebetteten Region 93 gebildet und ist elektrisch mit der eingebetteten Region 93 verbunden. Die Anzahl der laminierten Schichten der Spaltenregion 94 ist willkürlich und zwei oder mehr Spaltenregionen 94 können von der Seite der eingebetteten Region 93 bis zur Seite der ersten Hauptoberfläche 3 laminiert werden.
  • Die oben beschriebene Sinkerregion 21 wird in einer Region der Transistorregion 9A zwischen der zweiten Grabenstruktur 12 und der Trennregion 92 gebildet. Die Sinkerregion 21 ist innerhalb der zweiten Schicht 7 ausgebildet und erstreckt sich entlang einer Seitenwand der zweiten Grabenstruktur 12. In dieser Ausführungsform ist die Sinkerregion 21 als ein Film ausgebildet, der sich nur entlang der inneren Umfangswand der zweiten Grabenstruktur 12 erstreckt. In der Draufsicht ist die Sinkerregion 21 ringförmig ausgebildet und erstreckt sich entlang der inneren Umfangswand der zweiten Grabenstruktur 12 und umgibt die Trennregion 92. Der untere Endabschnitt der Sinkerregion 21 ist elektrisch mit der dritten Schicht 8 (eingebettete Schicht mit hoher Konzentration 8b) verbunden.
  • Der oben beschriebene MISFET 30 wird in der gleichen Weise wie in der ersten Ausführungsform innerhalb der Zellregion 91 gebildet, die durch die Trennregion 92 abgegrenzt ist. In dieser Ausführungsform werden die Kanalregionen 35 in Regionen zwischen der ersten Well-Region 31 und den Quellregionen 34 in Oberflächenschichtabschnitten der zweiten Schicht 7 gebildet. Andere Beschreibungen des MISFET 30 werden weggelassen, da die Beschreibungen des MISFET 30 nach der ersten Ausführungsform für diesen gelten.
  • 26 ist eine Schnittansicht, die ein viertes Modifikationsbeispiel des Chips 2 nach einer der ersten bis zehnten Ausführungsformen zeigt. Obwohl hier eine Anwendung des Chips 2 gemäß dem vierten Modifikationsbeispiel auf die Halbleitervorrichtung 1 nach der ersten Ausführungsform beschrieben werden soll, ist der Chip 2 gemäß dem dritten Modifikationsbeispiel auch auf die zweite bis zehnte Ausführungsform anwendbar. Im Folgenden werden Strukturen, die den für die erste bis zehnten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Bei der ersten Ausführungsform wurde ein Beispiel beschrieben, bei dem der Chip 2 die erste Schicht 6, die zweite Schicht 7 und die dritte Schicht 8 einschließt. Wie in 26 gezeigt, kann jedoch auch ein Chip 2 verwendet werden, der die erste Schicht 6 des p-Typs und die zweite Schicht 7 des n-Typs einschließt, aber die dritte Schicht 8 nicht einschließt. In dieser Ausführungsform bildet die zweite Schicht 7 den pn-Übergangsabschnitt J mit der ersten Schicht 6. Selbstverständlich kann der Chip 2 die erste Schicht 6 einschließen, die eine einschichtige Struktur aufweist. In diesem Fall kann die erste Schicht 6 die Verunreinigungskonzentration der Schicht 6a mit hoher Konzentration oder die Verunreinigungskonzentration der Schicht 6b mit niedriger Konzentration aufweisen.
  • Merkmale der Chips 2 gemäß den ersten bis vierten Modifikationsbeispielen können in beliebiger Weise miteinander kombiniert werden. Daher kann der Chip 2, der mindestens zwei Merkmale der Merkmale der Chips 2 nach den ersten bis vierten Ausführungsformen zur gleichen Zeit einschließt, in jeder der ersten bis zehnten Ausführungsformen kombiniert werden.
  • 27 ist eine Schnittansicht, die ein Modifikationsbeispiel der Sinkerregionen 21 nach einer der ersten bis zehnten Ausführungsformen zeigt. Obwohl hier eine Anwendung der Sinkerregionen 21 nach dem Modifikationsbeispiel auf die Halbleitervorrichtung 1 nach der ersten Ausführungsform beschrieben werden soll, sind die Sinkerregionen 21 nach dem Modifikationsbeispiel auch auf die zweite bis zehnte Ausführungsform anwendbar. Im Folgenden werden Strukturen, die den für die erste bis zehnten Ausführungsform beschriebenen Strukturen entsprechen, mit denselben Zeichen bereitgestellt, und ihre Beschreibung entfällt.
  • Bei der ersten Ausführungsform wurde ein Konfigurationsbeispiel beschrieben, bei dem die Sinkerregionen 21 nur die zweite Grabenstruktur 12 abdecken. Wie in 27 gezeigt, können die Sinkerregionen 21 jedoch zusätzlich zur zweiten Grabenstruktur 12 auch die erste Grabenstruktur 11 abdecken. Die Sinkerregionen 21 werden entweder entlang der inneren Umfangswand oder entlang der äußeren Umfangswand der ersten Grabenstruktur 11 oder entlang beider (in dieser Ausführungsform) gebildet. Die Sinkerregion 21, die die innere Umfangswand der ersten Grabenstruktur 11 abdeckt, kann mit der Sinkerregion 21, die die äußere Umfangswand der zweiten Grabenstruktur 12 abdeckt, in der Zwischengrabenregion 20 integriert werden.
  • Die Ausführungsformen der vorliegenden Erfindung können in noch anderen Ausführungsformen implementiert werden. Bei jeder der oben beschriebenen Ausführungsformen wurde ein Konfigurationsbeispiel beschrieben, bei dem die Grabenabtrennungsstruktur 10 die Transistorregion 9A abgrenzt. Die Vorrichtungsregion 9, die durch die Grabenabtrennungsstruktur 10 abgegrenzt wird, ist jedoch nicht auf die Transistorregion 9A beschränkt. Das heißt, die Grabenabtrennungsstruktur 10 kann die Vorrichtungsregion 9 abgrenzen, die nicht auf die Transistorregion 9A beschränkt ist und in der mindestens eine Halbleitervorrichtung, eine Halbleitergleichrichtervorrichtung oder eine passive Vorrichtung ausgebildet ist.
  • In jeder der oben beschriebenen Ausführungsformen kann die Grabenabtrennungsstruktur 10 eine beliebige Anzahl der ersten Grabenstrukturen 11 und eine beliebige Anzahl der zweiten Grabenstrukturen 12 einschließen. Das heißt, die Grabenabtrennungsstruktur 10 kann eine Vielzahl der ersten Grabenstrukturen 11 und eine Vielzahl der zweiten Grabenstrukturen 12 einschließen. Die Grabenabtrennungsstruktur 10 kann eine einzelne erste Grabenstruktur 11 und eine Vielzahl von zweiten Grabenstrukturen 12 einschließen. Die Grabenabtrennungsstruktur 10 kann eine Vielzahl von ersten Grabenstrukturen 11 und eine einzelne zweite Grabenstruktur 12 einschließen.
  • Wenn die Grabenabtrennungsstruktur 10 eine Vielzahl der ersten Grabenstrukturen 11 einschließt, kann die Vielzahl der ersten Grabenstrukturen 11 in einem Abstand (z. B. dem Grabenintervall IT) voneinander gebildet werden, sodass sie die Vorrichtungsregion 9 umgeben. Wenn die Grabenabtrennungsstruktur 10 eine Vielzahl der zweiten Grabenstrukturen 12 einschließt, kann die Vielzahl der zweiten Grabenstrukturen 12 in einem Abstand (z.B. dem Grabenintervall IT) voneinander gebildet werden, so dass sie die Vorrichtungsregion 9 in einer Region zwischen der Vorrichtungsregion 9 und der ersten Grabenstruktur 11 umgeben.
  • Obwohl bei jeder der oben beschriebenen Ausführungsformen ein Beispiel beschrieben wurde, bei dem der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist, kann der erste Leitfähigkeitstyp stattdessen der n-Typ und der zweite Leitfähigkeitstyp der p-Typ sein. Spezifische Konfigurationen werden in diesem Fall durch Ersetzen der n-Typ Regionen durch p-Typ Regionen und Ersetzen der p-Typ Regionen durch n-Typ Regionen in der obigen Beschreibung und den angebrachten Zeichnungen ermittelt. Obwohl bei jeder der oben beschriebenen Ausführungsformen ein Beispiel beschrieben wurde, bei dem der p-Typ als „erster Leitfähigkeitstyp“ und der n-Typ als „zweiter Leitfähigkeitstyp“ ausgedrückt wurde, werden diese Ausdrücke zur Verdeutlichung der Reihenfolge der Beschreibung verwendet und der p-Typ kann stattdessen auch als „zweiter Leitfähigkeitstyp“ und der n-Typ als „erster Leitfähigkeitstyp“ ausgedrückt werden.
  • Merkmale der oben beschriebenen ersten bis zehnten Ausführungsform können auf willkürliche Weise miteinander kombiniert werden. Daher kann eine Halbleitervorrichtung angenommen werden, die mindestens zwei Merkmale der Merkmale der ersten bis zehnten Ausführungsform zur gleichen Zeit einschließt.
  • Das heißt, die Merkmale der zweiten Ausführungsform können mit den Merkmalen der ersten Ausführungsform kombiniert werden. Außerdem können die Merkmale der dritten Ausführungsform mit einem der Merkmale der ersten und der zweiten Ausführungsform kombiniert werden. Außerdem können die Merkmale der vierten Ausführungsform mit einem der Merkmale der ersten bis dritten Ausführungsform kombiniert werden. Außerdem können die Merkmale der fünften Ausführungsform mit einem der Merkmale der ersten bis vierten Ausführungsform kombiniert werden. Außerdem können die Merkmale der sechsten Ausführungsform mit einem der Merkmale der ersten bis fünften Ausführungsform kombiniert werden.
  • Außerdem können die Merkmale der siebten Ausführungsform mit einem der Merkmale der ersten bis sechsten Ausführungsform kombiniert werden. Außerdem können die Merkmale der achten Ausführungsform mit einem der Merkmale der ersten bis siebten Ausführungsform kombiniert werden. Außerdem können die Merkmale der neunten Ausführungsform mit einem der Merkmale der ersten bis achten Ausführungsform kombiniert werden. Außerdem können die Merkmale der zehnten Ausführungsform mit einem der Merkmale der ersten bis neunten Ausführungsform kombiniert werden.
  • Im Folgenden sind Beispiele für Merkmale aufgeführt, die aus dieser Beschreibung und den Zeichnungen extrahiert wurden. Die folgenden [A1] bis [A20], [Bl] bis [B20], [C1] bis [C22] und [D1] bis [D20] stellen jeweils eine Halbleitervorrichtung bereit, mit der die Stehspannung verbessert werden kann. Obwohl alphanumerische Zeichen in Klammern im Folgenden entsprechende Bestandteile usw. in den oben beschriebenen Ausführungsformen ausdrücken, sollen diese den Umfang der jeweiligen Klauseln nicht auf die Ausführungsformen beschränken.
  • [A1] Die Halbleitervorrichtung (1, 51, 53, 55, 61, 65, 66, 71, 72, 81 (im Folgenden einfach als „1 usw.“ bezeichnet)), umfassend: einen Chip (2), der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt (J), der in einem Innenraum des Chips (2) so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche (3) erstreckt; eine Vorrichtungsregion (9, 9A), die in der ersten Hauptoberfläche (3) bereitgestellt ist; eine erste Grabenstruktur (11), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in der ersten Hauptoberfläche (3) abgrenzt; und eine zweite Grabenstruktur (12), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in einer Region weiter als die erste Grabenstruktur (11) hin zu der Seite der Vorrichtungsregion (9, 9A) abgrenzt.
  • [A2] Die Halbleitervorrichtung (1 usw.) nach A1, wobei die erste Grabenstruktur (11) aus einer ersten Grabenelektrodenstruktur (11) aufgebaut ist, die elektrisch mit dem Chip (2) verbunden ist, und die zweite Grabenstruktur (12) aus einer zweiten Grabenelektrodenstruktur (12) aufgebaut ist, die elektrisch von dem Chip (2) isoliert ist.
  • [A3] Die Halbleitervorrichtung (1 usw.) nach A1 oder A2, wobei die erste Grabenstruktur (11) einen unteren Endabschnitt aufweist, der elektrisch mit dem Chip (2) verbunden ist.
  • [A4] Die Halbleitervorrichtung (1 usw.) nach einem der Punkte A1 bis A3, wobei die zweite Grabenstruktur (12) von der ersten Grabenstruktur (11) elektrisch getrennt ist.
  • [A5] Die Halbleitervorrichtung (1 usw.) nach einem der Punkte A1 bis A4, wobei die zweite Grabenstruktur (12) in einem elektrisch schwebenden Zustand ausgebildet ist.
  • [A6] Die Halbleitervorrichtung (1 usw.) nach einem der Punkte A1 bis A5, wobei in der zweiten Grabenstruktur (12) ein anderes Potential als in der ersten Grabenstruktur (11) auftritt.
  • [A7] Die Halbleitervorrichtung (1, etc.) nach einem der Punkte A1 bis A6, wobei die erste Grabenstruktur (11) eine erste Breite (W1) aufweist und die zweite Grabenstruktur (12) eine zweite Breite (W2) aufweist, die nicht größer ist als die erste Breite (W1).
  • [A8] Die Halbleitervorrichtung (1, etc.) nach A7, wobei die zweite Grabenstruktur (12) in einem Abstand bzw. Intervall (IT) von nicht mehr als der ersten Breite (W1) von der ersten Grabenstruktur (11) gebildet ist.
  • [A9] Die Halbleitervorrichtung (1 usw.) nach einem von A1 bis A8, wobei die erste Grabenstruktur (11) einen ersten Graben (13) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen ersten isolierenden Film (14), der eine Innenwand des ersten Grabens (13) abdeckt, so dass der Chip (2) von einer Bodenwand des ersten Grabens (13) aus freigelegt wird, und eine erste Elektrode (15), die in den ersten Graben (13) mit dem ersten isolierenden Film (14) dazwischen eingebettet ist und mit dem Chip (2) an der Bodenwand des ersten Grabens (13) elektrisch verbunden ist, und die zweite Grabenstruktur (12) einen zweiten Graben (16) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen zweiten isolierenden Film (17), der eine Innenwand des zweiten Grabens (16) abdeckt, und eine zweite Elektrode (18), die in den zweiten Graben (16) mit dem zweiten isolierenden Film (17) dazwischen eingebettet ist und von dem Chip (2) elektrisch isoliert ist.
  • [A10] Die Halbleitervorrichtung (1 usw.) nach A9, wobei die zweite Grabenstruktur (12) einen bodenseitigen Isolator (19) aufweist, der in eine Seitenwand des zweiten Grabens (16) so eingebettet ist, dass er sich kontinuierlich an den zweiten isolierenden Film (17) anschließt und eine Dicke aufweist, die eine Dicke des zweiten isolierenden Films (17) übersteigt, und die zweite Elektrode (18) in den zweiten Graben (16) mit dem zweiten isolierenden Film (17) und dem bodenseitigen Isolator (19) dazwischen eingebettet ist.
  • [A11] Die Halbleitervorrichtung (1 usw.) nach einem von A1 bis A10, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; eine zweite Schicht (7) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist; und eine dritte Schicht (8) des zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) zwischen der ersten Schicht (6) und der zweiten Schicht (7) angeordnet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; wobei die erste Grabenstruktur (11) durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt, und die zweite Grabenstruktur (12) durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen, und die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11).
  • [A12] Die Halbleitervorrichtung (1 usw.) nach A11, wobei die erste Grabenstruktur (11) mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist, und die zweite Grabenstruktur (12) von der ersten Schicht (6), der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist.
  • [A13] Die Halbleitervorrichtung (1 usw.) nach einem von A1 bis A10, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; und eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; wobei die erste Grabenstruktur (11) so in die zweite Schicht (7) eindringt, dass sie die erste Schicht (6) erreicht und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt, und die zweite Grabenstruktur (12) durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11) .
  • [A14] Die Halbleitervorrichtung (1 usw.) nach A13, wobei die erste Grabenstruktur (11) mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) elektrisch isoliert ist und die zweite Grabenstruktur (12) von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert ist.
  • [A15] Die Halbleitervorrichtung (1 usw.) nach einem von A1 bis A14, ferner umfassend: eine Zwischengrabenregion (20), die in einer Region zwischen der ersten Grabenstruktur (11) und der zweiten Grabenstruktur (12) abgegrenzt ist und in einem elektrisch schwebenden Zustand ausgebildet ist.
  • [A16] Die Halbleitervorrichtung (1 usw.) nach einem von A1 bis A15, ferner umfassend: einen Transistor (30), der in der Vorrichtungsregion (9, 9A) ausgebildet ist.
  • [A17] Eine Halbleitervorrichtung (1 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine dritte Schicht (8) des zweiten Leitfähigkeitstyps, die zwischen der ersten Schicht (6) und der zweiten Schicht (7) angeordnet ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine erste Grabenstruktur (11), die durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine zweite Grabenstruktur (12), die durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abzugrenzen, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11).
  • [A18] Die Halbleitervorrichtung (1 usw.) nach A17, wobei die erste Grabenstruktur (11) aus einer ersten Grabenelektrodenstruktur (11) aufgebaut ist, die elektrisch mit der ersten Schicht (6) verbunden und von der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist, und die zweite Grabenstruktur (12) aus einer zweiten Grabenelektrodenstruktur (12) aufgebaut ist, die von der ersten Schicht (6), der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist.
  • [A19] Eine Halbleitervorrichtung (1 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine erste Grabenstruktur (11), die durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine zweite Grabenstruktur (12), die durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt ist als die erste Grabenstruktur (11).
  • [A20] Die Halbleitervorrichtung (1 usw.) nach A19, wobei die erste Grabenstruktur (11) aus einer ersten Grabenelektrodenstruktur (13) aufgebaut ist, die elektrisch mit der ersten Schicht (6) verbunden und von der zweiten Schicht (7) elektrisch isoliert ist, und die zweite Grabenstruktur (12) aus einer zweiten Grabenelektrodenstruktur (16) aufgebaut ist, die von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert ist.
  • [B1] Eine Halbleitervorrichtung (51, 53, 55 (im Folgenden einfach als „51 usw.“ bezeichnet)), umfassend: einen Chip (2), der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt (J), der in einem Innenraum des Chips (2) so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche (3) erstreckt; eine Vorrichtungsregion (9, 9A), die in der ersten Hauptoberfläche (3) bereitgestellt ist; eine erste Grabenstruktur (11), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in der ersten Hauptoberfläche (3) abgrenzt; eine zweite Grabenstruktur (12), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in einer Region weiter als die erste Grabenstruktur (11) hin zu der Seite der Vorrichtungsregion (9, 9A) abgrenzt; und eine Zwischengrabenregion (20), die in einer Region zwischen der ersten Grabenstruktur (11) und der zweiten Grabenstruktur (12) abgegrenzt ist und an die ein Potential (VI) von nicht weniger als 0 V angelegt werden soll.
  • [B2] Die Halbleitervorrichtung (51 usw.) nach B1, wobei das Potential (VI), das sich von dem der ersten Grabenstruktur (11) unterscheidet, an die Zwischengrabenregion (20) angelegt werden soll.
  • [B3] Die Halbleitervorrichtung (51 usw.) nach B1 oder B2, wobei das Potential (VI), das sich von dem der zweiten Grabenstruktur (12) unterscheidet, an die Zwischengrabenregion (20) angelegt werden soll.
  • [B4] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B3, wobei die zweite Grabenstruktur (12) von der ersten Grabenstruktur (11) elektrisch getrennt ist.
  • [B5] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B4, wobei die zweite Grabenstruktur (12) in einem elektrisch schwebenden Zustand ausgebildet ist.
  • [B6] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B4, wobei das Potential (VT), das sich von dem der ersten Grabenstruktur (11) unterscheidet, an die zweite Grabenstruktur (12) angelegt werden soll.
  • [B7] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B6, ferner umfassend: eine Kontaktelektrode (52), die elektrisch mit der Zwischengrabenregion (20) verbunden ist.
  • [B8] Eine Halbleitervorrichtung (51 usw.), umfassend: einen Chip (2), der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt (J), der in einem Innenraum des Chips (2) so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche (3) erstreckt; eine Vorrichtungsregion (9, 9A), die in der ersten Hauptoberfläche (3) bereitgestellt ist; eine erste Grabenstruktur (11), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in der ersten Hauptoberfläche (3) abgrenzt; und eine zweite Grabenstruktur (12), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in einer Region abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11) und an die ein Potential (VT) angelegt werden soll, das sich von dem der ersten Grabenstruktur (11) unterscheidet.
  • [B9] Die Halbleitervorrichtung (51 usw.) nach B8, wobei das Potential (VT) von nicht weniger als 0 V an die zweite Grabenstruktur (12) angelegt werden soll.
  • [B10] Die Halbleitervorrichtung (51 usw.) nach B8 oder B9, ferner umfassend: eine Kontaktelektrode (54), die elektrisch mit der zweiten Grabenstruktur (12) verbunden ist.
  • [B11] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B10, wobei die erste Grabenstruktur (11) eine erste Breite (W1) aufweist und die zweite Grabenstruktur (12) eine zweite Breite (W2) aufweist, die nicht größer als die erste Breite (W1) ist.
  • [B12] Die Halbleitervorrichtung (51, etc.) nach B11, wobei die zweite Grabenstruktur (12) in einem Abstand (IT) von nicht mehr als der ersten Breite (W1) von der ersten Grabenstruktur (11) gebildet ist.
  • [B13] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B12, wobei die erste Grabenstruktur (11) elektrisch mit dem Chip (2) verbunden ist und die zweite Grabenstruktur (12) von dem Chip (2) elektrisch isoliert ist.
  • [B14] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B13, wobei die erste Grabenstruktur (11) einen ersten Graben (13) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen ersten isolierenden Film (14), der eine Innenwand des ersten Grabens (13) abdeckt, so dass der Chip (2) von einer Bodenwand des ersten Grabens (13) aus freigelegt wird, und eine erste Elektrode (15), die in den ersten Graben (13) mit dem ersten isolierenden Film (14) dazwischen eingebettet ist und mit dem Chip (2) an der Bodenwand des ersten Grabens (13) elektrisch verbunden ist, und die zweite Grabenstruktur (12) einen zweiten Graben (16) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen zweiten isolierenden Film (17), der eine Innenwand des zweiten Grabens (16) abdeckt, und eine zweite Elektrode (18), die in den zweiten Graben (16) mit dem zweiten isolierenden Film (17) dazwischen eingebettet ist und von dem Chip (2) elektrisch isoliert ist.
  • [B15] Die Halbleitervorrichtung (51 usw.) nach B14, wobei die zweite Grabenstruktur (12) einen bodenseitigen Isolator (19) aufweist, der in eine Seitenwand des zweiten Grabens (16) so eingebettet ist, dass er sich kontinuierlich an den zweiten isolierenden Film (17) anschließt und eine Dicke aufweist, die eine Dicke des zweiten isolierenden Films (17) übersteigt, und die zweite Elektrode (18) in den zweiten Graben (16) mit dem zweiten isolierenden Film (17) und dem bodenseitigen Isolator (19) dazwischen eingebettet ist.
  • [B16] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B15, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; eine zweite Schicht (7) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist; und eine dritte Schicht (8) des zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) zwischen der ersten Schicht (6) und der zweiten Schicht (7) angeordnet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; wobei die erste Grabenstruktur (11) durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt, und die zweite Grabenstruktur (12) durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen, und die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11).
  • [B17] Die Halbleitervorrichtung (51 usw.) nach B16, wobei die erste Grabenstruktur (11) mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist, und die zweite Grabenstruktur (12) von der ersten Schicht (6), der zweiten Schicht (7) und der dritten Schicht (8) elektrisch isoliert ist.
  • [B18] Die Halbleitervorrichtung (51 usw.) nach einem von B1 bis B15, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; und eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; wobei die erste Grabenstruktur (11) durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt, und die zweite Grabenstruktur (12) durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11) .
  • [B19] Die Halbleitervorrichtung (51 usw.) nach B18, wobei die erste Grabenstruktur (11) mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) elektrisch isoliert ist und die zweite Grabenstruktur (12) von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert ist.
  • [B20] Die Halbleitervorrichtung (51 usw.) nach einem von A1 bis A15, ferner umfassend: einen Transistor (30), der in der Vorrichtungsregion (9, 9A) ausgebildet ist.
  • [C1] Eine Halbleitervorrichtung (61, 65, 66 (im Folgenden einfach als „61 usw.“ bezeichnet)), umfassend: einen Chip (2), der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt (J), der in einem Innenraum des Chips (2) so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche (3) erstreckt; eine Vorrichtungsregion (9, 9A), die in der ersten Hauptoberfläche (3) bereitgestellt ist; eine Grabenstruktur (10, 11, 12), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in der ersten Hauptoberfläche (3) abgrenzt; und einen pn-Übergangsabschnitt (JE), der von einem Abzweigungsabschnitt (63) des pn-Übergangsabschnitts (J) und der Grabenstruktur (10, 11, 12) zu einer Bodenwandseite der Grabenstruktur (10, 11, 12) herausgeführt ist, um den pn-Übergangsabschnitt (J) in der Vorrichtungsregion (9, 9A) zu erweitern.
  • [C2] Die Halbleitervorrichtung (61 usw.) nach C1, wobei der pn-Übergangsabschnitt (JE) in einem Abstand zur ersten seitlichen Oberfläche (3) von der unteren Oberfläche der Grabenstruktur (10, 11, 12) ausgebildet ist.
  • [C3] Die Halbleitervorrichtung (61 usw.) nach C1 oder C2, wobei der pn-Übergangsabschnitt (JE) eine Breite aufweist, die geringer ist als eine Breite der Grabenstruktur (10, 11, 12).
  • [C4] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C3, wobei die Grabenstruktur (10, 11, 12) von dem Chip (2) elektrisch isoliert ist.
  • [C5] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C4, wobei die Grabenstruktur (10, 11, 12) in einem elektrisch schwebenden Zustand ausgebildet ist.
  • [C6] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C4, wobei an die Grabenstruktur (10, 11, 12) ein anderes Potential (VT) als das des Chips (2) angelegt werden soll.
  • Die Halbleitervorrichtung (61 usw.) nach einem von C4 bis C6, wobei die Grabenstruktur (10, 11, 12) einen Graben (13, 16) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen isolierenden Film (14, 17), der eine Innenwand des Grabens (13, 16) abdeckt, und eine Elektrode (15, 18), die in den Graben (13, 16) mit dem isolierenden Film (14, 17) dazwischen eingebettet und von dem Chip (2) elektrisch isoliert ist, und der pn-Übergangsabschnitt (JE) ist der Elektrode (15, 18) mit dem isolierenden Film (14, 17) dazwischen zugewandt.
  • [C8] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C3, wobei die Grabenstruktur (10, 11, 12) mit dem Chip (2) verbunden ist.
  • [C9] Die Halbleitervorrichtung (61 usw.) nach C8, wobei die Grabenstruktur (10, 11, 12) einen Graben (13, 16) einschließt, der durch den pn-Übergangsabschnitt (J) eindringt, einen isolierenden Film (14, 17), der eine Innenwand des Grabens (13, 16) abdeckt, sodass der Chip (2) von der Bodenwand des Grabens (13, 16) freigelegt wird, und eine Elektrode (15, 18), die in den Graben (13, 16) mit dem isolierenden Film (14, 17) dazwischen eingebettet ist und elektrisch mit dem Chip (2) an der Bodenwand des Grabens (13, 16) verbunden ist, und der pn-Übergangsabschnitt (JE) der Elektrode (15, 18) mit dem isolierenden Film (14, 17) dazwischen gegenüberliegt.
  • [C10] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C9, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; eine zweite Schicht (7) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist; eine dritte Schicht (8) des zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) zwischen der ersten Schicht (6) und der zweiten Schicht (7) angeordnet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; die Grabenstruktur (10, 11, 12), die durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine Seitenwandpufferschicht (62) des zweiten Leitfähigkeitstyps, die von einem Abzweigungsabschnitt (63) der dritten Schicht (8) und der Grabenstruktur (10, 11, 12) zur Bodenwandseite der Grabenstruktur (10, 11, 12) herausgeführt ist, um den pn-Übergangsabschnitt (J) in der Vorrichtungsregion (9, 9A) zu erweitern und den pn-Übergangsabschnitt (JE) mit der ersten Schicht (6) zu bilden.
  • [C11] Die Halbleitervorrichtung (61 usw.) nach einem von C1 bis C9, ferner umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist; eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips (2) auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist und den pn-Übergangsabschnitt (J) mit der ersten Schicht (6) bildet; die Grabenstruktur (10, 11, 12), die durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine Seitenwandpufferschicht (62) des zweiten Leitfähigkeitstyps, die von einem Abzweigungsabschnitt (63) der zweiten Schicht (7) und der Grabenstruktur (10, 11, 12) zur Bodenwandseite der Grabenstruktur (10, 11, 12) herausgeführt ist, um den pn-Übergangsabschnitt (J) in der Vorrichtungsregion (9, 9A) zu erweitern und den pn-Übergangsabschnitt (JE) mit der ersten Schicht (6) zu bilden.
  • [C12] Die Halbleitervorrichtung (61 usw.) nach C10 oder C11, wobei die erste Schicht (6) eine Schicht (6a) mit hoher Konzentration des ersten Leitfähigkeitstyps, die in einer Region auf der Seite der zweiten Hauptoberfläche (4) ausgebildet ist, und eine Schicht (6b) mit niedriger Konzentration des ersten Leitfähigkeitstyps, die in einer Region auf der Seite der ersten Hauptoberfläche (3) ausgebildet ist und eine niedrigere Verunreinigungskonzentration als die Schicht (6a) mit hoher Konzentration aufweist, einschließt und die Seitenwandpufferschicht (62) sich von dem Abzweigungsabschnitt (63) in die Schicht (6b) mit niedriger Konzentration erstreckt.
  • [C13] Die Halbleitervorrichtung (61 usw.) nach C12, wobei die Seitenwandpufferschicht (62) in einem Abstand zur ersten Hauptoberfläche (3) seitlich von der Schicht mit hoher Konzentration (6a) gebildet wird.
  • [C14] Die Halbleitervorrichtung (61 usw.) nach C12 oder C13, wobei die Seitenwandpufferschicht (62) eine Verunreinigungskonzentration aufweist, die höher als die Schicht (6b) mit niedriger Konzentration und niedriger als die Schicht (6a) mit hoher Konzentration ist.
  • [C15] Eine Halbleitervorrichtung (61 usw.), umfassend: einen Chip (2), der eine erste Hauptoberfläche (3) auf einer Seite und eine zweite Hauptoberfläche (4) auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt (J), der in einem Innenraum des Chips (2) so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche (3) erstreckt; eine Vorrichtungsregion (9, 9A), die in der ersten Hauptoberfläche (3) bereitgestellt ist; eine erste Grabenstruktur (11), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in der ersten Hauptoberfläche (3) abgrenzt; eine zweite Grabenstruktur (12), die in der ersten Hauptoberfläche (3) so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt (J) eindringt und die Vorrichtungsregion (9, 9A) in einer Region weiter als die erste Grabenstruktur (11) hin zu der Seite der Vorrichtungsregion (9, 9A) abgrenzt; und einen pn-Übergangsabschnitt (JE), der von einem Abzweigungsabschnitt (63) des pn-Übergangsabschnitts (J) und einer Seitenwand der zweiten Grabenstruktur (12) zu einer Bodenwandseite der zweiten Grabenstruktur (12) herausgeführt ist, um den pn-Übergangsabschnitt (J) in der Vorrichtungsregion (9, 9A) zu erweitern.
  • [C16] Die Halbleitervorrichtung (61 usw.) nach C15, wobei der pn-Übergangsabschnitt (JE) in einem Abstand zur ersten Hauptoberfläche (3) seitlich von der unteren Oberfläche der zweiten Grabenstruktur (12) ausgebildet ist.
  • [C17] Die Halbleitervorrichtung (61 usw.) nach C15 oder C16, wobei die zweite Grabenstruktur (12) von der ersten Grabenstruktur (11) elektrisch getrennt ist.
  • [C18] Die Halbleitervorrichtung (61 usw.) nach einem von C15 bis C17, wobei die erste Grabenstruktur (11) elektrisch mit dem Chip (2) verbunden ist und die zweite Grabenstruktur (12) von dem Chip (2) elektrisch isoliert ist.
  • [C19] Die Halbleitervorrichtung (61 usw.) nach einem von C15 bis C18, wobei die zweite Grabenstruktur (12) in einem elektrisch schwebenden Zustand ausgebildet ist.
  • [C20] Die Halbleitervorrichtung (61 usw.) nach einem von C15 bis C19, wobei das Potential (VT), das sich von dem der ersten Grabenstruktur (11) unterscheidet, an die zweite Grabenstruktur (12) angelegt werden soll.
  • [C21] Eine Halbleitervorrichtung (61 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine dritte Schicht (8) des zweiten Leitfähigkeitstyps, die in einer Region zwischen der ersten Schicht (6) und der zweiten Schicht (7) angeordnet ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine Grabenstruktur (10, 11, 12), die durch die zweite Schicht (7) und die dritte Schicht (8) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine Seitenwandpufferschicht (62) des zweiten Leitfähigkeitstyps, die von einem Abzweigungsabschnitt (63) der dritten Schicht (8) und der Grabenstruktur (10, 11, 12) zu einer Bodenwandseite der Grabenstruktur (10, 11, 12) herausgeführt ist.
  • [C22] Eine Halbleitervorrichtung (61 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine Grabenstruktur (10, 11, 12), die durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine Seitenwandpufferschicht (62) des zweiten Leitfähigkeitstyps, die von einem Abzweigungsabschnitt (63) der zweiten Schicht (7) und der Grabenstruktur (10, 11, 12) zu einer Bodenwandseite der Grabenstruktur (10, 11, 12) herausgeführt ist.
  • [D1] Eine Halbleitervorrichtung (71 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine Grabenstruktur (10, 11, 12), die durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; und eine eingebettete Schicht (8) des zweiten Leitfähigkeitstyps, die in der Vorrichtungsregion (9, 9A) so ausgebildet ist, dass sie sich über einen Grenzabschnitt zwischen der ersten Schicht (6) und der zweiten Schicht (7) in einem Abstand von der Grabenstruktur (10, 11, 12) erstreckt.
  • [D2] Die Halbleitervorrichtung (71 usw.) nach D1, wobei die eingebettete Schicht (8) eine eingebettete Schicht (8a) mit niedriger Konzentration des zweiten Leitfähigkeitstyps einschließt, die auf der Seite der ersten Schicht (6) ausgebildet ist, und eine eingebettete Schicht (8b) mit hoher Konzentration des zweiten Leitfähigkeitstyps, die auf der Seite der zweiten Schicht (7) ausgebildet ist und eine höhere Verunreinigungskonzentration als die eingebettete Schicht (8a) mit niedriger Konzentration aufweist.
  • [D3] Die Halbleitervorrichtung (71 usw.) nach D2, wobei die eingebettete Schicht mit niedriger Konzentration (8a) in einer Region auf der Seite der ersten Schicht (6) in Bezug auf den Grenzabschnitt zwischen der ersten Schicht (6) und der zweiten Schicht (7) ausgebildet ist und die eingebettete Schicht mit hoher Konzentration (8b) sich über den Grenzabschnitt erstreckt.
  • [D4] Die Halbleitervorrichtung (71 usw.) nach D2 oder D3, wobei die eingebettete Schicht (8a) mit niedriger Konzentration in einem Abstand von der Grabenstruktur (10, 11, 12) und die eingebettete Schicht (8b) mit hoher Konzentration in einem Abstand von der Grabenstruktur (10, 11, 12) ausgebildet ist.
  • [D5] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D4, wobei die erste Schicht (6) eine Schicht (6a) mit hoher Konzentration des ersten Leitfähigkeitstyps und eine Schicht (6b) mit niedriger Konzentration des ersten Leitfähigkeitstyps einschließt, die auf die Schicht (6a) mit hoher Konzentration laminiert ist und eine niedrigere Verunreinigungskonzentration aufweist als die Schicht (6a) mit hoher Konzentration, die zweite Schicht (7) auf die Schicht (6b) mit niedriger Konzentration laminiert ist, und die eingebettete Schicht (8) so eingebettet ist, dass sie sich über einen Grenzabschnitt der Schicht (6b) mit niedriger Konzentration und der zweiten Schicht (7) erstreckt.
  • [D6] Die Halbleitervorrichtung (71 usw.) nach D5, wobei die Schicht mit hoher Konzentration (6a) aus einem Halbleitersubstrat und die Schicht (6b) mit niedriger Konzentration aus einer Epitaxieschicht gebildet ist.
  • [D7] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D6, wobei die Grabenstruktur (10, 11, 12) elektrisch mit der ersten Schicht (6) verbunden ist und von der zweiten Schicht (7) elektrisch isoliert ist.
  • [D8] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D6, wobei die Grabenstruktur (10, 11, 12) von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert ist.
  • [D9] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D6, umfassend: eine Vielzahl von Grabenstrukturen (10, 11, 12), die jeweils so ausgebildet sind, dass sie durch die zweite Schicht (7) eindringen, um die erste Schicht (6) zu erreichen, und in Intervallen in einer Richtung weg von der Vorrichtungsregion (9, 9A) ausgerichtet sind, um die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abzugrenzen; wobei die eingebettete Schicht (8) in einem Abstand von der Grabenstruktur (10, 11, 12) gebildet wird, der der Vorrichtungsregion (9, 9A) am nächsten liegt.
  • [D10] Die Halbleitervorrichtung (71 usw.) nach D7, wobei die Grabenstruktur (10, 11, 12) einen Graben (13) einschließt, der durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen, einen isolierenden Film (14), der eine Innenwand des Grabens (13) abdeckt, um die erste Schicht (6) freizulegen, und eine Elektrode (15), die in den Graben (13) mit dem isolierenden Film (14) dazwischen eingebettet ist, um mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) elektrisch isoliert zu sein.
  • [D11] Die Halbleitervorrichtung (71 usw.) nach D8, wobei die Grabenstruktur (10, 11, 12) einen Graben (16) einschließt, der durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen, einen isolierenden Film (17), der eine Innenwand des Grabens (16) bedeckt, und eine Elektrode (18), die in den Graben (16) eingebettet ist, wobei der isolierende Film (17) dazwischen liegt, um von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert zu sein.
  • [D12] Die Halbleitervorrichtung (71 usw.) nach D9, wobei jede der Grabenstrukturen (10, 11, 12) einen Graben (14, 17) einschließt, der durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen, einen isolierenden Film (14, 17), der eine Innenwand des Grabens (14, 17) abdeckt, und eine Elektrode (15, 18), die in den Graben (14, 17) mit dem isolierenden Film dazwischen eingebettet ist.
  • [D13] Die Halbleitervorrichtung (71 usw.) nach einem von D10 bis D12, wobei die Elektrode (15, 18) ein leitfähiges Polysilizium des ersten Leitfähigkeitstyps einschließt.
  • [D14] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D13, wobei die Grabenstruktur (10, 11, 12) in einer zur ersten Schicht (6) konvergierenden Form ausgebildet ist.
  • [D15] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D14, wobei die Grabenstruktur (10, 11, 12) die Vorrichtungsregion (9, 9A) in der Draufsicht umgibt.
  • [D16] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D15, ferner umfassend: eine Sinkerregion (21) des zweiten Leitfähigkeitstyps, die innerhalb der zweiten Schicht (7) so ausgebildet ist, dass sie eine Seitenwand der Grabenstruktur (10, 11, 12) in der Vorrichtungsregion (9, 9A) abdeckt.
  • [D17] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D16, ferner umfassend: eine Verunreinigungsregion (22) des ersten Leitfähigkeitstyps, die entlang einer Bodenwand der Grabenstruktur (10, 11, 12) in der ersten Schicht (6) gebildet ist und eine höhere Verunreinigungskonzentration als die erste Schicht (6) aufweist.
  • [D18] Die Halbleitervorrichtung (71 usw.) nach einem von D1 bis D17, ferner umfassend: einen Transistor (30), der in der Vorrichtungsregion (9, 9A) ausgebildet ist.
  • [D19] Eine Halbleitervorrichtung (71 usw.), umfassend: eine erste Schicht (6) eines ersten Leitfähigkeitstyps; eine zweite Schicht (7) eines zweiten Leitfähigkeitstyps, die auf die erste Schicht (6) laminiert ist; eine Vorrichtungsregion (9, 9A), die in der zweiten Schicht (7) bereitgestellt ist; eine erste Grabenstruktur (11), die so in die zweite Schicht (7) eindringt, dass sie mit der ersten Schicht (6) elektrisch verbunden und von der zweiten Schicht (7) elektrisch isoliert ist und die Vorrichtungsregion (9, 9A) in der zweiten Schicht (7) abgrenzt; eine zweite Grabenstruktur (12), die so in die zweite Schicht (7) eindringt, dass sie von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert ist, und die die Vorrichtungsregion (9, 9A) in einer Region der zweiten Schicht (7) abgrenzt, die weiter hin zu der Seite der Vorrichtungsregion (9, 9A) liegt als die erste Grabenstruktur (11); und eine eingebettete Schicht (8) des zweiten Leitfähigkeitstyps, die in der Vorrichtungsregion (9, 9A) so ausgebildet ist, dass sie sich über einen Grenzabschnitt zwischen der ersten Schicht (6) und der zweiten Schicht (7) in einem Abstand von der zweiten Grabenstruktur (12) erstreckt.
  • [D20] Die Halbleitervorrichtung (71 usw.) nach D19, wobei die erste Grabenstruktur (11) einen ersten Graben (13) einschließt, der durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen, einen ersten isolierenden Film (14), der eine Innenwand des ersten Grabens (13) abdeckt, um so die erste Schicht (6) freizulegen, und eine erste Elektrode (15), die in den ersten Graben (13) mit dem ersten isolierenden Film (14) dazwischen eingebettet ist, sodass sie mit der ersten Schicht (6) elektrisch verbunden ist und von der zweiten Schicht (7) elektrisch isoliert ist, und die zweite Grabenstruktur (12) einen zweiten Graben (16) einschließt, der durch die zweite Schicht (7) eindringt, um die erste Schicht (6) zu erreichen, einen zweiten isolierenden Film (17), der eine Innenwand des zweiten Grabens (16) bedeckt, und eine zweite Elektrode (18), die in den zweiten Graben (16) mit dem zweiten isolierenden Film (17) dazwischen eingebettet ist, um von der ersten Schicht (6) und der zweiten Schicht (7) elektrisch isoliert zu sein.
  • Obwohl hier die Merkmale der Halbleitervorrichtungen gemäß den einzelnen Gegenständen angegeben wurden, können die in [A1] bis [A20] beschriebenen Merkmale, die in [B1] bis [B20] beschriebenen Merkmale, die in [C1] bis [C22] beschriebenen Merkmale und die in [D1] bis [D20] beschriebenen Merkmale auf beliebige Weise miteinander kombiniert werden. Während Ausführungsformen der vorliegenden Erfindung oben detailliert beschrieben wurden, handelt es sich hierbei lediglich um spezifische Beispiele, die zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung verwendet werden. Die vorliegende Erfindung sollte nicht so ausgelegt werden, dass sie auf diese spezifischen Beispiele beschränkt ist, und der Umfang der vorliegenden Erfindung wird nur durch die beigefügten Ansprüche begrenzt. Liste der Bezugszeichen
    • 1
    Halbleitervorrichtung
    6
    erste Schicht
    6a
    Schicht mit hoher Konzentration
    6b
    Schicht mit niedriger Konzentration
    7
    zweite Schicht
    8
    dritte Schicht (eingebettete Schicht)
    8a
    eingebettete Schicht mit niedriger Konzentration
    8b
    eingebettete Schicht mit hoher Konzentration
    9
    Vorrichtungsregion
    9A
    Transistorregion
    10
    Grabenabtrennungsstruktur (Grabenstruktur)
    11
    erste Grabenstruktur
    12
    zweite Grabenstruktur
    13
    erster Graben
    14
    erster isolierender Film
    15
    erste Elektrode
    16
    zweiter Graben
    17
    zweiter isolierender Film
    18
    zweite Elektrode
    19
    bodenseitiger Isolator
    20
    Zwischengrabenregion
    21
    Sinkerregion
    22
    Verunreinigungsregion
    30
    MISFET (Transistor)
    51
    Halbleitervorrichtung
    52
    erste Kontaktelektrode
    53
    Halbleitervorrichtung
    54
    zweite Kontaktelektrode
    55
    Halbleitervorrichtung
    61
    Halbleitervorrichtung
    62
    Seitenwandpufferschicht
    63
    Abzweigungsabschnitt
    65
    Halbleitervorrichtung
    66
    Halbleitervorrichtung
    71
    Halbleitervorrichtung
    72
    Halbleitervorrichtung
    81
    Halbleitervorrichtung
    J
    pn-Übergangsabschnitt
    JE
    pn-Übergangsabschnitt der Erweiterung
    W1
    erste Grabenbreite
    W2
    zweite Grabenbreite
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021005307 [0001]
    • JP 2021005308 [0001]
    • JP 2021005309 [0001]
    • JP 2021005310 [0001]
    • JP 2015122543 [0003]

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen Chip, der eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf einer anderen Seite aufweist; einen pn-Übergangsabschnitt, der im Inneren des Chips so ausgebildet ist, dass er sich entlang der ersten Hauptoberfläche erstreckt; eine Vorrichtungsregion, die in der ersten Hauptoberfläche bereitgestellt ist; eine erste Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in der ersten Hauptoberfläche abgrenzt; und eine zweite Grabenstruktur, die in der ersten Hauptoberfläche so ausgebildet ist, dass sie durch den pn-Übergangsabschnitt eindringt und die Vorrichtungsregion in einer Region weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Grabenstruktur aus einer ersten Grabenelektrodenstruktur aufgebaut ist, die elektrisch mit dem Chip verbunden ist, und die zweite Grabenstruktur aus einer zweiten Grabenelektrodenstruktur aufgebaut ist, die von dem Chip elektrisch isoliert ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Grabenstruktur einen unteren Endabschnitt aufweist, der elektrisch mit dem Chip verbunden ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die zweite Grabenstruktur von der ersten Grabenstruktur elektrisch getrennt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die zweite Grabenstruktur in einem elektrisch schwebenden Zustand ausgebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei in der zweiten Grabenstruktur ein anderes Potential als in der ersten Grabenstruktur auftreten soll.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste Grabenstruktur eine erste Breite aufweist, und die zweite Grabenstruktur eine zweite Breite aufweist, die nicht größer als die erste Breite ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die zweite Grabenstruktur in einem Abstand von nicht mehr als der ersten Breite von der ersten Grabenstruktur gebildet wird.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Grabenstruktur einen ersten Graben, der durch den pn-Übergangsabschnitt eindringt, einen ersten isolierenden Film, der eine Innenwand des ersten Grabens so abdeckt, dass der Chip von einer Bodenwand des ersten Grabens aus freiliegt, und eine erste Elektrode, die in den ersten Graben mit dem ersten isolierenden Film dazwischen eingebettet ist und an der Bodenwand des ersten Grabens elektrisch mit dem Chip verbunden ist, einschließt und die zweite Grabenstruktur einen zweiten Graben, der durch den pn-Übergangsabschnitt eindringt, einen zweiten isolierenden Film, der eine Innenwand des zweiten Grabens abdeckt, und eine zweite Elektrode, die in den zweiten Graben mit dem zweiten isolierenden Film dazwischen eingebettet ist und die von dem Chip elektrisch isoliert ist, einschließt.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die zweite Grabenstruktur einen bodenseitigen Isolator einschließt, der in eine Bodenwandseite des zweiten Grabens so eingebettet ist, dass er sich kontinuierlich an den zweiten isolierenden Film anschließt und eine Dicke aufweist, die eine Dicke des zweiten isolierenden Films übersteigt, und die zweite Elektrode in den zweiten Graben eingebettet ist, wobei der zweite isolierende Film und der bodenseitige Isolator dazwischen liegen.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, ferner umfassend: eine erste Schicht eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips auf der zweiten Hauptoberflächenseite ausgebildet ist; eine zweite Schicht des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips auf der ersten Hauptoberflächenseite ausgebildet ist; und eine dritte Schicht des zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips zwischen der ersten Schicht und der zweiten Schicht angeordnet ist und den pn-Übergangsabschnitt mit der ersten Schicht bildet; wobei die erste Grabenstruktur durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abgrenzt, und die zweite Grabenstruktur durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in einer Region der zweiten Schicht weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die erste Grabenstruktur elektrisch mit der ersten Schicht verbunden und von der zweiten Schicht und der dritten Schicht elektrisch isoliert ist, und die zweite Grabenstruktur von der ersten Schicht, der zweiten Schicht und der dritten Schicht elektrisch isoliert ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, ferner umfassend: eine erste Schicht eines ersten Leitfähigkeitstyps, die in einer Region im Inneren des Chips auf der zweiten Hauptoberflächenseite ausgebildet ist; und eine zweite Schicht eines zweiten Leitfähigkeitstyps, die in einer Region im Inneren des Chips auf der ersten Hauptoberflächenseite ausgebildet ist und den pn-Übergangsabschnitt mit der ersten Schicht bildet; wobei die erste Grabenstruktur durch die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abgrenzt, und die zweite Grabenstruktur in die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in einer Region der zweiten Schicht weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die erste Grabenstruktur elektrisch mit der ersten Schicht verbunden und von der zweiten Schicht elektrisch isoliert ist, und die zweite Grabenstruktur von der ersten Schicht und der zweiten Schicht elektrisch isoliert ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, ferner umfassend: eine Zwischengrabenregion, die in einer Region zwischen der ersten Grabenstruktur und der zweiten Grabenstruktur abgegrenzt ist und in einem elektrisch schwebenden Zustand ausgebildet ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, ferner umfassend: einen Transistor, der in der Vorrichtungsregion ausgebildet ist.
  17. Halbleitervorrichtung, umfassend: eine erste Schicht eines ersten Leitfähigkeitstyps; eine zweite Schicht des ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist; eine dritte Schicht des zweiten Leitfähigkeitstyps, die zwischen der ersten Schicht und der zweiten Schicht angeordnet ist; eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt ist; eine erste Grabenstruktur, die durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abgrenzt; und eine zweite Grabenstruktur, die durch die zweite Schicht und die dritte Schicht eindringt, um die erste Schicht zu erreichen und die die Vorrichtungsregion in einer Region der zweiten Schicht weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die erste Grabenstruktur aus einer ersten Grabenelektrodenstruktur aufgebaut ist, die elektrisch mit der ersten Schicht verbunden und von der zweiten Schicht und der dritten Schicht elektrisch isoliert ist, und die zweite Grabenstruktur aus einer zweiten Grabenelektrodenstruktur aufgebaut ist, die von der ersten Schicht, der zweiten Schicht und der dritten Schicht elektrisch isoliert ist.
  19. Halbleitervorrichtung, umfassend: eine erste Schicht eines ersten Leitfähigkeitstyps; eine zweite Schicht eines zweiten Leitfähigkeitstyps, die auf die erste Schicht laminiert ist; eine Vorrichtungsregion, die in der zweiten Schicht bereitgestellt ist; eine erste Grabenstruktur, die durch die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in der zweiten Schicht abgrenzt; und eine zweite Grabenstruktur, die durch die zweite Schicht eindringt, um die erste Schicht zu erreichen und die Vorrichtungsregion in einer Region der zweiten Schicht weiter hin zu der Seite der Vorrichtungsregion als die erste Grabenstruktur abgrenzt.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die erste Grabenstruktur aus einer ersten Grabenelektrodenstruktur aufgebaut ist, die elektrisch mit der ersten Schicht verbunden und von der zweiten Schicht elektrisch isoliert ist, und die zweite Grabenstruktur aus einer zweiten Grabenelektrodenstruktur aufgebaut ist, die von der ersten Schicht und der zweiten Schicht elektrisch isoliert ist.
DE112021006557.2T 2021-01-15 2021-11-30 Halbleitervorrichtung Pending DE112021006557T5 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2021-005310 2021-01-15
JP2021005307 2021-01-15
JP2021005309 2021-01-15
JP2021-005308 2021-01-15
JP2021005310 2021-01-15
JP2021-005309 2021-01-15
JP2021-005307 2021-01-15
JP2021005308 2021-01-15
PCT/JP2021/043822 WO2022153693A1 (ja) 2021-01-15 2021-11-30 半導体装置

Publications (1)

Publication Number Publication Date
DE112021006557T5 true DE112021006557T5 (de) 2023-10-05

Family

ID=82447132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006557.2T Pending DE112021006557T5 (de) 2021-01-15 2021-11-30 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230352545A1 (de)
JP (1) JPWO2022153693A1 (de)
DE (1) DE112021006557T5 (de)
WO (1) WO2022153693A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122543A (ja) 2015-03-30 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021005307A (ja) 2019-06-27 2021-01-14 京セラドキュメントソリューションズ株式会社 電子機器及びその制御プログラム
JP2021005308A (ja) 2019-06-27 2021-01-14 Ｚｅｒｏｂｉｌｌｂａｎｋ Ｊａｐａｎ株式会社 移動体管理システム及び移動体管理方法
JP2021005309A (ja) 2019-06-27 2021-01-14 株式会社トレスバイオ研究所 生産者選択装置及び生産者選択方法
JP2021005310A (ja) 2019-06-27 2021-01-14 Ａｊｓ株式会社 人事評価支援装置、人事評価支援方法、及び人事評価支援プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673084B2 (en) * 2014-12-04 2017-06-06 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
US9786665B1 (en) * 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122543A (ja) 2015-03-30 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021005307A (ja) 2019-06-27 2021-01-14 京セラドキュメントソリューションズ株式会社 電子機器及びその制御プログラム
JP2021005308A (ja) 2019-06-27 2021-01-14 Ｚｅｒｏｂｉｌｌｂａｎｋ Ｊａｐａｎ株式会社 移動体管理システム及び移動体管理方法
JP2021005309A (ja) 2019-06-27 2021-01-14 株式会社トレスバイオ研究所 生産者選択装置及び生産者選択方法
JP2021005310A (ja) 2019-06-27 2021-01-14 Ａｊｓ株式会社 人事評価支援装置、人事評価支援方法、及び人事評価支援プログラム

Also Published As

Publication number Publication date
US20230352545A1 (en) 2023-11-02
JPWO2022153693A1 (de) 2022-07-21
WO2022153693A1 (ja) 2022-07-21

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69602114T2 (de) Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
DE112013002722B4 (de) Halbleiterbauelement, MOSFET-Bauelement und Verfahren
DE19701189B4 (de) Halbleiterbauteil
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE3131727A1 (de) &#34;mos-feldeffekttransistor und verfahren zu seiner hestellung&#34;
DE3537004A1 (de) Vdmos-baustein
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE112021006730T5 (de) Sic-halbleiterbauelement
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE19900313A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE112013006681B4 (de) Halbleitervorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102013217225A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication