DE102006033506B4 - Schottkykontakt-Bauelement und seine Verwendung - Google Patents

Schottkykontakt-Bauelement und seine Verwendung Download PDF

Info

Publication number
DE102006033506B4
DE102006033506B4 DE102006033506A DE102006033506A DE102006033506B4 DE 102006033506 B4 DE102006033506 B4 DE 102006033506B4 DE 102006033506 A DE102006033506 A DE 102006033506A DE 102006033506 A DE102006033506 A DE 102006033506A DE 102006033506 B4 DE102006033506 B4 DE 102006033506B4
Authority
DE
Germany
Prior art keywords
conductivity type
schottky contact
islands
layer
contact device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006033506A
Other languages
English (en)
Other versions
DE102006033506A1 (de
Inventor
Michael Dr. Treu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006033506A priority Critical patent/DE102006033506B4/de
Priority to US11/780,265 priority patent/US20080017947A1/en
Publication of DE102006033506A1 publication Critical patent/DE102006033506A1/de
Application granted granted Critical
Publication of DE102006033506B4 publication Critical patent/DE102006033506B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Schottkykontakt-Bauelement mit einem Halbleitersubstrat (3), das in einer ersten Hauptoberfläche eine Schicht (15) eines ersten Leitfähigkeitstyps und eine hierauf angeordnete Metallschicht (7) sowie in oder auf der Hauptoberfläche vorgesehene abgegrenzte Halbleiterbereiche (17) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps zur Erhöhung der Überstromfestigkeit des Schottkykontakt-Bauelementes aufweist, dadurch gekennzeichnet, dass mindestens die überwiegende Anzahl der abgegrenzten Halbleiterbereiche (17) des zweiten Leitfähigkeitstyps als Inseln mit einem vorbestimmten Abstand (a) vorgesehen ist, der größer als ein für eine Wechselwirkung der Inseln (17) und Erzielung einer hiermit verbundenen Abschirmwirkung erforderlicher Wechselwirkungs-Mindestabstand, und wesentlich größer als die Dicke (depi) der Schicht (15) des ersten Leitfähigkeitstyps ist, wobei die Inseln (17) des zweiten Leitfähigkeitstyps von Kantenbereichen (19) des zweiten Leitfähigkeitstyps mit verringerter Störstellenkonzentration umgeben sind.

Description

  • Die Erfindung betrifft ein Schottkykontakt-Bauelement nach dem Oberbegriff des Anspruchs 1, etwa eine Schottkydiode mit einstellbarer Überstromfestigkeit und niedrigem Rückwärtsstrom.
  • Schottkydioden werden seit langem als extrem schnelle Schaltdioden, Dioden für getaktete Schaltnetzteile eingesetzt. Weiterhin ist die Nutzung von Schottky-Barrieren in schnellen wie polaren Schaltkreisen (sogenannten "Schottky-TTL") seit langem bekannt, und zwar dort zur Vermeidung des sogenannten Trägerstaueffektes.
  • Schottkydioden sind seit einiger Zeit verstärkt im Einsatz für Anwendungen bei relativ hohen Spannungen, ihre Herstellung unterliegt aber zugleich dem Trend der Realisierung von Halbleiterbauelementen mit immer dünneren Substraten. Ein weiterer wichtiger Trend ist der, Schottkydioden zunehmend nicht mehr auf Si-Substraten, sondern auf SiC-Substraten herzustellen. Dies bedingt Entwurfs-Überlegungen, die auf die besonderen elektronischen Eigenschaften dieses Substratmaterials Rücksicht nehmen.
  • Aus generellen Kostenüberlegungen ist es auch bei Schottkykontakt-Bauelementen der in Rede stehenden Art angezeigt, diese bei vorgegebenen Leistungsparametern mit möglichst geringem Verbrauch an Halbleitersubstratfläche ("Chipfläche") zu erzeugen.
  • Schottkydioden auf dünnen SiC-Substraten werden von der Anmelderin unter der Bezeichnung "thinQ!2G" vermarktet. Diese Sillziumkarbid-Schottkydioden sind für die aktive Leistungsfaktorkorrektur (PFC) in Schaltnetzteilen optimiert und haben eine weit höhere Stromstoßfestigkeit und verbesserte Robustheit gegenüber Vorgängertypen und sind auch auf höhere Einschaltströme und transiente Strompulse ausgelegt. Aufgrund dessen, dass Systementwickler und Stromversorgungshersteller bei Einsatz dieser neuartigen Schottkydioden auf eine Überdimensionierung verzichten können, lassen sich, bei gleichzeitig erhöhter Zuverlässigkeit, kleinere und preisgünstigere Dioden einsetzen, was bei der Systementwicklung ein erhebliches Einsparpotential erbringt.
  • Bei der aktuellen Generation der thinQ!2G SiC Schottkydioden wird eine sogenannte merged pn-Schottky-Konstruktion verwendet. Bei dieser Konstruktion werden zwei Aspekte miteinander verknüpft: Erstens kann durch die eingearbeiteten pn-Übergänge im Überlastfall eine pn-Diodencharakteristik erreicht werden, und zweitens schirmen die p-Gebiete die Schottkygebiete vom elektrischen Feld in der Raumladungszone ab und können so den Sperrstrom am Schottkykontakt verringern.
  • Ein Nachteil dieser Konstruktion besteht darin, dass die p+-Gebiete relativ viel Fläche beanspruchen und nur noch weniger als 50% der Kontaktfläche für den Schottkykontakt zur Verfügung steht, wodurch der Spannungsabfall in Vorwärtsrichtung steigt. Wegen der Abschirmung der Schottkygebiete durch die p-Gebiete kann zwar der Widerstand der Epitaxieschicht niedriger gewählt werden als bei einer reinen Schottkydiode, dadurch lässt sich jedoch der Flächenverlust beim Schottkykontakt nicht vollständig kompensieren, und die merged pn-Schottkydiode wird 20%–25% größer als eine reine Schottkydiode.
  • Im Zuge der weiteren Entwicklung ist geplant, den Serienwiderstand durch Verwendung von dünneren Substraten weiter zu senken. Dadurch wird auch die Überlastfestigkeit steigen und unter Umständen Werte erreichen, die in der Applikation nicht ausgenutzt werden können. Mit der oben beschriebenen Konstruktion ist es jedoch nicht möglich, die Überlastfestigkeit zugunsten von weniger Chipfläche zu reduzieren, weil die Abstände der p-Gebiete wegen der benötigten Abschirmung nur in einem sehr engen Raum wählbar sind.
  • Die US 2005/0161759 A1 beschreibt eine „merged p-i-n Schottky-Konstruktion", welche ähnliche Eigenschaften bzgl. der Absorption der Reverse-Avalanche-Energie wie eine „Fast Recovery Epitaxial Diode" mit einer tiefen Diffusionszone aufweist. Dies wird mit p+-dotierten Diffusionsstreifen erreicht, die in einem n-dotierten Siliziumsubstrat geformten wurden. Im Besonderen wird hierbei erreicht, dass beim Vergrößern des Streifenabstandes die Absorption der Reverse-Avalanche-Energie steigt.
  • Die US 2003/0045035 A1 beschreibt ein Verfahren und eine Anordnung, um die Durchbruchspannung eines halbleitenden Bauelementes zu verbessern. Dies wird mittels Verwendung von „Junction Termination Extension (JTE)" erreicht, um das elektrische Feld von den Enden zum mittleren Bereich des Bauelementes zu verschieben. Diese Entgegenhaltung (2) fasst eine "merged p-i-n" Schottky-Diode um, die auf der n-Epi-Schicht (Driftzone) geometrische p-Strukturen aufweist. Diese Konfiguration wird hierbei benutzt, um während des Betriebs mit der Verspannung in Rückwärtsrichtung die Metal-Halbleiter-Grenzschicht von hohen Feldern abzuschirmen.
  • Der Erfindung liegt die Aufgabe zugrunde, das gattungsgemäße Schottkykontakt-Bauelement hinsichtlich seines Kosten/Leistungs-Verhältnisses weiter zu verbessern.
  • Diese Aufgabe wird durch ein Schottkykontakt-Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Zweckmäßige Fortbildungen des Erfindungsgedankens sind Gegenstand der abhängigen Ansprüche.
  • Die Erfindung schließt den wesentlichen Gedanken ein, bewusst von dem bisher verfolgten Ziel abzugehen, Halbleiterbereiche des zweiten Leitfähigkeitstyps in einer Schicht des ersten Leitfähigkeitstyps an der Bauelementoberfläche zur Erzielung einer verbesserten Abschirmwirkung zu nutzen. Sie schließt weiter den Gedanken ein, im Zusammenhang hiermit die lateralen Abstände der Bereiche des zweiten Leitfähigkeitstyps bzw. deren Zusammenhang miteinander wesentlich zu verringern, diese also als geometrisch und elektronisch relativ isolierte Inseln auszubilden, so dass lediglich deren Wirkung der Erhöhung der Überstromfestigkeit weiterhin ausgenutzt wird.
  • Mit dieser neuen Lösung wird der ganz wesentliche technologische Vorteil erreicht, dass die Größe und Anzahl der Bereiche des zweiten Leitfähigkeitstyps, wie auch deren räumliche Anordnung relativ zueinander, unter der einzigen Maßgabe des wirksamen "Einschaltens" der entsprechenden pn-Übergänge im Überlastfall, in einem weiten Bereich frei gewählt werden kann. Insbesondere lässt sich damit auch der aus Kostengründen höchst wünschenswerte Effekt erzielen, dass die durch ihr Vorhandensein bewirkte Flächenvergrößerung des Gesamt-Bauelementes sich in engen Grenzen und speziell im Bereich von wenigen Prozent hält.
  • In einer ersten zweckmäßigen Ausführung des Erfindungsgedankens ist vorgesehen, dass die Störstellenkonzentration der Inseln des zweiten Leitfähigkeitstyps größer als diejenige eines Halbleitersubstrats vom ersten Leitfähigkeitstyp ist. Dies bedeutet also, dass bei einem Halbleitersubstrat vom p-Typ die Inseln vom n+-Typ sind, bzw. dass bei einem Halbleitersubstrat vom n-Typ die Inseln vom p+-Typ sind.
  • Erfindungsgemäß sind die Inseln des zweiten Leitfähigkeitstyps von Rand- bzw. Kantenbereichen des zweiten Leitfähigkeitstyps mit verringerter Störstellenkonzentration umgeben. Es gibt also beispielsweise bei Inseln vom p+-Typ Umgebungsbereiche vom p–-Typ, oder es gibt bei Inseln vom n+-Typ Umgebungsbereiche T vom n–-Typ. Bei geeigneter Ausführung eines Implantationsschrittes zur Erzeugung der Inseln ergeben sich diese bevorzugt vorgesehenen Kanten- bzw. Randbereiche ggf. in hinreichendem Maße aus Streueffekten bei der Implantations- Bestrahlung, es kann aber auch ein spezieller Implantationsschritt zu ihrer Erzeugung mit einer definierten Störstellenkonzentration bzw. einem definierten Konzentrationsprofil vorgesehen sein. Bei den weiter unten genannten Vorzugswerten für die Breite ist in der Regel ein solcher zusätzlicher Schritt erforderlich.
  • Durch die vorgenannte Maßnahme lässt sich die durch den Einbau von relativ hoch dotierten Gebieten des zweiten Leitfähigkeitstyps in die Schicht des ersten Leitfähigkeitstyps bewirkte Feldüberhöhung an den Randbereichen der eingebauten Gebiete weitestgehend reduzieren.
  • Im Rahmen der oben erwähnten Design-Freiheitsgrade haben die Inseln des zweiten. Leitfähigkeitstyps einen mittleren Abstand, der wesentlich größer als die Dicke der Schicht des ersten Leitfähigkeitstyps ist. Gleichermeßen ist es im Normalfall sinnvoll, wenn die mittlere laterale Abmessung der Inseln des zweiten Leitfähigkeitstyps im Bereich zwischen der einfachen und dreifachen Dicke, bevorzugt bei der zweifachen Dicke, der Schicht des ersten Leitfähigkeitstyps liegt. Beide Parameter werden typischerweise in eine Relation zueinander gebracht, bei der der Abstand der Inseln des zweiten Leitfähigkeitstyps voneinander zwischen dem Zweifachen und Vierfachen ihrer lateralen Abmessung liegt. Es wird aber ausdrücklich darauf hingewiesen, dass diese Bemessungsregeln lediglich als Orientierungswerte zu verstehen und aufgrund anderweitiger Design-Vorgaben auch andere Relationen dieser Parameter sinnvoll sein können.
  • Bei der weiter oben angesprochenen Ausführung mit Rand- oder Kantenbereichen der Inseln mit verringerter Störstellenkonzentration ist bevorzugt, dass die mittlere Breite der Kantenbereiche 300 nm oder darüber liegt. Auch hier sind allerdings andere Werte – bis hin zum völligen Verzicht auf die niedriger dotierten Randbereiche, also eine Breite von Null – möglich.
  • In einer weiteren bevorzugten Ausführung der Erfindung ist vorgesehen, dass die Schicht des ersten Leitfähigkeitstyps als Epi-Schicht zur Erhöhung der Durchbruchsfestigkeit über einer Feldstoppschicht in einem SiC-Substrat ausgebildet ist. Grundsätzlich ist die Erfindung aber auch für entsprechend aufgebaute Schottkykontakt-Bauelemente in einem Si-Substrat nutzbringend einsetzbar.
  • Besonders zweckmäßig ist die Anwendung der Erfindung bei besonders dünnen Bauelementen, also wenn etwa die Dicke des Halbleitersubstrats 100 μm oder weniger beträgt.
  • Im Hinblick auf die oben angesprochene Kostenfrage ist die Erfindung insoweit besonders vorteilhaft, als in ihrem Rahmen die Anzahl und laterale Abmessung der Inseln derart festgelegt sind, dass ihr Flächenanteil an der wirksamen Fläche des Schottkykontakt-Bauelementes kleiner als 20%, bevorzugt kleiner als 10% und besonders bevorzugt 5% oder weniger, ist. Grundsätzlich ist ein möglichst geringer Flächen-Mehraufwand gegenüber einer Anordnung ohne pn-Übergänge anzustreben, dieses Design-Ziel ist aber abzuwägen gegen die zuverlässige Erreichung des eigentlichen Zieles beim Vorsehen der Bereiche des zweiten Leitfähigkeitstyps, nämlich der Verbesserung des Überlastverhaltens des Bauelementes.
  • Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich im Übrigen aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele anhand der einzigen Figur. Diese zeigt in Art einer vertikalen Querschnittsdarstellung durch den Bauelementaufbau ein Schottkykontakt-Bauelement 1, das auf einem dünnen SiC-Substrat 3 aufgebaut ist.
  • Die Rückseite des SiC-Substrats trägt eine Rückseiten-Metallisierung 5, während die Vorderseite (erste Hauptoberfläche) eine Vorderseiten-Metallisierung 7 trägt, welche eine z. B. dünne Ti-Schicht 7a und eine darüber liegende Al-Schicht 7b umfasst und über eine Drahtbondverbindung 9 angeschlossen ist. Die Vorderseiten-Metallisierung 7 bildet mit der zugehörigen Hauptfläche des SiC-Substrates den eigentlichen Schottky-Kontakt, welcher von einer Polyimid-Randschicht 11 als Isolationsschicht umschlossen ist.
  • In dem SiC-Substrat 3, das bei der hier gezeigten Ausführung vom n-Typ ist, ist in vorbestimmter Tiefe unter der ersten Hauptfläche eine Feldstoppschicht 13 vorgesehen, und auf dieser ist eine epitaxial abgeschiedene, ebenfalls n-dotierte SiC-Schicht 15 aufgebracht, die mit Blick auf ihre Erzeugungsweise auch als EPI-Schicht bezeichnet wird. Deren Dicke ist in der Figur mit depi bezeichnet.
  • In die Oberfläche der EPI-Schicht 15 sind p+-dotierte Inseln 17 eingebettet, deren Rand von p–-dotierten Kantenbereichen 19 umgeben sind und welche, mit letzterem Zusammen, eine laterale Erstreckung haben, die in der Figur mit b bezeichnet ist. Die Inseln 17 (mit den Randbereichen 19) sind in der EPI-Schicht 15 in einem Abstand a angeordnet. Da auch der Randbereich des eigentlichen Bauelements 1, unterhalb der Isolationsschicht 11, p-leitend sein sollte, ist dort ein weiterer (in der Draufsicht insbesondere rahmen- oder ringförmiger) p-Dotierungsbereich 21 vorgesehen.
  • Wesentlich für die erfindungsgemäße Funktion des Schottkykontakt-Bauelementes 1 ist ein relativ großer Abstand a zwischen den p+-Inseln 17, welcher wesentlich größer als die Dicke depi der EPI-Schicht 15 ist. Die laterale Erstreckung der Inseln 17 mit ihren Randbereichen 19 ist gemäß den gewünschten Bauelementcharakteristika und dem in Kauf zu nehmenden zusätzlichen Flächenverbrauch gegenüber einem "reinen" Schottkykontakt-Bauelements relativ frei wählbar und kann typischerweise bei etwa 2depi liegen. In absoluten Werten kann die laterale Erstreckung b beispielsweise zwischen 2 und 4 μm liegen, wovon die Erstreckung der Randbereiche typischerweise im Bereich zwischen 200 und 300 nm liegt.
  • In diesem hier genannten lateralen Erstreckungsbereich können die p–-Randbereiche 19, bei geeigneter Ausführung der Implantationsschritte zur Erzeugung der p+-Inseln 17, als Rand- oder Streubereiche bei der entsprechenden Bestrahlung erzeugt werden. In modifizierten Ausführungen können sie entweder auch im wesentlichen fortfallen, oder sie können durch einen gesonderten Implantationsschritt mit präzise vorbestimmter Störstellenkonzentration und lateraler Abmessung gebildet werden.

Claims (10)

  1. Schottkykontakt-Bauelement mit einem Halbleitersubstrat (3), das in einer ersten Hauptoberfläche eine Schicht (15) eines ersten Leitfähigkeitstyps und eine hierauf angeordnete Metallschicht (7) sowie in oder auf der Hauptoberfläche vorgesehene abgegrenzte Halbleiterbereiche (17) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps zur Erhöhung der Überstromfestigkeit des Schottkykontakt-Bauelementes aufweist, dadurch gekennzeichnet, dass mindestens die überwiegende Anzahl der abgegrenzten Halbleiterbereiche (17) des zweiten Leitfähigkeitstyps als Inseln mit einem vorbestimmten Abstand (a) vorgesehen ist, der größer als ein für eine Wechselwirkung der Inseln (17) und Erzielung einer hiermit verbundenen Abschirmwirkung erforderlicher Wechselwirkungs-Mindestabstand, und wesentlich größer als die Dicke (depi) der Schicht (15) des ersten Leitfähigkeitstyps ist, wobei die Inseln (17) des zweiten Leitfähigkeitstyps von Kantenbereichen (19) des zweiten Leitfähigkeitstyps mit verringerter Störstellenkonzentration umgeben sind.
  2. Schottkykontakt-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Störstellenkonzentration der Inseln (17) des zweiten Leitfähigkeitstyps größer als diejenige eines Halbleitersubstrats (3) vom ersten Leitfähigkeitstyp ist.
  3. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die mittlere laterale Abmessung der Inseln (17) des zweiten Leitfähigkeitstyps im Bereich zwischen der einfachen und dreifachen Dicke, bevorzugt bei der zweifachen Dicke, der Schicht (15) des ersten Leitfähigkeitstyps liegt.
  4. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Abstand (a) der Inseln (17) des zweiten Leitfähigkeitstyps voneinander zwischen dem Zweifachen und Vierfachen ihrer lateralen Abmessung (b) liegt.
  5. Schottkykontakt-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die mittlere Breite der Kantenbereiche (19) 300 nm oder mehr beträgt.
  6. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (15) des ersten Leitfähigkeitstyps als Epi-Schicht zur Erhöhung der Durchbruchsfestigkeit über einer Feldstoppschicht in einem SiC-Substrat (3) ausgebildet ist.
  7. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist.
  8. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke des Halbleitersubstrats (3) 100 μm oder weniger beträgt.
  9. Schottkykontakt-Bauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl und laterale Abmessung (b) der Inseln (17) derart festgelegt sind, dass ihr Flächenanteil an der wirksamen Fläche des Schottkykontakt-Bauelementes kleiner als 20%, bevorzugt kleiner als 10% und besonders bevorzugt 5% oder weniger, ist.
  10. Verwendung eines Schottkykontakt-Bauelementes nach einem der vorangehenden Ansprüche zur aktiven Leistungsfaktor-Korrektur, insbesondere in einem Schaltnetzteil.
DE102006033506A 2006-07-19 2006-07-19 Schottkykontakt-Bauelement und seine Verwendung Expired - Fee Related DE102006033506B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006033506A DE102006033506B4 (de) 2006-07-19 2006-07-19 Schottkykontakt-Bauelement und seine Verwendung
US11/780,265 US20080017947A1 (en) 2006-07-19 2007-07-19 Circuit having a schottky contact component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006033506A DE102006033506B4 (de) 2006-07-19 2006-07-19 Schottkykontakt-Bauelement und seine Verwendung

Publications (2)

Publication Number Publication Date
DE102006033506A1 DE102006033506A1 (de) 2008-01-24
DE102006033506B4 true DE102006033506B4 (de) 2008-07-03

Family

ID=38830676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006033506A Expired - Fee Related DE102006033506B4 (de) 2006-07-19 2006-07-19 Schottkykontakt-Bauelement und seine Verwendung

Country Status (2)

Country Link
US (1) US20080017947A1 (de)
DE (1) DE102006033506B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP5177151B2 (ja) * 2008-02-12 2013-04-03 三菱電機株式会社 炭化珪素半導体装置
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6300659B2 (ja) * 2014-06-19 2018-03-28 株式会社東芝 半導体装置
WO2016172732A1 (en) * 2015-04-23 2016-10-27 Milestone Av Technologies Llc Short throw projector mount with adjustable screw drive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045035A1 (en) * 2001-03-23 2003-03-06 Krishna Shenai Novel edge termination structure for semiconductor devices
US20050161759A1 (en) * 2004-01-27 2005-07-28 Davide Chiola Merged P-i-N schottky structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045035A1 (en) * 2001-03-23 2003-03-06 Krishna Shenai Novel edge termination structure for semiconductor devices
US20050161759A1 (en) * 2004-01-27 2005-07-28 Davide Chiola Merged P-i-N schottky structure

Also Published As

Publication number Publication date
DE102006033506A1 (de) 2008-01-24
US20080017947A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
EP1812970B1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112013007363B4 (de) Halbleitervorrichtung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE112009005299B4 (de) Halbleitervorrichtung
DE102004051348B4 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE102007052202B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2004084310A1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102004053761A1 (de) Halbleitereinrichtung und Verfahren für deren Herstellung
DE112014006630T5 (de) Siliziumcarbidhalbleiterbauteil
DE102006033506B4 (de) Schottkykontakt-Bauelement und seine Verwendung
DE102012201911A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102015105718A1 (de) Halbleiterdiode
WO1998059377A1 (de) Halbleiter-strombegrenzer
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
DE2124847A1 (de) Schottky Sperrschicht Halbleiter schaltelement
EP2499673A1 (de) Schottkydiode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee