JP2010541230A - 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 - Google Patents
基板とその一方の面上に堆積させた層とを含む構造体の製造方法 Download PDFInfo
- Publication number
- JP2010541230A JP2010541230A JP2010526267A JP2010526267A JP2010541230A JP 2010541230 A JP2010541230 A JP 2010541230A JP 2010526267 A JP2010526267 A JP 2010526267A JP 2010526267 A JP2010526267 A JP 2010526267A JP 2010541230 A JP2010541230 A JP 2010541230A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- embrittled
- deposition
- cleavage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 191
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 45
- 239000000463 material Substances 0.000 claims abstract description 73
- 238000000151 deposition Methods 0.000 claims abstract description 71
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims description 49
- 238000003776 cleavage reaction Methods 0.000 claims description 36
- 230000007017 scission Effects 0.000 claims description 36
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 239000002131 composite material Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 15
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 4
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000000407 epitaxy Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- -1 InGaN Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 231100000925 very toxic Toxicity 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
前記基板の一面が堆積した材料の層により覆われ、前記基板の他の面が露出している前記構造体を形成するように、
−一方で前記基板を、他方で残りの部分を画定する脆化区域を含む脆化された基板を形成する工程と、
−前記脆化された基板の2つの面のそれぞれに前記材料の層を堆積させる工程と、
−前記脆化された基板をへき開(cleavage)する工程と
を含むことを特徴とする、方法が提供される。露出している、とは本発明では、前記基板の前記面が層により覆われていないことを意味する。
−前記脆化された基板の両面上に前記材料を非晶質形態で堆積させる工程と、
−前記脆化された基板のへき開工程と、
−前記材料を結晶化するのに好適な温度でアニールする工程と
を連続的に含む。
−前記脆化区域が、前記基板中へのイオン種の注入により形成され、
−前記基板が、支持基板およびシード層を含む複合材料基板であり、
−前記基板が、下記の材料、すなわちAl2O3、ZnO、III/V族の材料およびそれらの三元および四元合金、Si、SiC、多結晶SiC、ダイヤモンド、Geおよびそれらの合金の一種類を含み、
−前記堆積材料が、下記の材料、すなわち非晶質Si、単結晶Si、多結晶Si、Ge、SiC、多結晶SiC、非晶質SiC、III/V族の材料及びそれらの三元及び四元合金、Al2O3、SiO2、Si3N4およびダイヤモンドの中から選択され、
−前記基板が、SopSiCまたはSiCopSiC型の複合構造体であり、堆積材料の層が多結晶シリコンであり、
−前記方法が、こうして形成された前記構造体の前記基板の前記露出された面上に分子線エピタキシーを行うことをさらに含む。
バルク基板12に関する図2Aで、ある材料の層を面の一方の上に堆積させようとする基板の調製後、本方法の第一工程は、この基板12中に、基板をそれに従ってへき開することができる脆化区域11を造り出すことである。
堆積とは、本明細書では、分子線エピタキシー(MBE)またはCVD、すなわちLPCVD(「低圧化学蒸着」)、PECVD(「プラズマ強化化学蒸着」)もしくはMOCVD(「金属有機化学蒸着」)、と呼ばれる技術を意味する。
−脆化された基板上に材料を堆積、すなわち図3Aに関して、層21を基板12の前面に、層20を裏面に堆積させること、
−脆化された基板をへき開すること(図3Bに、脆化区域11の場所にある太い破線により、図式的に示す)、
−へき開した基板の2つの部分を分離すること
を含む。
へき開に必要な熱量が、材料の堆積により与えられる熱量より小さい場合、2つの異なった実施方法が可能である。
−必要な熱量を与えることにより、(図4Aに図式的に示すように)脆化された基板12をへき開すること、
−面を選択せずに、層21を前面に、層20を裏面に堆積させる方法に適合する温度で、材料を堆積させること(図4B)、
−へき開した基板の2つの部分を分離すること
を順に行う。
−脆化された基板上に材料を非晶質形態で堆積させること、
この目的のため、へき開に必要な熱量よりも小さい熱量を作用させる。図5Aに関して、非晶質層21Aが前面に、非晶質層20Aが裏面に形成される。
−へき開用の熱量を与えることにより、非晶質材料で被覆された脆化された基板のへき開を行うこと(図5B)、
−温度を増加することにより、堆積した材料を結晶化させ、図5Cに関して、結晶層21および20を基板の前面および裏面にそれぞれ形成すること、
−へき開した基板の2つの部分を分離すること
からなる。
最後に、全ての場合で、へき開した基板の2つの部分を分離する。この目的のために、吸引系を備え、基板を取り扱うことができる2個のピンセットを使用することができる。図6に関して、所望の面(裏面1B)上で堆積層20で被覆された基板10を含む最終的な構造体1と、他の面上で堆積層21で被覆された基板12の残りの部分を含む残りの構造体2とが得られる。この残りの構造体2は、廃棄することができるが、堆積層21を除去し、ソース基板12の残りの部分を再使用の前に研磨することにより、リサイクルすることもできる。
続いて、堆積層21を除去した最終的な構造体1の前面1Aは、後に続く使用(例えば分子線エピタキシー)を考慮して、調製することができる。
変形1:堆積工程の際にへき開を行う
図7Aに関して、単結晶シリコンのソース基板1200を酸化し、厚さ約2000ÅのSiO2の層3000を形成する。
この方法は、第一変形の図7A〜7Cに関して説明した工程と同じ工程で開始する。
図9Aに関して、単結晶SiCの基板1200を、一方で、酸素下、1150℃で2時間酸化し、厚さ約5000オングストロームのSiO2の層3000を形成する。
図2に関して、SiCの基板12の表面の近くに位置する脆化区域を、5.10e16原子/cm2の領域にある線量で注入することにより形成し、脆化された基板を堆積チャンバ内に配置する。
Claims (15)
- 電子工学、光学、光電子工学または光起電力工学用の、基板(10)と前記基板(10)の一方の面上に材料を堆積させることにより形成された層(20)とを含む構造体(1)の製造方法であって、
前記基板(10)の一面(1B)が前記堆積した材料の層(20)により覆われ、前記基板の他の面(1A)が露出している前記構造体(1)を形成するように、
−一方で前記基板(10)を、他方で残りの部分を画定する脆化区域(11)を含む脆化された基板(12)を形成する工程と、
−前記脆化された基板(12)の2つの面のそれぞれに前記材料の層(20、21)を堆積させる工程と、
−前記脆化された基板(12)をへき開する工程と
を含むことを特徴とする、方法。 - 前記へき開の熱量が、前記堆積により与えられる熱量よりも大きい、請求項1に記載の方法。
- 前記堆積工程が、前記へき開工程の前に行われる、請求項2に記載の方法。
- 前記へき開の熱量が、前記堆積により与えられる熱量よりも少ない、請求項1に記載の方法。
- 前記へき開工程が、前記堆積工程の最中に行われる、請求項4に記載の方法。
- 前記脆化された基板(12)が、前記堆積工程の間に、へき開した部分が互いに分離しないように、保持される、請求項5に記載の方法。
- 前記脆化された基板(12)が、前記堆積工程の間、水平に保持される、請求項6に記載の方法。
- 前記へき開工程が、前記層(20、21)の材料の堆積チャンバ内で行われる、請求項1〜7のいずれか1項に記載の方法。
- −脆化された基板(12)の両面上に材料(20)を非晶質形態で堆積させる工程と、
−前記脆化された基板(12)のへき開工程と、
−前記材料(20)を結晶化するのに好適な温度でアニールする工程と
を連続的に含む、請求項1〜8のいずれか1項に記載の方法。 - 前記脆化区域(11)が、前記基板(12)中へのイオン種の注入により形成される、請求項1〜8のいずれか1項に記載の方法。
- 前記基板(10)が、支持基板(10C)とシード層(10D)とを含む複合材料基板である、請求項1〜10のいずれか1項に記載の方法。
- 前記基板(10)が、次の材料、すなわちAl2O3、ZnO、III/V族の材料およびそれらの三元および四元合金、Si、SiC、多結晶SiC、ダイヤモンド、Geおよびそれらの合金の一種を含む、請求項1〜11のいずれか1項に記載の方法。
- 堆積される前記材料が、次の材料、すなわち非晶質Si、単結晶Si、多結晶Si、Ge、SiC、多結晶SiC、非晶質SiC、III/V族の材料およびそれらの三元および四元合金、Al2O3、SiO2、Si3N4およびダイヤモンドの中から選択される、請求項1〜12のいずれか1項に記載の方法。
- 前記基板(10)が、SopSiCまたはSiCopSiC型の複合材料構造体であり、堆積材料の前記層(20)が多結晶シリコンである、請求項1〜13のいずれか1項に記載の方法。
- 前記構造体(1)の前記基板(10)の前記露出された面(1A)上に分子線エピタキシーが行われる、請求項1〜14のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0757891A FR2921749B1 (fr) | 2007-09-27 | 2007-09-27 | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. |
FR0757891 | 2007-09-27 | ||
PCT/EP2008/062670 WO2009040337A1 (en) | 2007-09-27 | 2008-09-23 | Method of manufacturing a structure comprising a substrate and a layer deposited on one of its faces |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010541230A true JP2010541230A (ja) | 2010-12-24 |
JP5722038B2 JP5722038B2 (ja) | 2015-05-20 |
Family
ID=39678859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526267A Expired - Fee Related JP5722038B2 (ja) | 2007-09-27 | 2008-09-23 | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110192343A1 (ja) |
EP (1) | EP2203932A1 (ja) |
JP (1) | JP5722038B2 (ja) |
KR (1) | KR101097688B1 (ja) |
CN (1) | CN101809710B (ja) |
FR (1) | FR2921749B1 (ja) |
WO (1) | WO2009040337A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015002266A1 (ja) * | 2013-07-05 | 2015-01-08 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102615398B1 (ko) * | 2017-02-21 | 2023-12-18 | 에베 그룹 에. 탈너 게엠베하 | 기질들을 결합하기 위한 방법 및 장치 |
FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
JPH11251563A (ja) * | 1997-12-26 | 1999-09-17 | Canon Inc | Soi基板の熱処理方法及び熱処理装置並びにそれを用いたsoi基板の作製方法 |
JP2000332021A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Soi基板およびその製造方法ならびに半導体装置およびその製造方法 |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229751A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 赤外線検知素子の製造方法 |
JPH02175688A (ja) * | 1988-12-28 | 1990-07-06 | Asahi Chem Ind Co Ltd | 化合物半導体薄膜の成長法 |
US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
KR20020036916A (ko) * | 2000-11-11 | 2002-05-17 | 주승기 | 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせsoi基板の製造方法および半導体装置 |
DE10250915B4 (de) * | 2002-10-31 | 2009-01-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Abscheidung eines Materials auf einem Substratwafer |
WO2006082467A1 (en) * | 2005-02-01 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Substrate for crystal growing a nitride semiconductor |
JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Sumco | Soi基板の製造方法 |
-
2007
- 2007-09-27 FR FR0757891A patent/FR2921749B1/fr active Active
-
2008
- 2008-09-23 KR KR1020107009126A patent/KR101097688B1/ko not_active IP Right Cessation
- 2008-09-23 CN CN200880108693.9A patent/CN101809710B/zh not_active Expired - Fee Related
- 2008-09-23 JP JP2010526267A patent/JP5722038B2/ja not_active Expired - Fee Related
- 2008-09-23 US US12/672,797 patent/US20110192343A1/en not_active Abandoned
- 2008-09-23 EP EP08804589A patent/EP2203932A1/en not_active Withdrawn
- 2008-09-23 WO PCT/EP2008/062670 patent/WO2009040337A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
JPH11251563A (ja) * | 1997-12-26 | 1999-09-17 | Canon Inc | Soi基板の熱処理方法及び熱処理装置並びにそれを用いたsoi基板の作製方法 |
JP2000332021A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Soi基板およびその製造方法ならびに半導体装置およびその製造方法 |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015002266A1 (ja) * | 2013-07-05 | 2015-01-08 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
JP2015015401A (ja) * | 2013-07-05 | 2015-01-22 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
US9761479B2 (en) | 2013-07-05 | 2017-09-12 | Kabushiki Kaisha Toyota Jidoshokki | Manufacturing method for semiconductor substrate |
KR101846299B1 (ko) | 2013-07-05 | 2018-05-18 | 가부시키가이샤 사이콕스 | 반도체 기판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20110192343A1 (en) | 2011-08-11 |
FR2921749A1 (fr) | 2009-04-03 |
WO2009040337A1 (en) | 2009-04-02 |
JP5722038B2 (ja) | 2015-05-20 |
KR20100067117A (ko) | 2010-06-18 |
FR2921749B1 (fr) | 2014-08-29 |
KR101097688B1 (ko) | 2011-12-22 |
CN101809710B (zh) | 2012-01-11 |
EP2203932A1 (en) | 2010-07-07 |
CN101809710A (zh) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
US8481409B2 (en) | Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate | |
US7407867B2 (en) | Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate | |
JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
EP1929511B1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
JP4489671B2 (ja) | 複合材料ウェーハの製造方法 | |
EP1212787B1 (en) | A cleaving process to fabricate multilayered substrates using low implantation doses | |
US8921239B2 (en) | Process for recycling a substrate | |
US20090311477A1 (en) | Compliant Substrate In Particular For Hetero-Epitaxial Depositing | |
US20030077885A1 (en) | Embrittled substrate and method for making same | |
US7968911B2 (en) | Relaxation of a strained layer using a molten layer | |
JP4733633B2 (ja) | エピタキシャル基板の製造方法 | |
KR20080078679A (ko) | 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판 | |
US20080064182A1 (en) | Process for high temperature layer transfer | |
US7833877B2 (en) | Method for producing a semiconductor substrate | |
US7605055B2 (en) | Wafer with diamond layer | |
SG181986A1 (en) | Method for the preparation of a multi-layered crystalline structure | |
JP5722038B2 (ja) | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 | |
EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
WO2009106177A1 (en) | Method of transferring a thin layer onto a support substrate | |
KR20070107111A (ko) | 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5722038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |