CN101809710A - 制造包括衬底和沉积在衬底的一个表面上的层的结构的方法 - Google Patents
制造包括衬底和沉积在衬底的一个表面上的层的结构的方法 Download PDFInfo
- Publication number
- CN101809710A CN101809710A CN200880108693.9A CN200880108693A CN101809710A CN 101809710 A CN101809710 A CN 101809710A CN 200880108693 A CN200880108693 A CN 200880108693A CN 101809710 A CN101809710 A CN 101809710A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- embrittlement
- deposition
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 76
- 230000008021 deposition Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 41
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000003776 cleavage reaction Methods 0.000 abstract 1
- 230000007017 scission Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000003351 stiffener Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
本发明涉及一种制造用于电子学、光学、光电子学或光伏学的结构(1)的方法，所述结构(1)包括衬底(10)和通过将材料沉积在所述衬底(10)的一个表面上而形成的层(20)，其特征在于该方法包括以下步骤：形成包括脆化区的脆化衬底，该脆化区一方面限定了所述衬底(10)，另一方面限定了剩余物；在所述脆化衬底的两个表面的每一个上沉积所述材料的层(20，21)；分裂所述脆化衬底从而形成所述结构(1)，其中衬底(10)的一表面(IB)被沉积的材料层(20)覆盖，而其另一表面(IA)暴露。
Description
技术领域
本发明涉及一种制造用于电子学、光学、光电子学或光伏学的结构的方法，该结构包括衬底，以及通过将材料沉积在衬底的一面上而形成的层。
背景技术
技术的发展显示，可以利用合适的技术，例如PECVD(“等离子增强化学气相沉积”的首字母缩写)，来选择衬底的面以将薄层沉积在所选的面上。然而，这一过程很复杂，可能引入金属杂质，并且沉积层可能分层。
采用非选择性技术使得在衬底的两面上都进行沉积。然后可以消除沉积在不希望的表面上的层。为达此目的，可以将例如想要保存的层键合到其他材料上，从而保护该层，然后进行刻蚀，从而消除位于非保护面上的层。然而，根据该层的性质(特别是，如果该层为SiN，AlN或钻石)，撤销该层有时十分困难，而且相比于衬底的材料是非选择性的。
也可以采用RIE刻蚀(“反应离子刻蚀”的首字母缩写)，其相关描述记载于“Silicon Processing for the VLSI Era，Vol.1：ProcessTechnology”(VLSI时代的硅工艺，第1卷，工艺技术)，作者是StanleyWolf和Richard N.Taube，Lattice Press，第二版(1999年11月1日)，ISBN-10：0961672161，章节“14，Dry Etching for VLSI”(用于VLSI的干刻蚀)。这种利用等离子辅助的干刻蚀可将选择的表面清除而无需保护其他表面，但是其效果取决与要清除的材料。此外这种相当困难的技术需要采用剧毒气体和污染物，例如NF3或SF6。因此这需要特殊的操作条件，特别是特殊的封闭。
该问题的一个具体示例出现在，在SopSiC(“硅多晶碳化硅”，Silicon on Polycrystalline SiC的首字母缩写)或SiCopSiC(“碳化硅多晶碳化硅”，Silicon Carbide On Polycrystalline SiC的首字母缩写)衬底的背面上形成多晶硅层时。
SopSiC衬底主要对红外线辐射透明，不可能通过该衬底的背面对其充分加热以在前表面达到适于实现分子束外延生长(MBE)的温度。
沉积在背面上的多晶硅层吸收红外线辐射，可将该层加热到高温从而能够通过传导加热SopSiC衬底，以得到实现外延生长所需的温度。
这方面，可以参考出版物，US 5,296,385，US2004/0152312，EP 0 449524，WO 2006/082467和FR 07 54172。
目前，实现的方法在于在不选择SopSiC衬底的表面的情况下沉积多晶硅，也即是，在SopSiC衬底的两个表面上都沉积多晶硅，然后进行刻蚀以消除在不需要的表面上形成的层。
参见图1A，通过在单晶硅衬底520上注入来形成界定了层500的脆化区510。
参见图1B，利用SiO2的键合层300，通过将单晶硅衬底520键合到多晶SiC支撑400(也记作p-SiC)上，以及通过将层500传递到支撑400上，而形成了指定为SopSiC的结构100。
参见图1C，通过在水蒸气气氛中在大约800到1200℃下进行的退火，来加固结构100的键合，这有利于通过硅和SiC的热氧化，即通过消耗层400和500的表面上的硅，在结构100的两个表面上都形成SiO2层110和120。
参见图1D，接下来不区分先前获得的结构的表面，进行多晶硅(也记作p-Si)层200的沉积。为达此目的，可在620℃的温度下采用LPCVD技术(低压化学气相沉积)。
参见图1E，通过RIE刻蚀将位于单晶硅层500一侧的p-Si层200从SopSiC结构去除。
参见图1F，通过HF溶液的作用将位于单晶硅层500一侧的SiO2的层110从SopSiC结构去除，其中HF溶液选择性地溶解SiO2并保持硅完整。
最后，清洁单晶硅的层500的表面，以备将其用于通过MBE的外延生长。
可以理解，该方法包括大量步骤，并采用复杂而昂贵的技术来执行以实现选择性刻蚀。
此外，在多晶硅的后层200和多晶SiC的层400之间形成了具有高度热绝缘的SiO2层120，这降低了通过该后层的加热效率。该SiO2层120的抑制作用使得必须进行额外的刻蚀步骤，执行成本很高。
因此本发明的一个目的是提出一种制造结构的方法，其中采用非选择性沉积技术，将材料层仅沉积在衬底的一个表面上，该选择性沉积技术简单，执行成本低，执行起来不会费用昂贵，并且避免了采用RIE型刻蚀。
发明内容
根据本发明，提出了一种制造用于电子学、光学、光电子学或光伏学的结构的方法，该结构包括衬底，和通过将材料沉积在衬底的一个表面上而形成的层，该方法的特征在于包括以下步骤：
-形成脆化衬底，该衬底包括脆化区，该脆化区一方面限定了所述衬底，另一方面限定了剩余物，
-在脆化衬底的两个表面的每一个上沉积所述材料的层，
-分裂脆化衬底，
从而形成所述结构，其中衬底的一个表面被沉积的材料层覆盖，其另一表面暴露。暴露在本文中的意思是衬底的所述表面没有被层覆盖。
根据一个实施例，分裂的热预算比沉积提供的热预算要高。因此沉积步骤在分裂步骤之前进行。
根据第二实施例，分裂的热预算比沉积提供的热预算要低。
因此分裂步骤可在沉积步骤期间进行。优选地固定脆化衬底使得分裂的部分彼此不分开，在有益的特定方式中，在沉积步骤中将衬底水平固定。
根据优选实施例，分裂步骤在层的材料的沉积腔内进行。
根据本发明的实施的变型，该方法包括以下连续的步骤：
-在脆化衬底的两面沉积无定形形式的材料，
-分裂脆化衬底，
-退火到适于材料结晶的温度。
根据本发明的其他可能特征：
-通过在衬底中注入离子物质而形成脆化区；
-该衬底为复合衬底，其包括支撑衬底和籽晶层；
-该衬底包括以下材料中的一种：Al2O3，ZnO，III/V族材料及其三元和四元合金，Si，SiC，多晶SiC，钻石，Ge及其合金。
-该沉积材料选自以下材料：无定形Si，单晶Si，多晶Si，Ge，SiC，多晶SiC，无定形SiC，III/V族材料及其三元和四元合金，Al2O3，SiO2，Si3N4和钻石。
-该衬底是SopSiC或SiCopSiC类型的复合结构，沉积材料层是多晶硅；
-该方法包括进一步在所形成的结构的衬底的暴露表面上执行分子束外延生长。
附图说明
通过阅读以下说明书，本发明的其他特征，目的和优点将更加清楚地呈现，其附图如下：
-图1A到1F描述了现有技术的非选择性沉积方法的步骤，
-图2A到2C描述了源衬底中脆化区的形成。
-图3A和3B描述了本发明的第一实施例的步骤，
-图4A和4B描述了本发明的第二实施例的步骤，
-图5A到5C描述了本发明的第三实施例的步骤，
-图6描述了由根据本发明的方法获得的结构，以及该结构和剩余结构，
-图7A到7H描述了本发明的第一应用实例，其中根据第一变型，将p-Si后层沉积到SopSiC衬底上，
-图8A到8D描述了本发明的第二应用变型，其中将p-Si后层沉积到SopSiC衬底上，
-图9A到9D描述了根据本发明的应用的示例，其中将p-Si后成沉积到SiCopSiC衬底上。
具体实施方式
在通常情况下，本发明包括衬底12的制造，该衬底可以是整体的或复合的(即包括不同材料构成的多个层)，衬底12包括脆化区11，依据此脆化区将衬底12分裂。
这里“分裂”或“断裂”的意思是根据平行于初始衬底的表面的平面将衬底分为两层的操作，因此能够进行后续的去除或分离：由此形成的两层是独立的，但毛细管现象或吸力作用可能在两层之间造成一定的粘连。因此，需特别指出，去除步骤在分裂步骤之后，且与分裂步骤分开。在下文的描述中，当提到分裂的衬底时，需明白，两层仍然彼此接触。
在形成脆化区之后，在脆化衬底的两个表面上沉积材料，并分裂脆化衬底。
根据下文详细描述的情况，分裂步骤可以在沉积步骤期间或沉积步骤之后进行。
最后，在上文所述的沉积和分裂之后，将两个分裂的部分从衬底12去除，从而获得由衬底12的部分10形成的结构1，接受注入的结构1的表面被暴露，其他表面被沉积材料覆盖。准备暴露的表面以供后续使用，例如外延生长。
现在详细地描述根据本发明的方法的不同步骤。
本发明可应用于整体衬底(bulk substrate)10，也可应用于复合衬底，即由至少两个不同的材料层或由具有不同的晶体特性的材料形成。
在整体衬底的情况下，将选择接下来不会被沉积层覆盖的衬底的表面。当衬底材料是极性的，或者根据后表面将要进行的应用，例如外延生长，可能会引起选择的问题。根据例如粗糙度，或密度或缺陷，本领域技术人员会选择衬底的一面或另一面。在下文中，“前表面”是指需要保持暴露的衬底的表面，而“后表面”是指覆盖有沉积材料的表面。
在包括支撑衬底和籽晶层的复合衬底上的外延生长的情况中，前表面是没有籽晶层的表面，其材料通常根据其晶格参数来选择，以适应外延生长材料的晶格参数。
可从以下材料中选择衬底10：Al2O3，ZnO，III/V族材料(例如GaAs，InP，InSb，GaSb，InN，GaN，AlN，p-AIN；P-BN，BN以及他们的三元和四元合金，例如InGaN，AIGaN，InAIGaN)，或甚至选自IV族材料，例如Si，SiC，p-SiC，Ge以及他们的合金。在复合衬底中，可以采用，例如SopSiC或SiCopSiC类型的衬底，因其特别适于III/N族二元、三元、四元材料的外延生长，例如GaN，AlN，AlGaN，和InGaN。
当衬底10为整体(bulk)时，优选地将具有加固物功能的衬底键合在表面上，在该表面上进行注入，并准备去除该表面以促进分离。
可从以下材料中选择沉积的材料：Si无定形，单晶或多晶Si，无定形SiC，单晶或多晶SiC，Ge，Ill/V族材料(InP，GaAs，AlN，p-AlN...)，Al2O3，SiO2，Si3N4，钻石。
由于本发明中涉及的是用于MBE的对红外线透明的衬底，因此选择吸收红外线的衬底材料，通常需获得沉积的结晶层而不是无定形层，从而在后面的热处理过程中保证更好地键合到衬底。
优选地，本发明涉及的衬底主要对红外线透明，从而实现通过MBE的外延生长。
这些衬底的材料可以选自，例如SiC，蓝宝石(Al2O3)，GaN，AlN(单晶或多晶)，BN，ZnO，InSb或钻石。这些材料构成了复合衬底10情况下的支撑衬底。
事实上，即使籽晶层由吸收材料形成，理论上，复合衬底10的组件保持对红外线透明。那么沉积在衬底10的与将要用于外延生长的表面相对的表面上的材料将选自吸收红外光的材料，例如硅(无定形，单晶，多晶)，Ge，InP，GaAs。
脆化区的形成
参见图2A，对于整体衬底12，在准备好将要在其一面上沉积材料层的衬底之后，本发明的第一步骤包括在该衬底12中建立脆化区11，根据该脆化区，可将该衬底分裂。
通常地，该脆化区的建立是通过在该衬底中注入离子物质而形成的。本领域技术人员可根据要注入的衬底、被注入的物质和需要的脆化区的深度，来确定注入的条件(剂量和能量)。
脆化区的深度限定了将被去除的衬底的厚度，同时去除沉积在衬底的要保持暴露的表面上的材料层。接下来，优选地在最后不需要被沉积层覆盖的衬底表面上进行注入。本领域技术人员通常关注实现深度很小的脆化区，从而限制原始衬底的材料的损失。
脆化区在衬底12中限定了两层(即属于最终的结构的衬底10，以及剩余物)，但是这两层在这一阶段是不独立的。
在本发明的范围内，是通过实施适当的热预算使得这两层分裂的。通过热预算，可以得知在预定温度范围和限定时间期间内的实施。
分裂的热预算取决于之前进行的注入的条件以及所考虑的材料。通常，如果降低注入的物质的剂量，则需要施加更大的热预算来进行分裂。热预算的确定属于技术人员的研究范畴。
在上文所述以及图2A所示的情况中，衬底10是整体的，衬底12也同样是整体的。
根据实现的变型，为了获得整体衬底10，参见图2B，有益地首先通过将加固物10B键合到整体衬底10A的表面上，来形成复合衬底12，其中所述整体衬底10A的表面最后将覆盖沉积层。
在这种情况下，通过暴露注入，在衬底10A中形成了脆化区11，即在键合加固物之前，其中该加固物太厚而注入无法穿越来限定整体衬底。通过强化衬底10A的将要随沉积层一起去除的薄层，加固物的出现促进了分裂部分从衬底12分离。
在衬底10为复合的情况下，形成同样是复合的衬底12，参见图2C，其包括支撑衬底10C和之前脆化过的源衬底10E，从而限定籽晶层10D。在键合之前，通过氧化物层10F来进行注入，其中氧化物层10F用于将源衬底10E键合到支撑衬底10C上(这方面，参见详细描述的示例1和2)。
第一种情况：由沉积提供的热预算比分裂所需的热预算小。
对于沉积，本文是指分子束外延生长(MBE)，或名为CVD的技术：LPCVD(低压化学气相沉积)，PECVD(等离子增强化学气相沉积)或者甚至MOCVD(金属有机物化学气相沉积)。
在由材料沉积提供的热预算小于分裂的热预算的情况下，本发明的方法依次包括：
-在脆化衬底上沉积材料：参见图3A，在衬底12的前表面上沉积层21，在后表面上沉积层20；
-分裂脆化衬底(如图3B中示意的示出，在脆化区11处的深虚线的位置)；
-分离分裂的衬底的两部分。
该分裂主要通过实施热预算来进行，但也可以通过插入刀片或施加机械压力来完成。
第二种情况：由沉积提供的热预算比分裂所需的热预算大
在分裂所需的热预算小于材料的沉积所提供的热预算的情况下，可能有两种不同的操作方式：
·第一种选择是依次执行以下步骤：
-通过提供必要的热预算来实现脆化衬底12的分裂(如图4A示意的示出)；
-在适于将层21沉积在前表面，并将层20沉积在后表面的温度下，不选择表面地沉积材料(图4B)；
-分离分裂的衬底的两部分。
在这种情况下，考虑在沉积步骤过程中进行分裂；事实上，根据沉积本身来施加的，且提供了用于分裂的温度预算的温度斜线，被认为是沉积步骤的一部分。
在沉积材料之前，进行分裂，这种情况下需要固定脆化衬底，这样在分裂之后，分裂的两部分不分离，从而避免材料停留在缝隙处。在这点上，优选地将衬底12水平放置，从而在上部分的重量下，两部分在沉积步骤期间保持彼此接触。
·第二种选择包括按以下顺序执行下列步骤：
-将无定形形式的材料沉积在脆化衬底上。
为达此目的，施加比分裂所需的热预算少的热预算。参见图5A，在前表面形成无定形层21A，在后表面形成无定形层20A。
-通过提供用于分裂的热预算，实现覆盖有无定形材料的脆化衬底的分裂(图5B)
-通过提高温度使沉积的材料结晶：参见图5C，分别位于衬底的前表面和后表面的结晶层21和20。
-分离分裂的衬底的两个部分。
无论沉积和分裂步骤的顺序如何，在材料沉积时提供的温度预算促成了脆化衬底的分裂的预算。此外，通过简单地改变温度斜线以及施加的热预算，沉积和分裂的操作可在同一场合内进行。这使得可以限制获得仅覆盖一层的衬底10所需的步骤的数量。然而，在分裂的材料产生了可能污染沉积腔的碎块的情况下，优选地在腔外进行分裂。如果在沉积之前进行分裂，将控制脆化衬底12以使分裂的部分保持接触直到沉积。
分离
最后，在所有情况下，将分裂的衬底的两个部分分离。为达此目的，可采用带有吸吮系统的两个镊子，使得能够操纵衬底。参见图6，获得了最终结构1，一方面包括衬底10，在衬底10的需要的表面上(后表面1B)覆盖有沉积层20，另一方面，剩余结构2包括衬底12的剩余物，被在其另一表面上沉积的层21覆盖。该剩余结构2可被消除，但也可通过消除沉积层21，并在重新利用之前研磨源衬底12的剩余物从而进行再利用。
后续步骤
最终结构1的前表面1A没有沉积层21，接下来可准备该前表面以供后续使用(例如，分子束外延生长)。
在制造复合结构1的情况下，优选地对该结构进行稳定性退火，从而强化不同层之间的键合能量。
在未覆盖的转换层10D的材料是形成与空气接触的原氧化物的材料(例如硅)的情况下(对照图2C)，需要限定源衬底10E中的注入的深度，从而通过考虑在稳定性退火过程中形成SiO2时的部分损耗，来获得需要的层10D的最终厚度：事实上在去除氧化物之后的转换层10D的最终厚度比转换的初始厚度小。类似地，如果沉积层20的材料是形成原氧化物的材料，需要提供由于氧化物的形成而将要消耗的厚度，以及因此需沉积厚度更大的材料。
下面描述根据本发明的方法的不同的实施示例：
示例1，在复合衬底SopSiC上形成p-Si的后层
变型1：在沉积阶段进行分裂
参见图7A，单晶硅的源衬底1200被氧化以形成厚度大约为
的SiO2层3000.
参见图7B，通过经由层3000在该源衬底1200中注入来建立脆化区1100，从而限定籽晶层1000。由本领域技术人员根据需要获得的厚度来调整注入能量，注入剂量的范围是5.10e16atoms/cm2。
参见图7C，通过经由SiO2层3000使脆化的源衬底1200与多晶SiC的支撑层4000接触，来进行亲水键合，从而形成脆化结构12，其表面已被充分准备。
该脆化结构12位于沉积腔，因此在分裂之后两部分不会彼此分开，然后该结构被加热到350℃从而影响单晶Si和p-SiC之间的键合的第一稳定性。
参见图7D，施加将温度从350℃引导到620℃的温度斜线，从而在该斜线的过程中在500℃下进行分裂。
参见图7E，接下来在620℃不选择表面的情况下在6h30期间沉积多晶硅。因此，在结构12的每个表面上形成了5微米厚度的两个层20和21。
在打开腔之前，通过适当的斜线降低温度。
参见图7F，例如，在镊子的辅助下，将分裂的部分从结构12分离。因此暴露出衬底SopSiC 10的单晶硅的表面。
参见图7G，然后在水蒸气气氛下在900℃进行第二稳定性退火，从而在两个表面的每一个上形成SiO2层50。通过消耗SopSiC衬底的两个表面上的硅来形成氧化物，以及其中所述硅特别是通过注入而退化到脆化区水平的单晶硅，其中注入用于消除富有缺陷的该区。
参见图7H，在HF溶液的辅助下去除SiO2层50，HF对于SiO2是有选择性的，且不会侵蚀硅。
最终，清洁SopSiC的单晶硅的表面以备用于后续的外延生长。
通过例如研磨其两个表面，剩余的单晶硅衬底可以再利用。
变型2：分裂在沉积之后进行
该方法以第一变型的参考图7A到7C的所描述的相同步骤开始。
参见图8A，脆化衬底被放置在沉积腔中。
在沉积之后进行分裂，就不会造成分裂的部分的放置问题，而且衬底可以例如垂直放置。该衬底被加热到350℃，从而进行单晶硅和p-SiC之间的胶黏键合的第一稳定性，然后在350℃下以无定形的形式沉积硅，从而在衬底的每一面形成两层20A和21A。
参见图8B，施加上升到620℃的加热斜线，这使得衬底12按照脆化区分裂。
参见图8C，接下来执行上升到620℃的温度斜线，以使层20A和21A的硅在层20和21中结晶。
参见图8D，结构的分裂部分在腔外被分离，SopSiC 10的单晶硅的前表面没有沉积。
该方法以前述变型的参见图7G和7H所述的相同步骤结束。
对于在衬底SopSiC的后表面上形成p-Si层的一个具体示例，其两个变型的实现已经在上文描述，该方法通过p-Si的后层提高了SopSiC的红外线吸收效率，这与参考图1A到1F描述的现有方法相反，在衬底SopSiC和p-Si(对照图1F的层120)之间没有任何的SiO2绝缘层。通过制造所有复合衬底的一般方法可以验证该优点，其中支撑衬底与空气形成原氧化物。
此外，用于制造SopSiC的待分裂的材料是硅，分裂中形成的粒子是硅。他们不会污染硅的沉积腔，因此有利地在腔中实现分裂。
示例2：在复合衬底SiCopSiC上形成多晶Si后层。
参见图9A，一方面单晶SiC衬底1200在氧气中1150℃下在2小时内被氧化，以形成厚度为5000埃的SiO2层3000。
然后，通过经由该层注入以在该衬底中形成脆化区1100，其中注入的剂量范围是5.10e16atoms/cm2，本领域技术人员根据要注入的深度来规定注入的能量。
另一方面，将厚度为的氧化物SiO2层6000沉积在多晶SiC支撑4000的前表面上。
接下来通过键合来激活氧化物3000和6000的层的表面。为达此目的，研磨氧化物3000，从而去除
并降低粗糙度。相似地，研磨氧化物6000从而去除
并使其表面光滑。研磨技术对于本领域技术人员来说是已知的，具体地可以实施化学机械研磨(CMP)。
通过氧化物层3000和6000，将SiC的衬底1200和p-SiC的支撑4000键合起来，使两个准备好的表面接触。图9A示出了得到的结构。
参见图9B，该脆化结构12被放置在沉积腔中。可垂直或水平地放置结构12。施加上升到620℃的温度斜线，然后在6h30中沉积多晶硅，从而在结构12的每个表面上形成厚度为5微米的两层20和21。
参见图9C，继续加热到1000℃，使得单晶SiC衬底1200分裂。
参见图9D，在腔外分离两个分裂的部分。因此获得衬底10(指定为SiCopSiC)，其单晶SiC的前表面暴露。
下面的步骤与第一示例的变型1的参考图7G和7H描述的那些步骤相同。
可通过剥落沉积的硅(层21)和研磨表面来再利用单晶SiC的源衬底1200的剩余物。
示例3：在单晶SiC的整体衬底上形成多晶Si的后层
参见图2，位于SiC衬底12表面附件的脆化区是通过注入建立的，其中注入的剂量的范围是5.10e16atoms/cm2，且脆化衬底放置在沉积腔中。
参见图3A，继续不区分表面地在620℃下沉积多晶Si。从而在脆化衬底12上形成了两个层20和21。
参见图3B，施加上升到900℃的温度斜线，从而沿脆化区11分裂衬底12。
参见图6，在沉积腔外分离两个分裂的部分，并且恢复衬底10，用沉积的多晶Si(层20)覆盖衬底10的表面1B，而另一表面1A暴露以备用于后续的外延生长。
Claims (15)
1.一种制造用于电子学、光学、光电子学或光伏学的结构(1)的方法，所述结构(1)包括衬底(10)和通过将材料沉积在所述衬底(10)的一个表面上而形成的层(20)，其特征在于该方法包括以下步骤：
-形成包括脆化区(11)的脆化衬底(12)，该脆化区(11)一方面限定了所述衬底(10)，另一方面限定了剩余物，
-在所述脆化衬底(12)的两个表面的每一个上沉积所述材料的层(20，21)，
-分裂所述脆化衬底(12)，
从而形成所述结构(1)，其中衬底(10)的一表面(1B)被沉积的材料层(20)覆盖，而其另一表面(1A)暴露。
2.根据权利要求1所述的方法，其特征在于分裂的热预算比沉积提供的热预算大。
3.根据权利要求2所述的方法，其特征在于沉积步骤在分裂步骤之前进行。
4.根据权利要求1所述的方法，其特征在于分裂的热预算比沉积提供的热预算小。
5.根据权利要求4所述的方法，其特征在于分裂步骤在沉积步骤期间进行。
6.根据权利要求5所述的方法，其特征在于脆化衬底(12)被固定从而使分裂的部分在沉积步骤期间彼此不分开。
7.根据权利要求6所述的方法，其特征在于脆化衬底(12)在沉积步骤期间被水平地固定。
8.根据权利要求1到7中的任意一项所述的方法，其特征在于分裂步骤在所述层(20，21)的材料的沉积腔中进行。
9.根据权利要求所述的方法，其特征在于该方法包括以下连续的步骤：
-在脆化衬底(12)的两个表面上沉积无定形形式的材料(20)，
-分裂脆化衬底(12)，
-在适于使所述材料(20)结晶的温度下退火。
10.根据权利要求1到8中的任意一项所述的方法，其特征在于通过在衬底(12)中注入离子物质来形成所述脆化区(11)。
11.根据权利要求1到10中的任意一项所述的方法，其特征在于衬底(10)是复合衬底，其包括支撑衬底(10C)和籽晶层(10D)。
12.根据权利要求1到11中的任意一项所述的方法，其特征在于所述衬底(10)包括以下材料中的一种：Al2O3，ZnO，III/V族材料及其三元和四元合金，Si，SiC，多晶SiC，钻石，Ge或其合金。
13.根据权利要求1到12中的任意一项所述的方法，其特征在于，沉积的材料选自以下材料：无定形Si，单晶Si，多晶Si，Ge，SiC，多晶SiC，无定形SiC，III/V族材料及其三元和四元合金，Al2O3，SiO2，Si3N4或钻石。
14.根据权利要求1到13中任意一项所述的方法，其特征在于衬底(10)是SopSiC或SiCopSiC类型的复合结构，以及沉积材料的层(20)是由多晶硅构成的。
15.根据权利要求1都14中的任意一项所述的方法，其特征在于在所述结构(1)的所述衬底(10)的所述暴露的表面(1A)上实现分子束外延生长。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0757891A FR2921749B1 (fr) | 2007-09-27 | 2007-09-27 | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. |
| FR0757891 | 2007-09-27 | ||
| PCT/EP2008/062670 WO2009040337A1 (en) | 2007-09-27 | 2008-09-23 | Method of manufacturing a structure comprising a substrate and a layer deposited on one of its faces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101809710A true CN101809710A (zh) | 2010-08-18 |
| CN101809710B CN101809710B (zh) | 2012-01-11 |
Family
ID=39678859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880108693.9A Expired - Fee Related CN101809710B (zh) | 2007-09-27 | 2008-09-23 | 制造包括衬底和沉积在衬底的一个表面上的层的结构的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20110192343A1 (zh) |
| EP (1) | EP2203932A1 (zh) |
| JP (1) | JP5722038B2 (zh) |
| KR (1) | KR101097688B1 (zh) |
| CN (1) | CN101809710B (zh) |
| FR (1) | FR2921749B1 (zh) |
| WO (1) | WO2009040337A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6061251B2 (ja) | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| JP2020508564A (ja) * | 2017-02-21 | 2020-03-19 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を接合する方法および装置 |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229751A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 赤外線検知素子の製造方法 |
| JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
| JPH02175688A (ja) * | 1988-12-28 | 1990-07-06 | Asahi Chem Ind Co Ltd | 化合物半導体薄膜の成長法 |
| US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| JPH11251563A (ja) * | 1997-12-26 | 1999-09-17 | Canon Inc | Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法 |
| US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| JP2000332021A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法 |
| JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
| KR20020036916A (ko) * | 2000-11-11 | 2002-05-17 | 주승기 | 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP4802380B2 (ja) * | 2001-03-19 | 2011-10-26 | 株式会社デンソー | 半導体基板の製造方法 |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Ｓｕｍｃｏ | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
| DE10250915B4 (de) * | 2002-10-31 | 2009-01-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Abscheidung eines Materials auf einem Substratwafer |
| WO2006082467A1 (en) * | 2005-02-01 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Substrate for crystal growing a nitride semiconductor |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
-
2007
- 2007-09-27 FR FR0757891A patent/FR2921749B1/fr active Active
-
2008
- 2008-09-23 EP EP08804589A patent/EP2203932A1/en not_active Withdrawn
- 2008-09-23 US US12/672,797 patent/US20110192343A1/en not_active Abandoned
- 2008-09-23 JP JP2010526267A patent/JP5722038B2/ja not_active Expired - Fee Related
- 2008-09-23 KR KR1020107009126A patent/KR101097688B1/ko not_active IP Right Cessation
- 2008-09-23 WO PCT/EP2008/062670 patent/WO2009040337A1/en active Application Filing
- 2008-09-23 CN CN200880108693.9A patent/CN101809710B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2203932A1 (en) | 2010-07-07 |
| JP2010541230A (ja) | 2010-12-24 |
| FR2921749B1 (fr) | 2014-08-29 |
| WO2009040337A1 (en) | 2009-04-02 |
| JP5722038B2 (ja) | 2015-05-20 |
| FR2921749A1 (fr) | 2009-04-03 |
| KR20100067117A (ko) | 2010-06-18 |
| US20110192343A1 (en) | 2011-08-11 |
| CN101809710B (zh) | 2012-01-11 |
| KR101097688B1 (ko) | 2011-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5128781B2 (ja) | 光電変換素子用基板の製造方法 | |
| JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
| CN101501836B (zh) | 多层半导体晶片及其制造方法 | |
| CN108140540B (zh) | SiC复合基板的制造方法和半导体基板的制造方法 | |
| JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
| CN101188258B (zh) | 单结晶硅太阳能电池的制造方法及单结晶硅太阳能电池 | |
| CN106548928B (zh) | 用于射频应用的结构体和制造该结构体的方法 | |
| CN101286537B (zh) | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 | |
| TWI424500B (zh) | 生產半導體結構之方法 | |
| CN101473446A (zh) | 使用厚层转移工艺制造太阳能电池的方法和结构 | |
| JP2009532918A (ja) | レイヤトランスファプロセスを使用する太陽電池の製造方法および構造 | |
| AU2002222036A1 (en) | Method for making a substrate | |
| CN101213651A (zh) | 薄膜制造方法 | |
| CN108140541B (zh) | SiC复合基板的制造方法 | |
| CN101809710B (zh) | 制造包括衬底和沉积在衬底的一个表面上的层的结构的方法 | |
| CN110867381A (zh) | 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用 | |
| CN106981423A (zh) | 基于Si衬底外延SiC基GaN HEMT的工艺方法 | |
| CN110663097A (zh) | 半导体元件基板的制造方法 | |
| WO2006082467A1 (en) | Substrate for crystal growing a nitride semiconductor | |
| CN102693902A (zh) | 实现至少部分松弛的应变材料的岛状物的方法 | |
| CN112671363A (zh) | 复合衬底、复合薄膜及其制备方法，及射频声表面波器件 | |
| CN114730699A (zh) | 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法 | |
| CN102124557A (zh) | 应变层松弛用补强层 | |
| CN101006208B (zh) | 在图形化硅上制作碲化镉汞 | |
| KR20240067134A (ko) | 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUTAIKE INC. Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC Address before: French Bernini Patentee before: S.O.J. Tec Silicon on Insulator Technologies |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20180923 |