CN101501836B - 多层半导体晶片及其制造方法 - Google Patents

多层半导体晶片及其制造方法 Download PDF

Info

Publication number
CN101501836B
CN101501836B CN2007800299524A CN200780029952A CN101501836B CN 101501836 B CN101501836 B CN 101501836B CN 2007800299524 A CN2007800299524 A CN 2007800299524A CN 200780029952 A CN200780029952 A CN 200780029952A CN 101501836 B CN101501836 B CN 101501836B
Authority
CN
China
Prior art keywords
layer
wafer
carborundum
body layer
executing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800299524A
Other languages
English (en)
Other versions
CN101501836A (zh
Inventor
B·墨菲
R·瓦利希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101501836A publication Critical patent/CN101501836A/zh
Application granted granted Critical
Publication of CN101501836B publication Critical patent/CN101501836B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(40)，该方法包括以下步骤：a)提供承载晶片(5)，b)提供施体晶片(1)，施体晶片(1)包括施体层(2)和施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，以及f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的施体层(2)暴露，所述方法特征在于以下的其它步骤：c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，以及d)热处理包括包含注入碳的层(4)的施体层(2)，以形成在至少部分施体层(2)中的碳化硅施体层(44)。本发明还涉及一种多层半导体晶片，其包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，其中通过X射线衍射确定，所述碳化硅施体层(44)不含孪晶，且不含额外的碳化硅多型体。

Description

多层半导体晶片及其制造方法
技术领域
本发明涉及包括承载晶片和碳化硅施体层的多层半导体晶片，以及其制备方法。
背景技术
氮化镓(GaN)通常被用作半导体器件中的活性层，原因在于其高的直接带隙、高的电子饱和速率和高的电压阻断容量。该直接带隙非常适合于制造绿色和蓝色LED以及激光二极管。氮化镓铝(GaAlN)和氮化镓铟(GaInN)的晶体也可以用于这些应用中，GaAlN具有较大的带隙，GaInN具有较小的带隙。基于氮化物的器件也被用于微波器件、高功率器件和HEMT中。
但是，GaN晶体难于生长，迄今为止还没有商业的晶体生长方法可供用于制备纯的晶锭。GaN晶片通常是通过在适宜的衬底上生长GaN、随后移除所述衬底而制备的。这些“准大块”的GaN晶片具有高的缺陷密度，并且生长相对昂贵。在很多器件应用中是在适宜的衬底上生长GaN薄层。
碳化硅(SiC)衬底通常被用作生长GaN薄膜和晶片的衬底。尽管这些衬底提供了用于GaN生长的可接受的晶格常数匹配与良好的电性能和热性能及器件特性，但是它们受限于小于100mm的较小直径。单晶SiC晶片则比硅晶片要贵得多。此外，大块的SiC晶片具有缺陷如微管，以及不同的多型体夹杂物，这些缺陷是在晶体生长期间产生的。
备选途径是直接地或通过中间的外延SiC层、使用大块的硅晶片进行GaN层的外延生长。尽管大直径的硅晶片已经是可以得到的，但是在缓冲层上生长GaN薄膜会导致高的位错密度，这限制了这种材料的应用。此外，可能会产生GaN薄膜的破裂，原因在于GaN层上的硅晶片诱导产生的极端的拉伸应力。该应力的产生是由于硅晶片和GaN层的不同的热膨胀系数。如果所述应力太大，则所述晶片甚至会在外延过程中破裂。还有，SiC的外延生长的缺点是会产生很多缺陷，特别是孪晶和凸起(hillock)。
同样已知使用硅晶片作为用于SiC离子束合成的衬底(WO 03/034484A2)。在此方法中，用碳离子注入硅晶片并在高温下退火，在硅表面下产生SixCy的包埋层。包埋的离子束合成的SiC(IBS-SiC)层具有变化的化学计量度(x，y)和变化的结晶度，不用清楚限定与顶部硅层和硅衬底底部的边界。埋层不具有自由表面，并包含很多不同取向的SiC纳米夹杂物、晶格缺陷、单晶SiC区、无定型夹杂物和末端范围注入损伤。在适宜的注入和退火条件下，单晶SiC区在大约对应于注入碳离子的平均深度的深度上形成。如果顶部硅层被移除，则GaN就可以生长在IBS-SiC层上。但是，还存在着在GaN沉积期间产生破裂的问题，原因是硅和GaN层的不同的热膨胀系数。
在GaN层的外延生长期间，破裂或晶片破损问题可以通过转移薄的单晶SiC层至具有匹配的热膨胀系数的基底或承载晶片来解决，例如使其由多晶SiC构成。US 6328796公开了一种方法，其中浅表的3c-SiC层通过以下步骤产生：使硅施体晶片的表面碳化、将硅施体晶片的SiC层与由多晶SiC构成的基底晶片粘合、以及移除硅施体晶片的剩余部分，以便暴露出SiC层。
硅衬底的碳化产生大量的位错、层积缺陷、空隙、和面缺陷，例如反相畴界(APB)(Mendez等，Materials Science Forum，Vols.483-485(2005)，第189-192页)。与碳化有关的较大缺陷产生部分是由于在硅和SiC(20％)之间的大的晶格失配，以及由于具有不同的相和堆叠顺序的彼此独立成核的SiC岛的聚并，从而导致高密度面缺陷(Zetterling等的Process technologyfor SiC devices，EMIS Processing Series 2，ISBN 0852969988，第2章第39-40页)。此外，前体气体中的C∶Si之比需要在碳化过程中和在接下来的SiC外延生长期间进行严格控制，以避免其它的缺陷。由于某些反相畴界的自湮灭，SiC在碳化层上的外延生长可以减少某些早期生长阶段的晶体破坏，但是，SiC的生长相对较慢(约0.5-8μm/hr)，所以缺陷的减少不是非常有效。外延生长也会使表面粗糙，原因在于阶梯式生长，因此不会自湮灭的成核缺陷将会在外延过程中继续生长，并且确实某些与外延有关的缺陷将会另外成核，并生长出例如堆叠缺陷和生长凸起。此外，突出物和大台阶(macrostep)也是问题(Takashi等，Materials Science Forum，第389-393卷，(2002)，第323-326页)。与碳化及随后的外延步骤有关的缺陷问题在一定程度上可以通过非取向(off-orientated)晶体来减少，但是与SiC岛聚并有关的根本问题及所得孪晶和凸起生长仍然存在。其它在硅上的基于碳化的外延SiC生长的缺陷是在碳化的SiC/Si界面处会产生空隙。
最后结果是，如果GaN层沉积在SiC层上，而LED在GaN层上制造，则LED的效率相对较低。因此，本发明的目的是提供一种用于外延生长含氮化物的层的衬底，其不含上述的缺陷，并且能够用来制造高质量的器件，例如高效LED。
发明内容
所述问题通过一种制造多层半导体晶片的方法来解决，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，该方法包括以下步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，以及
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的施体层(2)暴露，
所述方法特征在于以下的其它步骤：
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，以及
d)热处理包括包含注入碳的层(4)的施体层(2)，以形成在至少部分施体层(2)中的碳化硅施体层(44)。
与US 6328796中公开的方法相反，本发明使用所谓的“离子束合成”用于制造碳化硅(SiC)施体层(44)。该层也被称为离子束合成的碳化硅(IBS-SiC)层。
本发明还涉及一种多层半导体晶片，其包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，其中通过X射线衍射确定，所述碳化硅施体层(44)不含孪晶，且不含额外的碳化硅多型体。
本发明另外涉及一种多层半导体晶片，其包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，其中所述碳化硅施体层(44)包括至少一个变化碳浓度的区(41，43)，其中碳原子的浓度在垂直于层(44)的界面的方向上变化。
附图说明
通过参考以下附图1-7，对本发明进行更详细描述：
图1所示为在硅施体晶片(1)中形成的包含碳化硅的层(40)的结构。所述附图是穿过所述施体晶片的垂直截面的TEM图像。
图2所示为根据本发明的多层半导体晶片的结构示意图。
图3所示为带有额外外延层的图2的多层半导体晶片示意图。
图4所示为根据本发明的第一优选实施方案的方法。
图5所示为根据本发明的第二优选实施方案的方法。
图6所示为根据本发明的第三优选实施方案的方法。
图7所示为根据本发明的第四优选实施方案的方法。
附图标记目录
1施体晶片
15粘合界面
2施体层
21施体晶片的表面层
3施体晶片的剩余物
31施体晶片的剩余物的剩余部分
4包含注入碳的层
40包含碳化硅的层
41上部变化碳浓度的区域
42单晶碳化硅区
43下部变化碳浓度的区域
44碳化硅施体层
5承载晶片
6外延层
具体实施方式
以下段落描述了所述方法的所有单个步骤，其对于本发明所有实施方案都是共同的，而将这些步骤结合起来的最有用的方法在以下的“优选实施方案”部分中描述。
步骤a)
在根据本发明方法的步骤a)中(图4-7)，提供了承载晶片(5)。优选所述承载晶片被选择用于改进器件性能和/或在转移的IBS-SiC层上的外延生长。例如，硅的热膨胀性能使得在硅上难以生长没有裂纹的GaN。使用由诸如多晶SiC或蓝宝石的材料构成的承载晶片，使得在外延生长期间能有更好的热膨胀匹配，从而可以生长不含裂纹的GaN。理想地是，所述承载晶片可以以所有的直径获得，并且相对便宜。所述承载晶片可以是单晶、多晶或无定型的。一种在转移的IBS-SiC层上生长GaN的理想的承载晶片由多晶SiC构成。这些承载晶片可以以所有的直径获得，并且可以以比小直径单晶SiC晶片低得多的成本获得。所述承载晶片的导热性和导电性可以进行选择，以便与单晶SiC相容。一种特别低成本制造大块SiC的途径是通过烧结方法，其晶片成本与等同硅晶片的相似或略低，且远低于单晶SiC的成本。承载晶片不限于蓝宝石或SiC，其可以选自具有适宜的外延生长用热膨胀性能、且具有适宜的导热性和导电性的任何材料。对于含氮化物的外延生长应用来说，多晶SiC晶片为优选。多晶SiC也具有足够接近GaN的热膨胀系数，能够防止GaN层在转移至承载晶片的IBS-SiC层上的外延沉积期间的破裂。
承载晶片应当具有足够低的翘曲值(warp value)，以使其能够进行晶片粘合，优选为≤20μm。所选的承载晶片也可以具有一些孔隙，这对于烧结陶瓷是常见的。典型地商购晶片的厚度为大于200μm且小于1500μm，虽然其它厚度也是可能的。
步骤b)
在根据本发明方法的步骤b)中(图4-7)，提供了施体晶片(1)。所述施体晶片(1)在其正面包括施体层(2)，随后其将与承载晶片(5)粘合。施体层(2)定义为当施体晶片的剩余物(3)在步骤f)中被移除时，仍保持与承载晶片(5)粘合着的层。该情形可以是，所述施体层(2)可以包含单晶硅，或包含注入碳的层(4)，或碳化硅施体层(44)。包含注入碳的层(4)在步骤c)中通过将碳离子注入包含单晶硅的施体层(2)中产生。碳化硅施体层(44)在步骤d)中通过热处理包括包含注入碳的层(4)的施体晶片产生。
施体晶片(1)-在碳离子注入和热处理之前的-总是包括以下这样的施体层(2)，其包含单晶硅或由单晶硅构成。施体晶片的剩余物(3)仅仅承载施体层(2)，因此其不会受到任何的根本限制。施体晶片优选为单晶硅晶片。施体层(2)或整个施体晶片(1)的取向对于包含碳化硅的层(40)的形成并不重要，至少其部分会形成碳化硅施体层(44)。取向对于六边形取向的晶体例如氮化镓(GaN)背面的外延生长是有利的，但是<111>取向是优选而非强制性的。Czochralski(CZ)和Float-Zone(FZ)生长的单晶硅可以构成施体层(2)或整个施体晶片(1)。在施体晶片(1)不是单晶硅晶片的情况下，其可以是仅仅包括包含单晶硅或由单晶硅构成的施体层(2)的复合衬底。例如，施体晶片(1)也可以是包括外延生长的硅的施体层(2)的晶片，或者是包括由于退火而具有减少的缺陷密度的施体层(2)的退火晶片。目前方法的一个主要优点在于，硅晶片相对便宜、具有非常低的缺陷度，且目前可以以50mm-300mm的全直径获得。碳离子的注入对于所有这些直径也都是可能的，所以存在有在任何直径的硅晶片上制造碳化硅施体层(44)的可能性。
施体晶片应当具有足够低的翘曲值，以使其能够进行晶片粘合，在硅晶片直径为100mm的情况下其优选为小于20μm，在硅晶片直径为200mm的情况下优选为小于60μm。
承载晶片和施体晶片的其它方面
承载晶片和施体晶片两者的表面应当抛光至足以进行晶片粘合的程度，通常应抛光至根据AFM测量在1μm×1μm区域上粗糙度为≤1nm RMS。化学-机械抛光(CMP)是典型的平滑衬底和层的方法，并可用于大多数的与半导体兼容的材料。
额外的层可以在抛光和粘合之前在承载晶片或施体晶片之一上或在两者上制成。这可以通过沉积薄层如氧化硅(SiO2)、多晶硅、SiC或氮化硅来实现。通常，这些沉积的层比单晶碳化硅(42)或多晶SiC承载晶片(5)更容易平滑。该薄层然后就可以被抛光以供粘合。材料的选择可以依赖于具体的应用和平滑方法。对于需要高导电性衬底的器件，导电层为优选，而对于绝缘衬底，绝缘层为优选。例如，多晶硅可以是良好的热隔绝体和电绝缘体，并可以用常规的硅技术平滑。或者，多晶硅可以掺杂成为良好的导电体。氧化硅是绝缘体，并可以用常规的化学-机械抛光(CMP)法进行平滑。SiC更难沉积，且更难以进行平滑。沉积材料必须也与其它器件加工相容，尤其是含氮化物的层的外延沉积以及LED制造、或电子器件如HEMT(高电子迁移率晶体管)器件、或功率器件。
使用多晶SiC或陶瓷衬底作为承载晶片可以避免在随后的外延沉积期间的残余热应力。但是，这些陶瓷晶片经常以烧结方法制造，这会导致相对高的孔隙率、粗糙的表面和高金属含量。因此，同样满意的是用适宜的材料密封承载晶片，因为这样会防止金属污染物从本体材料向外扩散。这样还具有的优点是，其可以密封在表面材料上的任何可能的开孔，例如在烧结的多晶SiC晶片表面上的开孔。密封层可以任选抛光，以实现良好的粘合质量。通常所述密封层是多晶SiC、多晶硅、氧化硅或氮化硅。
也可以在包括施体晶片和承载晶片之一或两者的表面上包括光反射层。这种光反射层可用于LED器件中以反射光。光反射层优选是金属，并且可以被抛光，以便能够进行粘合。如果其后将要进行高温热处理，则具有非常高熔点的金属为优选。这种金属是例如铱、锆、钛和铂。对于低于1000℃的热处理，则也可以使用金、银和铜。金属的选择可以依赖于器件工艺和金属对器件特性的影响。
光反射层可以是分开的密封层，或者与其它密封层结合。如果需要，光反射层也可以被CMP抛光。在使用具有光反射层的额外密封层的情况下，任一层可以在施体晶片或承载晶片的表面上。
步骤c)
在根据本发明方法的步骤c)中(图4-7)，碳离子被注入施体层(2)中，以形成包含注入碳的层(4)。此步骤可以在将其与承载晶片(5)在步骤e)中粘合之前在施体晶片(1)上进行，或者在步骤e)和f)中在已转移至承载晶片(5)的施体层(2)上进行。
如WO03/034484A2中公开的，离子束合成的碳化硅(IBS-SiC)层可以在大直径的硅衬底上制造。在该方法中，碳离子以高的能量被注入单晶硅晶片中，以限定包含注入碳的层(4)。随后，所述晶片被高温热处理(退火)(参考根据本发明方法的步骤d))，以产生包含碳化硅的包埋的层(40)，其也称为IBS-SiC层。包含注入碳的层(4)的结构性能依赖于注入能、剂量和注入温度。关于注入温度、剂量、能量和退火条件对后注入物和后退火结构的影响的详细回顾描述在J.K.N.Lindner的″Silicon Carbide-Recent majorAdvances″，第251-266页，ISBN 3-540-40458-9，Springer Verlag，August 2004中。
注入后的碳浓度是深度的函数，其可以通过离子注入能量和剂量来控制。注入碳原子的浓度深度关系曲线近似于单注入能的高斯分布。包含注入碳的层(4)包括与间隙硅原子有关的缺陷，例如堆叠缺陷和位错环。
典型来说，注入温度选择为100℃-900℃，优选200℃-700℃，最优选为400℃-600℃。典型地，注入剂量为2E17-1E18原子/cm2。注入能为50keV-几个MeV，优选50keV-300keV。在表面法线与离子束(倾斜)之间的角度也可以变化，且通常是0°-10°。
具有不同注入能的多重注入物也可能形成非高斯分布的碳注入区。
任选地，注入前可以在硅晶片表面上沉积层。该层可防止硅表面的溅射，也可以防止所述表面接触无意的金属和颗粒污染物。典型的层不限于氧化硅或氮化硅。所述层可以任选在注入或退火后移除掉。
步骤d)
在步骤d)(图4-7)中，对包括包含注入碳的层(4)的施体层(2)进行热处理，以形成在至少部分施体层(2)中的包含碳化硅的层(40)。
依赖于注入能、注入温度、注入剂量(步骤c))和退火温度，可以形成离子束合成的碳化硅(IBS-SiC)层(40)(J.K.N.Lindner，″Silicon Carbide-Recent major Advances″，第251-266页，ISBN 3-540-40458-9，SpringerVerlag，August 2004)。
退火温度通常是在1150℃-1410℃下1-20小时，优选在1200℃-1350℃下2-15小时。热处理通常以间歇过程、在高温度退火炉中进行。
通过离子注入和退火，可以形成包含碳化硅的离子束合成的包埋的层(40)。该层通常包含单晶碳化硅区(42)、上部变化碳浓度的区(41)和下部变化碳浓度的区(43)。
在至少施体层由单晶硅构成(或者，施体晶片(1)基本上在整体上由单晶硅构成)的施体晶片(1)的情形下，形成了如图1中透射电子显微术(TEM)图像所示的多层结构。施体晶片的表面层(21)由单晶硅构成，单晶硅融合到包含碳化硅的层(40)中，包含碳化硅的层(40)则与施体晶片的剩余物(3)的大块硅融合。包含碳化硅的层(40)通常包括上部变化碳浓度的区(41)，该区域与单晶碳化硅区(42)相融合，而单晶碳化硅区(42)又与下部变化碳浓度的区(43)融合。一般来说，并非所有位于所述融合层或区域之间的界面都明显(sharp)(参考图1)，如外延生长层或CVD沉积层中的通常情况，原因在于碳离子注入的高斯分布特征曲线的尾部。
单晶碳化硅区(42)定向良好，并具有3c晶体结构。经X射线衍射(XPD)确定，所述层仅仅包括3c多型体。经透射电子显微术(TEM)确定，存在有大量的面缺陷和位错。所述层未表现出孪晶，这对于外延生长的SiC层是常见的情形，如XRD测量中所观察到的。经扫描电子显微术未观察到微管。所述层也不含大的空隙(＞150nm)，而空隙通常存在于在碳化的SiC层中，并可以用高分辨率TEM观察到。
上部变化碳浓度的区(41)中的碳浓度从与施体晶片的表面层(21)的硅融合的顶部向着与单晶碳化硅区(42)融合的区域的下部逐渐变化。就优选的400℃下的注入条件而言，上部变化碳浓度的区(41)具有中心无定型区，而在600℃下，其中心区包含很多误取向的3c-SiC纳米夹杂物和SiC团簇。上部变化碳浓度的区(41)的顶部主要是单晶硅结构，而在其下部则以单晶的3c-SiC结构为主。上部变化碳浓度的区(41)的结晶部分具有大量扩展的晶格缺陷，经TEM测量为＞lE5/cm2，所述缺陷源自离子注入损伤。上面损伤层的结构由TEM和XRD分析确定。
下部变化碳浓度的区(43)中的碳浓度从与单晶碳化硅区(42)融合的顶部向着与施体晶片的剩余物(3)的大块硅融合的区的下部逐渐变化。就优选的400℃下的注入条件而言，下部变化碳浓度的区(43)具有中心的无定型区，而在600℃下，其中心区包含很多的SiC团簇。下部变化碳浓度的区(43)的顶部主要是3c-SiC单晶结构，而在所述区下部则以单晶硅结构为主。下部变化碳浓度的区(43)的结晶部分具有大量扩展的晶格缺陷，经TEM测定为＞1E5/cm2，该缺陷源自离子注入损伤的末端范围。下部变化碳浓度的区(43)的结构由TEM和XRD分析确定。
碳的浓度可以使用SIMS或RBS(Rutherford Back-Scattering)测定。
在本发明中，步骤d)(图4-7)中的热处理可以在步骤c)中的离子注入之后立即进行，或者，离子注入在步骤c)中在施体晶片(1)上进行，施体晶片(1)在步骤e)中与承载晶片(5)粘合，其后再进行步骤d)的热处理。
如上所述，包含注入碳的层(4)包含大量的缺陷，甚至在热处理之后，上部和下部变化碳浓度的区(41)和(43)的边界将分别不再明显。然而，惊奇地发现，与承载晶片(5)粘合的单晶SiC层(42)的质量优于经碳化单晶硅施体晶片的表面、转移所述层至承载晶片、并根据US 6328796 B1而产生的SiC层的质量，例如在制造LED时。
步骤e)
施体晶片或承载晶片的表面可以在步骤e)中粘合之前氧化。薄层的多晶硅或无定型的层也可以在步骤e)中粘合之前沉积在承载晶片或施体晶片上。粘合之前的额外层的沉积可以用额外的抛光步骤在所述层沉积之前或之后进行。
在步骤e)中，施体晶片(1)的施体层(2)可以通过以下方法与承载晶片(5)粘合：阳极粘合、直接粘合或通过适宜的粘合层。在粘合之前，两种晶片的表面优选进行清洁以除掉颗粒，以及化学制备粘合用表面。粘合可以在室温下或升温下进行。粘合强度可以通过在粘合前用等离子体活化一个或两个晶片的表面来提升。直接晶片粘合是优选的，因为这是更为直截了当的方法。在粘合之后，优选进行热处理(称为“粘合退火”)以增强粘合，以便能够进行其它加工。粘合退火在温度为1000℃-1200℃下进行2小时或更长是典型的情况。如果粘合过程具有在粘合前的等离子体活化，则更低的温度也是可能的，例如在400℃-800℃下1-10小时。粘合退火可以在粘合之后立即进行，或在随后处理步骤之后的任何时间进行。
步骤f)
在步骤f)(图4-7)中，施体层(2)(在优选实施方案1-3中为碳化硅施体层(44)，在优选实施方案4中为单晶硅施体层)通过移除施体晶片的剩余物(3)来暴露。施体晶片的剩余物(3)通常包括部分包含碳化硅的层(40)，而包含碳化硅的层(40)的剩余部分是部分施体层(2)。该重叠部分被称为碳化硅施体层(44)。更具体而言，施体晶片的剩余物(3)可以包括，情况可以是，部分或全部的下部变化碳浓度的区(43)，以及部分或全部的单晶碳化硅区(42)。碳化硅施体层(44)包括至少部分的上部变化碳浓度的区(41)、或单晶碳化硅区(42)、或下部变化碳浓度的区(43)。但是，优选至少部分单晶碳化硅区(42)是部分的施体层(2)，因而其具有碳化硅施体层(44)。
施体晶片的剩余物(3)通过对施体晶片(1)进行研磨或选择性蚀刻、或抛光或者其组合、从其未与承载晶片(5)粘合的背面除掉。一种暴露施体层(2)的方法是从其背面研磨施体晶片(1)。施体晶片的剩余物(3)的剩余部分可以通过化学蚀刻、热氧化及随后的氧化物脱除、抛光或这些的组合而移除。暴露的施体层(2)例如可以使用抛光来平滑，优选采用CMP。暴露的碳化硅施体层(44)的表面(优选实施方案1-3)主要是结晶的SiC。优选多于90％的所述表面由经XRD确定的结晶SiC构成。结晶性也可以用高分辨TEM或光致发光或任何其它对结晶表面结构敏感的方法进行测定，例如沉积在表面上的不同生长速率的外延层，随后进行厚度测量。
任选的步骤h)
在完成碳离子注入至施体层(2)中、热处理以形成在至少部分施体层(2)中的包含碳化硅的层(40)、粘合、以及通过移除施体晶片的剩余物(3)而暴露碳化硅施体层(44)的步骤(图4-7)之后(无论这些步骤的顺序)，粘合的承载晶片(5)和施体晶片(1)表现出如图2中所示的以下结构：
承载晶片(5)可直接或通过一个或多个额外的层与碳化硅施体层(44)粘合，该额外的层如施体晶片剩余的表面层(21)。在本发明第四实施方案(图7)的情况下，碳化硅施体层(44)可以被表面层(21)和施体晶片的上部变化碳浓度的区(41)覆盖。该额外的层和覆盖碳化硅施体层(44)的至少部分上部变化碳浓度的区(41)根据本发明的第四实施方案除掉，以便使碳化硅施体层(44)暴露。在所述第四实施方案中，也可以完全移除上部变化碳浓度的区(41)，另外可以除掉部分单晶碳化硅区(42)，以暴露碳化硅施体层(44)。
碳化硅施体层(44)的暴露表面可能不够平滑，以至于不能在其上生长外延层。在此情况下，在任选的步骤h)中平滑碳化硅施体层(44)的表面，以便能够在所述表面上进行外延生长。抛光及尤其是CMP在使该层平滑上是特别有效的。通过抛光，保持了高度平滑的(经AFM在1×1μm的部位上测量为≤1nm，优选0.5nm RMS)碳化硅施体层(44)的表面。碳化硅施体层(44)非常薄，典型为小于300nm。因此，典型的高移除率的SiC抛光应当避免。
所得的碳化硅施体层(44)的平滑表面足以进行外延层(6)的生长。
根据本发明的多层半导体晶片的描述
所述方法导致以下多层半导体晶片(图2)，其包括承载晶片(5)和与承载晶片(5)直接地或通过一个或多个插入层粘合的碳化硅施体层(44)。该碳化硅施体层(44)是离子束合成的SiC层。由于其制备方法，经X射线衍射确定，两者皆不含孪晶且不含额外的碳化硅多型体。优选碳化硅施体层(44)具有3c晶体结构，并且也不含微管，如通过扫描电子显微术所确定的。
碳化硅施体层(44)在步骤d)和f)下具有以上所述的相同结构。其可以包括(也参见图1)一个或多个上部变化碳浓度的区(41)、单晶碳化硅区(42)和下部变化碳浓度的区(43)。优选地，碳化硅施体层(44)的表面具有未与承载晶片(5)粘合的界面，其由至少90％结晶碳化硅构成。同样优选地，所述碳化硅施体层(44)包含单晶碳化硅区(42)。在此情况下，其可以额外地包括至少一个变化碳浓度的区(41，43)，其中碳原子的浓度在垂直于层(44)的界面的方向上变化。碳化硅施体层(44)优选厚度为2nm-800nm，最优选厚度为15nm-300nm。
优选在承载晶片(5)和碳化硅施体层(44)之间存在至少一个插入层，所述插入层选自以下组中：绝缘层、反射层或密封层。这些层的功能在上文中已进行了描述。优选所述多层半导体晶片还包含由单晶硅构成的额外的层(21)，其插入在承载晶片(5)和碳化硅施体层(44)之间。绝缘层可以包含氧化硅或氮化硅，反射层可以包括金属，密封层可以包括多晶硅、氧化硅或氮化硅。这些层的功能描述在以上的“承载晶片和施体晶片的其它方面”部分中。
本发明的多层半导体晶片优选直径为大于100mm，且高达300mm，或甚至450mm。
除了匹配热膨胀系数外，在复合结构中还可以包括适应层或应力释放层。优选由硅构成的施体晶片的表面层(21)被用作应力释放层。在含氮化物的外延层在1000℃下的外延生长期间，硅中会产生位错环，这有助于释放含氮化物的层中的应力，因此避免产生裂纹。
上文中已描述了承载晶片(参考步骤a))。含氮化物的外延层被用在很多器件应用中。发光二极管(LED)使用外延的含氮化物的层来发出可见光。承载晶片(5)的材料需要是导电性的。SiC是理想的，因为其可以根据掺杂类型和浓度而选择为绝缘的或导电性的。
通常，在垂直导电器件中需要导电性衬底。在横向导电器件中，有利的是具有绝缘的衬底。这可以通过使用非掺杂SiC作为承载晶片(5)、或插入绝缘层在碳化硅施体层(44)和承载晶片(5)之间来实现。绝缘层如氧化硅和氮化硅是典型的。依赖于器件要求，可以使用绝缘或导电衬底。典型的器件是高电子迁移率晶体管、微波功率器件和垂直导电功率器件。
暴露的碳化硅施体层(44)也可被用于SiC的外延生长。在此情况下，承载晶片(5)通常是硅或非单晶的SiC，其中多晶SiC是优选的。通常在大块单晶SiC上制备的器件现在是在外延层中制备的，并且用多晶SiC承载晶片(5)制备。外延SiC层的导电率和多晶SiC通过适宜的掺杂来选择。
同样优选的是转移并进一步加工碳化硅施体层(44)，以作用为在SOI晶片包埋的氧化物层之下的散热层。
在SiC上的氮化物系电子器件的制造期间，有利的是保持金属杂质远离活性器件区域，因为这些金属会干扰器件的加工，并不利地影响器件性能，例如，有害的金属污染物会形成复合中心，其会破坏电子器件中的载流子寿命，并在光电子器件中带来不希望的辐射复合中心。这可以通过使用一种上述的密封层来实现。但是，同样碳化硅施体层(44)可以getter不希望的金属。此外，碳化硅施体层(44)也会对金属起到扩散阻碍作用，以使来自本体区域的金属污染物不会进入器件区域中。
仅仅使用单晶层用于异质外延生长的另一缺点是，应力可能会仅仅被吸附于在外延层中产生额外应力所诱导的晶体缺陷的单晶层中，这在高应力下会产生裂纹。置于衬底和外延层之间、可以在外延生长期间发生塑性变形的中间层被证明在减少应力诱导的晶体缺陷方面是有益的，可防止外延层的破裂。这种中间层可以是无定型的层、多孔的层、或富含位错的层、或包括扩展的晶体缺陷的硅富集的区域、离子注入损伤、无定型区域和SiC微晶夹杂物的夹杂物或其混合物。如果施体晶片的薄的表面层(21)如超薄的单晶硅层、或变化碳浓度的区(41，43)或两者皆保留在粘合界面(15)和单晶碳化硅区(42)之间，那么额外的应力释放将是可能的，因为额外的层在暴露的碳化硅施体层(44)之上的外延生长期间可以弹性和塑性变形。这可以有助于防止GaN层在外延生长期间的破裂。
任选的步骤i)
碳化硅施体层(44)的暴露表面可以被用于碳化硅的均质外延生长，或其它半导体材料的异质外延生长(图3、4)。步骤i)仅在图4进行了说明，虽然根据本发明的第二至第四优选实施方案，在暴露的碳化硅施体层(44)上当然也可能进行层的外延生长。尤其是所述暴露表面可被用来生长结晶的、由以下氮化物材料构成的外延层：诸如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化镓铝(GaAlN)或氮化镓铟(GaInN)。含氮化物层的外延生长可以采用分子束外延(MBE)或金属有机化学蒸气沉积(MOCVD)进行。MBE方法通常在≤700℃的较低温度下进行。MOCVD方法则通常在高于900℃的温度下进行。外延法的温度越高，在外延层和衬底之间需要匹配的热膨胀系数越接近。
将要在碳化硅施体层(44)的表面上生长的外延层(6)与可以在单晶SiC晶片上生长的那些相同。GaN的生长可以在具有或没有缓冲层下进行。典型的缓冲层是低温的GaN或A1N。这种复合衬底的优点在于传统的III-V外延生长可以在大直径的假SiC衬底上进行，不用对生长工艺有大的变动。氧化锌(ZnO)、氧化镉(CdO)或氧化鎂(MgO)的外延生长也是可能的。该晶片与MBE、MOVPE和MOCVD生长过程是相兼容的。由SiC施体层中的孪晶和多型体导致的缺陷可以得到避免，特别是如果暴露的碳化硅施体层(44)的表面来自单晶碳化硅区(42)。
如果高比例(＞90％)的暴露表面是结晶的SiC，则含氮化物的外延层的生长也可以发生在上部和下部的变化碳浓度的区(41)和(43)。尽管所得外延层的结构逊于在单晶碳化硅区(42)上生长的氮化物外延，但是所述外延层仍然可被用于光电子器件中，尤其是发光二极管中。这种生长在一个变化碳浓度的区(41，43)上的含氮化物的外延层是特别有用的，如果在含氮化物外延层中的所得缺陷仍然允许光学发射的话。光学发射也可以包括不同于峰值发射波长的迁移波带，这会导致光学器件有更宽的发射光谱。相似的效果对ZnO、CdO和MgO的外延层也是可能的。
本发明解决了在碳化的SiC层上制造的LED的低效率问题。碳化的SiC层包含大量的孪晶。存在的孪晶是不能够被退火的。它们进一步生长成为外延沉积在SiC层上的氮化镓(GaN)层。当GaN层被用来制造LED时，孪晶会作用为电子的非辐射复合中心，因此降低了LED的效率。根据本发明的IBS-SiC层不含孪晶。由于不存在孪晶，生长在IBS-SiC上的GaN层上所制造的LED的效率增加了。
优选实施方案1
在所述方法流程中有几种可能的变化形式，其中一些在以下优选实施方案中来举例说明。额外的步骤也是可能的。
在第一优选实施方案(图4)，根据本发明的方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和施体晶片(1)的剩余物(3)，施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，
d)热处理包括包含注入碳的层(4)的施体晶片(1)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，所述碳化硅施体层(44)被包含单晶硅的表面层(21)覆盖，该表面层(21)位于施体层(2)的表面，
e)将施体晶片(1)的施体层(2)与承载晶片(5)粘合，以及
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的碳化硅施体层(44)暴露。
在此优选实施方案，碳离子在步骤c)中被注入施体晶片(1)的施体层(2)中。为了在步骤d)中形成包含碳化硅的层(40)的热处理在步骤e)中施体晶片(1)与承载晶片(5)粘合之前进行。
在步骤c)中的碳离子注入之后，施体晶片(1)具有以下这样的结构，其等同于第二和第三优选实施方案(图5和6)的步骤c)之后的施体晶片(1)的结构：所述施体层(2)包括至少部分包含注入碳的层(4)。通常，在整个施体层(2)在离子注入之前是由单晶硅构成时，包含注入碳的层(4)被基本由单晶硅构成的施体晶片的表面层(21)所覆盖。包含注入碳的层(4)可以与施体晶片的剩余物(3)重叠，或可以完全位于施体层(2)中，而包含注入碳的层(4)的上边界与施体层(2)和施体晶片的剩余物(3)之间的边界相同。
已注意到在很多情况下，例如在单晶硅施体晶片(1)的情况下，施体层(2)和施体晶片(1)的剩余物(3)不能在结构上被区分。在这些情况下，“施体晶片的剩余物(3)”仅由可以在步骤f)中被移除的材料的量限定。
在步骤d)中的热处理后，施体晶片(1)具有以下的结构：施体层(2)包括至少部分的包含碳化硅的层(40)，该部分被称为碳化硅施体层(44)。碳化硅施体层(44)可以包括部分或全部的一个或多个如上所述的上部变化碳浓度的区(41)、单晶碳化硅区(42)和下部变化碳浓度的区(43)。通常，在整个施体层(2)在离子注入之前是由单晶硅构成时，碳化硅施体层(44)被基本由单晶硅构成的施体晶片的表面层(21)所覆盖。包含碳化硅的层(40)可以与施体晶片的剩余物(3)重叠，或包含碳化硅的层(40)的边界可以与施体层(2)和施体晶片的剩余物(3)之间的边界相重合。通常，施体晶片的剩余物(3)包括部分或全部的下部变化碳浓度的区(43)。
一种变化是在步骤e)中粘合晶片之前部分移除施体层(2)的表面部分，并平滑所得表面至适于晶片粘合的水平，优选＜1nm RMS。移除的程度可以选择为仅移除施体晶片的表面层(21)，或移除上部变化碳浓度的区(41)，或移除甚至部分或全部的单晶碳化硅区(42)。因为碳化硅不易平滑，所以适宜材料的层可以在平滑之前沉积在所得的施体层(2)的表面上。为此，要选择一种更易于平滑的材料。可以沉积和平滑的典型的层是例如氧化硅、多晶硅、CVD SiC、高熔点金属和氮化硅。所述材料需要选择为与待加工的器件相兼容。在粘合前沉积如金属层的光反射层有利于发光应用。沉积绝缘层如氧化硅或氮化硅可能会适合于需要绝缘衬底的器件。CMP是平滑衬底和层的典型方法，且可用于大多数的半导体兼容的材料。如果采用Smart-cut方法(参考优选实施方案5)，为了在步骤f)中除掉施体晶片的剩余物(3)，则在粘合前使用氢注入，以限定将要在粘合后待除掉的施体晶片的剩余物(3)。
碳化硅施体层(44)不是必须要在粘合前暴露。因为碳化硅施体层(44)优选在施体层(2)的表面之下少于500nm，所以也可以将施体晶片的硅表面层(21)与承载晶片(5)粘合。这样的优点是减少了加工步骤的数量，以及减少通过CMP来平滑暴露的SiC表面的需要，因为施体晶片的表面层(21)已经被抛光了。也可以在注入之后、但在粘合之前薄化施体晶片的表面层(21)。薄化可以通过与暴露碳化硅施体层(44)的相似技术进行。薄化技术包括但不限于：抛光、液体或气体化学蚀刻、及热氧化和随后的氧化物脱除。
然后，施体晶片(1)的施体层(2)经由粘合界面(15)与承载晶片(5)粘合。粘合的成对晶片此时优选进行退火，以强化晶片的结合，但是该粘合退火不必在粘合后立刻进行。所述粘合退火可以在步骤f)中暴露碳化硅施体层(44)之前或之后进行。
施体晶片的剩余物(3)在步骤f)中被移除，以暴露碳化硅施体层(44)，提供外延生长用的表面。最大部分的施体晶片的剩余物(3)优选通过研磨施体晶片(1)、而从其背面去除至单晶碳化硅区(42)的几微米内。施体晶片的剩余物(3)的剩余部分可以通过化学蚀刻、热氧化及随后的氧化物移除、抛光或这些方法的组合来移除。优选使用选择性蚀刻，以包含碳化硅的层(40)作用为蚀刻阻挡层。同样证明有利的是热氧化及随后蚀刻碳化硅表面，以便移除可能存在的下部变化碳浓度的区(43)。
暴露的碳化硅施体层(44)可以在另外的步骤h)中被平滑，例如采用抛光，优选CMP。在抛光后，高度光滑的(粗糙度≤0.5nm RMS)的暴露的碳化硅施体层(44)得以保留。该表面足够用于外延半导体层的生长。
在另外的步骤i)中，例如含氮化物如GaN的层的外延层(6)可以在碳化硅施体层(44)的表面上生长。
该实施方案的优点在于，在高温退火期间，只使用超纯的硅晶片，所以来自承载晶片、由于杂质扩散而导致的污染危险受到了限制。此外，包含碳化硅的层(40)仅在施体衬底上退火，因此其可以被转移至不同的施体晶片(1)，这使得操作流程更加灵活。其缺点在于两次分开的退火，即注入退火独立于粘合退火。
优选实施方案2
在第二优选实施方案(图5)，根据本发明的方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和施体晶片(1)的剩余物(3)，所述施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，包含注入碳的层(4)被包含单晶硅的表面层(21)覆盖，所述表面层(21)位于施体层(2)的表面，
e)将施体晶片(1)的施体层(2)与承载晶片(5)粘合，
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体晶片(1)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，以及
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的碳化硅施体层(44)暴露。
在此优选实施方案中，碳离子在步骤c)中被注入施体晶片(1)的施体层(2)中。用于在步骤d)中形成包含碳化硅的层(40)的热处理在步骤e)中将施体晶片(1)与承载晶片(5)粘合之后进行。
在步骤c)中的碳离子注入后，施体晶片(1)与第一优选实施方案步骤c)之后的施体晶片(1)具有相同的结构。施体晶片(1)的施体层(2)然后与承载晶片(5)粘合。
在热处理后，施体晶片(1)通常具有与优选实施方案1热处理之后相同的结构，但是其施体层(2)已经与承载晶片(5)经由粘合界面(15)粘合，如图5中所示。
在此实施方案的变化形式中，也可以有以下的方法步骤或方法步骤的顺序：在粘合之前完全地或部分地移除施体晶片的表面层(21)，以及任选部分的包含注入碳的层(4)。所述移除可以经由抛光、化学蚀刻、或热氧化及随后的氧化物移除或它们的组合来进行。施体晶片的表面层(21)及任选部分的包含注入碳的层(4)的移除优点是在最终结构中不包括单晶硅，这就彻底消除了由于在随后器件加工中由单晶硅而导致的热膨胀失配。暴露的表面可以任选采用CMP来平滑，并包括任选的光反射层或绝缘层。
粘合的成对晶片此时优选进行退火，以强化晶片的结合，但是该粘合退火不必在粘合后立刻进行。粘合退火可以在步骤f)中暴露碳化硅施体层(44)之前或之后进行。
另外的步骤f)以及任选的步骤h)和i)可以按照如第一优选实施方案中所描述的进行。
该实施方案的优点在于，粘合退火和施体退火可以结合，所以减少了加工步骤的数量。在厚的施体晶片和承载晶片之间的热失配以及从承载晶片向外扩散的污染危险在较高温度下可能会导致问题。退火期间源自承载晶片的污染危险可以通过使用非常纯的承载晶片或通过使用适宜的密封层来消除。
优选实施方案3
在第三优选实施方案(图6)中，根据本发明的方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，包含注入碳的层(4)被包含单晶硅的表面层(21)覆盖，所述表面层(21)位于施体层(2)的表面，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，
f)移除施体晶片的至少部分剩余物(3)，所述施体层(2)仍保持与承载晶片(5)粘合，以及
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体层(2)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)。
在步骤d)中的退火后，施体晶片可能残留的部分(31)可以通过化学蚀刻、抛光、热氧化及随后的氧化物移除、或它们的组合来移除。
在此优选实施方案中，碳离子在步骤c)中被注入施体晶片(1)的施体层(2)中。用于在步骤d)中形成包含碳化硅的层(40)的热处理在步骤e)中将施体晶片(1)与承载晶片(5)粘合、以及在步骤f)中移除施体晶片的至少部分剩余物(3)之后进行。
在步骤c)中的碳离子注入后，施体晶片(1)具有与第一优选实施方案步骤c)之后的施体晶片(1)相同的结构。施体晶片(1)的施体层(2)然后通过粘合界面(15)与承载晶片(5)粘合。
在此实施方案的变化形式中，也可以有以下的方法步骤或方法步骤的顺序：在粘合之前完全地或部分地移除施体晶片的表面层(21)，以及任选部分的包含注入碳的层(4)。所述移除可以通过抛光、化学蚀刻、或热氧化及随后的氧化物移除、或它们的组合来进行。施体晶片的表面层(21)及任选部分包含注入碳的层(4)的移除优点是在最终结构中不包含单晶硅，这就彻底消除了由于在随后器件加工中的单晶硅而导致的热膨胀失配。暴露的表面可以任选采用CMP来平滑，并包括任选的光反射层或绝缘层。
粘合的成对晶片此时优选进行退火，以强化晶片的结合，但是该粘合退火不必在粘合后立刻进行。粘合退火可以在步骤f)中移除施体晶片的至少部分剩余物(3)之前或之后进行。
施体晶片的剩余物(3)的移除可以在高温退火后仅使用包含碳化硅的层(40)作为蚀刻阻挡层。在其中移除步骤f)在退火前进行的情况下，在第一移除步骤后，小部分(31)的、通常几个微米的施体晶片的剩余物(3)残留。施体晶片的剩余物(3)的剩余小部分(31)然后通过高温退火后的第二移除步骤移除。这种技术方案选项可以是有用的，如果与承载晶片(5)和施体晶片(1)的不同的热膨胀系数相关的应力变得如此之大，以至于在包含注入碳的层(4)中或在施体晶片的表面层(21)中产生了应力时。
任选的步骤h)和i)可以如第一优选实施方案中所描述的进行。
该实施方案消除了在实施方案2中与厚的施体晶片和承载晶片有关的热膨胀系数失配的问题，同时保持了注入退火与粘合退火相结合的优点。源自承载晶片的在退火期间的污染危险可以通过使用非常纯的承载晶片、或使用适宜的密封层来消除。设想热失配限制了实施方案2中的退火温度，则该实施方案3就能够允许较高的退火温度，因为厚的施体晶片已在退火(步骤d)之前被薄化(步骤f)了。
优选实施方案4
在第四优选实施方案(图7)，根据本发明的方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的施体层(2)暴露，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体层(2)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，所述碳化硅施体层(44)被包含单晶硅的表面层(21)覆盖，该表面层(21)位于施体层(2)的表面，以及
g)移除包含单晶硅的至少表面层(21)，以便使碳化硅施体层(44)暴露。
在此优选实施方案中，在步骤e)中施体层(2)与承载晶片(5)粘合、且在步骤f)中施体晶片的剩余物(3)已移除后，碳离子才被注入施体层(2)中。随后进行热处理，以在步骤d)中形成包含碳化硅的层(40)。
施体晶片(1)与承载晶片(5)的粘合导致图7中所描绘的结构：承载晶片(5)与施体层(2)通过粘合界面(15)相连，施体层(2)被施体晶片的剩余物(3)覆盖。所述施体层(2)包含单晶硅，但是不含注入的碳。粘合的成对晶片此时优选进行退火，以强化晶片的结合，但是在使用等离子体活化粘合的情形下，该粘合强度足够用于进一步的加工，且粘合退火步骤可以与步骤d)的注入退火相结合。
需要注意的是，在很多情况下，例如在单晶硅施体晶片的情况下，施体层(2)和施体晶片的剩余物(3)不能够在结构上被区分。在这些情况下，“施体晶片的剩余物(3)”仅仅由可以在步骤f)中被移除的材料的量限定。
接下来，施体晶片的剩余物(3)在步骤f)中被移除。这可以通过借助于研磨或抛光的机械处理、或借助于蚀刻的化学处理、或机械和化学处理相组合来完成。优选步骤f)包括通过CMP抛光来平滑施体层(2)表面的步骤。
在步骤c)中将碳离子注入施体层(2)中之前，优选沉积氧化物层在施体层(2)的表面上，以避免表面的硅的溅射。
在步骤c)中的碳离子注入之后，与承载晶片(5)通过粘合界面(15)粘合的施体层(2)具有以下结构(图7)：施体层(2)包括包含注入的碳的层(4)和包含单晶硅的表面层(21)。包含注入碳的层(4)的下边界可以位于施体层(2)内，或位于承载晶片(5)内，或可以与粘合界面(15)重合。
接下来，在步骤d)中进行对包括包含注入碳的层(4)的施体层(2)的热处理。在热处理后，与承载晶片(5)相连的施体层(2)具有以下的结构(图7)：包含碳化硅的层(40)已在施体层(2)内形成。该包含碳化硅的层(40)可以被包含单晶硅的表面层(21)覆盖。表面层(21)位于施体层(2)的表面。依赖于包含注入碳的层(4)的原位置和组成，包含碳化硅的层(40)可以整体上位于施体层(2)内，或部分包含碳化硅的层(40)可以延伸至承载晶片(5)。位于施体层(2)内的部分包含碳化硅的层(40)在此实施方案中被称为碳化硅施体层(44)。
包含单晶硅的表面层(21)、优选部分的碳化硅施体层(44)在步骤g)中被移除。例如，如果碳化硅施体层(44)包括上部变化碳浓度的区(41)，则优选移除至少部分或全部的该区域。这可以以类似于前述第一优选实施方案中步骤f)的方式进行。
在本实施方案的变化形式中，也可以有以下的方法步骤或方法步骤的顺序：在步骤d)中的注入退火前，完全地或部分地移除表面层(21)，以及任选部分的包含注入碳的层(4)。所述移除可以通过抛光、化学蚀刻、或热氧化及随后的氧化物移除、或它们的组合来进行。表面层(21)和任选部分包含注入碳的层(4)的移除优点在于，包含注入碳的层(4)具有自由表面，其可以通过表面扩散效应以及气体环境的选择、和甚至活性前体的选择来影响碳化硅施体层(44)的形成。暴露的表面可以任选采用CMP来平滑。
任选的步骤h)和i)可以如第一优选实施方案所描述的进行。
该实施方案消除了在实施方案2中与厚的施体晶片和承载晶片有关的热膨胀系数失配的问题，同时保持了注入退火与粘合退火相结合的优点。源自承载晶片在退火期间的污染危险可以通过使用非常纯的承载晶片或使用适宜的密封层来消除。设想热失配限制了实施方案2中的退火温度，则该实施方案3就允许有较高的退火温度，因为厚的施体晶片已在退火(步骤d)之前被薄化(步骤f)了。该实施方案还可以控制下部变化碳浓度的区(43)和与粘合界面(15)之间界面的位置。该位置可以在注入过程中直接控制，无需选择性地移除层。
优选实施方案5
根据本发明的第五优选实施方案，施体层(2)(情况可以是包含单晶硅、或包含注入碳的层(4)、或碳化硅施体层(44))可以使用如US 5374564中所描述的所谓的″Smart-cut″方法，从施体晶片(1)转移至承载晶片(5)。该优选实施方案可以与第一至第四优选实施方案的任意一种相组合。
根据该实施方案，轻离子如氢或惰性气体被注入施体晶片中，以限定施体层(2)和施体晶片的剩余物(3)之间的分离层。该注入在步骤e)中粘合施体晶片与承载晶片(5)之前进行，优选在步骤c)中的碳离子注入和在步骤d)中的注入退火之后进行。施体晶片的剩余物(3)然后可以在步骤f)中通过称为“分裂退火”的热处理来移除。这将导致预先限定的分离层的热分裂，从而留下裂开的表面部分。“Smart-cut”方法详细描述在US5374564中。
该优选实施方案的优点是，施体晶片的剩余物(3)可以再次被要求(例如蚀刻和抛光)，并被进一步使用。在研磨的情形下，施体晶片的剩余物(3)被破坏。因为硅衬底成本非常低，且研磨和蚀刻是相对低成本的加工步骤，所以研磨和蚀刻衬底更为有利，尤其是对于低成本的较小直径的硅晶片。
实施例
步骤a)从由热压烧结的3c多晶SiC构成的晶锭切割100mm的晶片，制备多晶SiC承载晶片(5)，该多晶SiC具有低的孔隙率(≤4％)和高的纯度。在切割后，对晶片进行机械研磨和抛光，以实现表面粗糙度为＜0.7nm RMS(AFM，10μm×10μm)。该多晶SiC材料与单晶SiC的热膨胀系数匹配。多晶SiC晶片的厚度是400μm，翘曲值为≤10μm，TTV值为＜2μm。
步骤b)对抛光过的单晶硅施体晶片(1)在900℃下进行热氧化，以形成厚度为50nm的氧化物层，该施体晶片(1)直径为100mm，<111>取向，TTV≤2urn，翘曲≤10um，n型磷掺杂，电阻率为10Ωcm，RMS粗糙度为＜0.2nm(AFM，10μm ×10μm)。该氧化物层保护晶片表面免受注入期间的潜在污染，并且防止硅施体晶片表面的溅射。
步骤c)氧化的施体晶片用碳离子以7°的倾斜度注入，至平均峰深度为470nm。注入参数是6.75原子/cm2的剂量，加速能180keV，在550℃的不变温度下。
步骤d)在注入后，将氧化物从施体晶片(1)的表面剥离。然后对施体晶片(1)退火，以合成出包含具有3c晶体结构碳化硅的包埋的层(40)。几种施体晶片(1)被加载到600℃的卧式炉中，并以10K/min的速率升温至温度为1000℃，然后以5K/min的速率升温至温度为1200℃。然后对施体晶片(1)在氩气氛围中在1200℃下退火10小时，随后以5K/min的速率降温至600℃，在此将其从所述炉子中取出。在施体晶片(1)中形成的包含碳化硅的层(40)包括三种区域：
-上部变化碳浓度的区(41)，其包含硅、SiC纳米颗粒和扩展的晶格缺陷，且其平均厚度为100nm，
-层厚为约140nm的单晶碳化硅区(42)，其位于自表面约400nm，和
-下部变化碳浓度的区(43)，其包含硅、SiC、扩展的晶格缺陷，以及EOR(末端破坏范围)注入损伤，且平均厚度为30nm。包含碳化硅的整个层(40)都不含孪晶，并且不含除3c多型体外的任何其它SiC多型体。
步骤e)包括包含碳化硅的包埋的层(40)的施体晶片(1)现在用RCA-型清洁进行清洁，以移除颗粒和金属或有机污染物。施体晶片的硅表面层(21)的表面粗糙度为＜0.2nm RMS(AFM，10um×10μm)，这对于抛光硅晶片是常见的。现在采用常规的粘合体系(由EVG提供)，利用仅在粘合前进行的原位亲水性表面处理，将施体晶片(1)与承载晶片(5)粘合。粘合在室温下进行。为了增加粘合强度，使用常规的卧式炉将粘合的施体晶片和承载晶片(1，5)在1000℃下在氩气氛围中退火1小时。
步骤f)在粘合退火后，使用以下步骤来移除施体晶片的剩余物(3)：
-在后面机械研磨硅，以保留硅厚度为10μm，
-使用HF/HNO3的混合物来化学蚀刻剩余的硅，该蚀刻在下部变化碳浓度的区(43)中停止，以及
-热氧化下部变化碳浓度的区(43)的剩余部分，随后是采用缓冲HF溶液的氧化物剥离。
步骤h)暴露的单晶碳化硅区(42)的表面使用商业抛光体系(2磅/平方英寸，5分钟，二氧化硅胶体浆液，在室温下)进行化学-机械抛光，随后将其清洁。所得表面不含擦伤物，且表面粗糙度为＜0.5nm RMS(AFM，10μm×10μm)。3c晶体结构的残留的单晶碳化硅区(42)现在平均厚度为70nm。
步骤i)含III/V化合物的外延层(6)生长在暴露的单晶碳化硅区(42)上。第一AlN层的厚度为150nm，并在1100℃生长，接下来是沉积GaN层(4μm厚度，1100℃，使用三甲基镓和氨气前体、MOCVD及Aixtron的工具)。在从外延的过程冷却下来之后，在单晶GaN外延层(6)中未检测到裂缝。缺陷密度相对较低，通过TEM测量通常为低于5E9位错/cm2。该外延层(6)不含孪晶。

Claims (38)

1.一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，所述方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，
d)热处理包括包含注入碳的层(4)的施体晶片(1)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，所述碳化硅施体层(44)被包含单晶硅的表面层(21)覆盖，所述表面层(21)位于施体层(2)的表面，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，以及
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的碳化硅施体层(44)暴露。
2.权利要求1的方法，其中所述承载晶片(5)由非单晶材料构成。
3.权利要求2的方法，其中所述承载晶片(5)由多晶材料构成。
4.权利要求3的方法，其中所述承载晶片(5)由多晶碳化硅构成。
5.权利要求1的方法，其中至少所述施体晶片的表面层(21)在步骤e)之前被移除。
6.一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，所述方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，该包含注入碳的层(4)被包含单晶硅的表面层(21)覆盖，所述表面层(21)位于施体层(2)的表面，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体晶片(1)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，以及
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的碳化硅施体层(44)暴露。
7.权利要求6的方法，其中所述承载晶片(5)由非单晶材料构成。
8.权利要求7的方法，其中所述承载晶片(5)由多晶材料构成。
9.权利要求8的方法，其中所述承载晶片(5)由多晶碳化硅构成。
10.权利要求6的方法，其中所述施体晶片的至少表面层(21)在步骤e)之前被移除。
11.一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，所述方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，该包含注入碳的层(4)被包含单晶硅的表面层(21)覆盖，所述表面层(21)位于施体层(2)的表面，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，
f)移除施体晶片的至少部分剩余物(3)，所述施体层(2)仍保持与承载晶片(5)粘合，以及
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体层(2)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)。
12.权利要求11的方法，其中所述承载晶片(5)由非单晶材料构成。
13.权利要求12的方法，其中所述承载晶片(5)由多晶材料构成。
14.权利要求13的方法，其中所述承载晶片(5)由多晶碳化硅构成。
15.权利要求11的方法，其中所述施体晶片的至少表面层(21)在步骤e)之前被移除。
16.权利要求11的方法，其中所述施体晶片的部分剩余物(3)在步骤f)中被移除，而该施体晶片的剩余物的剩余部分(31)在步骤d)中的热处理之后的额外步骤中被移除，以便使碳化硅施体层(44)暴露。
17.一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，所述方法包括以下给定顺序的步骤：
a)提供承载晶片(5)，
b)提供施体晶片(1)，该施体晶片(1)包括施体层(2)和所述施体晶片的剩余物(3)，所述施体层(2)包含单晶硅，
e)将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，
f)移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的施体层(2)暴露，
c)将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，
d)热处理粘合的承载晶片(5)和包括包含注入碳的层(4)的施体层(2)，以形成至少与施体层(2)重叠的包含碳化硅的层(40)，重叠的部分形成碳化硅施体层(44)，所述碳化硅施体层(44)被包含单晶硅的表面层(21)覆盖，该表面层(21)位于施体层(2)的表面，以及
g)移除包含单晶硅的至少表面层(21)，以使碳化硅施体层(44)暴露。
18.权利要求17的方法，其中所述碳化硅施体层(44)包含单晶碳化硅区(42)，并且其中所述碳化硅施体层(44)在步骤f)或步骤g)中暴露，或在所述方法结束时的额外步骤中暴露，以使所述单晶碳化硅区(42)暴露。
19.权利要求17的方法，其还包括步骤h)：使所述碳化硅施体层(44)的暴露表面平滑。
20.权利要求19的方法，其还包括步骤i)：在所述碳化硅施体层(44)的表面上沉积外延层(6)。
21.权利要求的20方法，其中所述外延层(6)由选自以下组中的材料构成：氮化铝、氮化镓、氮化铟、氮化镓铝、氮化镓铟、碳化硅、氧化锌、氧化镉、和氧化鎂。
22.权利要求17的方法，其中所述承载晶片(5)由非单晶材料构成。
23.权利要求22的方法，其中所述承载晶片(5)由多晶材料构成。
24.权利要求23的方法，其中所述承载晶片(5)由多晶碳化硅构成。
25.权利要求1、6、11和17之一的方法，其中轻离子被注入施体晶片(1)中，以便在粘合施体晶片(1)与承载晶片(5)之前，在施体层(2)和施体晶片的剩余物(3)之间限定分离层，并且其中施体晶片的剩余物(3)在步骤f)中通过热处理被移除，所述热处理导致预先限定的分离层的热分裂，所述轻离子是氢或惰性气体。
26.一种多层半导体晶片，其通过权利要求1、6、11和17之一的方法制备，并包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，其中通过X射线衍射确定，所述碳化硅施体层(44)不含孪晶，且不含3c多型体之外的碳化硅多型体，并且，其中所述碳化硅施体层(44)包含单晶的碳化硅区(42)。
27.权利要求26的多层半导体晶片，其中所述碳化硅施体层(44)包括至少一个变化碳浓度的区(41，43)，其中碳原子的浓度在垂直于层(44)的界面的方向上变化。
28.一种多层半导体晶片，其包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，其中所述碳化硅施体层(44)包括至少一个变化碳浓度的区(41，43)，其中碳原子的浓度在垂直于层(44)的界面的方向上变化，并且，其中所述碳化硅施体层(44)包含单晶的碳化硅区(42)，所述碳化硅施体层(44)具有未与承载晶片(5)粘合的界面，且由至少90％的结晶碳化硅构成。
29.权利要求28的多层半导体晶片，其中通过X射线衍射确定，所述碳化硅施体层(44)不含孪晶，且不含额外的碳化硅多型体。
30.前述权利要求26-29之一的多层半导体晶片，其特征在于，其直径大于100mm。
31.前述权利要求26-29之一的多层半导体晶片，其中通过扫描电子显微术确定，所述碳化硅施体层(44)不含微管。
32.前述权利要求26-29之一的多层半导体晶片，其中所述碳化硅施体层(44)是离子束合成的碳化硅层。
33.前述权利要求26-29之一的多层半导体晶片，其中所述碳化硅施体层(44)厚度为15nm-300nm。
34.前述权利要求26-29之一的多层半导体晶片，其中所述承载晶片(5)由多晶碳化硅构成。
35.前述权利要求26-29之一的多层半导体晶片，其特征在于，至少一个插入层位于承载晶片(5)和碳化硅施体层(44)之间，所述插入层选自以下组中：绝缘层、反射层或密封层。
36.前述权利要求26-29之一的多层半导体晶片，其特征在于，由单晶硅构成额外的层(21)穿插在承载晶片(5)和碳化硅施体层(44)之间。
37.前述权利要求26-29之一的多层半导体晶片，其特征在于，外延层(6)沉积在碳化硅施体层(44)上，该外延层(6)由选自以下组中的材料构成：氮化铝、氮化镓、氮化铟、氮化镓铝、氮化镓铟、碳化硅、氧化锌、氧化镉和氧化鎂。
38.一种半导体器件，其在根据权利要求37的衬底上制备，其中所述器件是LED、高电子迁移率晶体管、微波器件、高频器件或功率器件。
CN2007800299524A 2006-08-30 2007-08-22 多层半导体晶片及其制造方法 Expired - Fee Related CN101501836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06018100A EP1901345A1 (en) 2006-08-30 2006-08-30 Multilayered semiconductor wafer and process for manufacturing the same
EP06018100.5 2006-08-30
PCT/EP2007/007391 WO2008025475A2 (en) 2006-08-30 2007-08-22 Multilayered semiconductor wafer and process for manufacturing the same

Publications (2)

Publication Number Publication Date
CN101501836A CN101501836A (zh) 2009-08-05
CN101501836B true CN101501836B (zh) 2012-08-22

Family

ID=37685129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800299524A Expired - Fee Related CN101501836B (zh) 2006-08-30 2007-08-22 多层半导体晶片及其制造方法

Country Status (6)

Country Link
US (2) US8039361B2 (zh)
EP (1) EP1901345A1 (zh)
JP (1) JP5498163B2 (zh)
CN (1) CN101501836B (zh)
TW (1) TWI364777B (zh)
WO (1) WO2008025475A2 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
US8395132B2 (en) 2007-06-25 2013-03-12 International Rectifier Corporation Ion implanting while growing a III-nitride layer
US9218991B2 (en) 2007-06-25 2015-12-22 Infineon Technologies Americas Corp. Ion implantation at high temperature surface equilibrium conditions
DE102008006745B3 (de) 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2159836B1 (en) 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5628530B2 (ja) * 2010-02-10 2014-11-19 株式会社ブリヂストン 貼り合わせ基板用支持基板およびその製造方法
JP5672786B2 (ja) * 2010-06-15 2015-02-18 株式会社デンソー 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
US8476146B2 (en) * 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
CN102557640A (zh) * 2010-12-20 2012-07-11 北京有色金属研究总院 一种高热导率多层SiC单晶微波衰减材料及其制备方法
US8846493B2 (en) 2011-03-16 2014-09-30 Sunedison Semiconductor Limited Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
WO2013094665A1 (ja) * 2011-12-22 2013-06-27 信越化学工業株式会社 複合基板
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
FR2995136B1 (fr) * 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
CN102915946B (zh) * 2012-10-09 2015-02-25 哈尔滨工程大学 一种绝缘体上硅结构形成方法
US9379000B2 (en) * 2012-10-15 2016-06-28 Shin-Etsu Chemical Co., Ltd. Method for producing nanocarbon film and nanocarbon film
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
TWI629753B (zh) * 2013-04-26 2018-07-11 日本碍子股份有限公司 半導體用複合基板之操作基板
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6749394B2 (ja) * 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
JP6508030B2 (ja) * 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
FR3045939B1 (fr) * 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
KR102391997B1 (ko) * 2016-06-24 2022-04-28 큐로미스, 인크 다결정성 세라믹 기판 및 그 제조 방법
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
US10600635B2 (en) * 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
TWI698912B (zh) 2018-09-03 2020-07-11 環球晶圓股份有限公司 磊晶基板及其製造方法
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
JP7188299B2 (ja) * 2019-07-02 2022-12-13 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハ及びその製造方法
TWI755746B (zh) * 2020-06-02 2022-02-21 合晶科技股份有限公司 半導體基板及其形成方法
CN111916415A (zh) * 2020-06-17 2020-11-10 山东大学 一种基于激光加工的SiC热沉及其制备方法
CN111900200A (zh) * 2020-06-24 2020-11-06 西安交通大学 一种金刚石基氮化镓复合晶片及其键合制备方法
TWI785592B (zh) * 2021-05-04 2022-12-01 環球晶圓股份有限公司 材料分析方法
WO2023058355A1 (ja) 2021-10-06 2023-04-13 信越半導体株式会社 ヘテロエピタキシャル膜の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308026A (ja) * 2000-04-21 2001-11-02 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
US6391799B1 (en) * 1998-01-28 2002-05-21 Commissariat a l′Energie Atomique Process for fabricating a structure of semiconductor-on-insulator type in particular SiCOI
CN1698193A (zh) * 2001-10-12 2005-11-16 硅电子股份公司 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构
CN1702841A (zh) * 2004-05-11 2005-11-30 东部亚南半导体株式会社 用于制造半导体装置的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526080A (en) * 1975-07-03 1977-01-18 Mitsubishi Electric Corp Production method of semiconductor wafer
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391799B1 (en) * 1998-01-28 2002-05-21 Commissariat a l′Energie Atomique Process for fabricating a structure of semiconductor-on-insulator type in particular SiCOI
JP2001308026A (ja) * 2000-04-21 2001-11-02 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
CN1698193A (zh) * 2001-10-12 2005-11-16 硅电子股份公司 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构
CN1702841A (zh) * 2004-05-11 2005-11-30 东部亚南半导体株式会社 用于制造半导体装置的方法

Also Published As

Publication number Publication date
TWI364777B (en) 2012-05-21
US20090321747A1 (en) 2009-12-31
JP2010502023A (ja) 2010-01-21
EP1901345A1 (en) 2008-03-19
WO2008025475A2 (en) 2008-03-06
TW200811913A (en) 2008-03-01
US8395164B2 (en) 2013-03-12
US20110316003A1 (en) 2011-12-29
CN101501836A (zh) 2009-08-05
JP5498163B2 (ja) 2014-05-21
US8039361B2 (en) 2011-10-18
WO2008025475A3 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101501836B (zh) 多层半导体晶片及其制造方法
KR102361057B1 (ko) 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체
US7622330B2 (en) Semiconductor substrates having useful and transfer layers
KR101007273B1 (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
EP2100989B1 (en) Method for preparing substrate having monocrystalline film
US6083812A (en) Heteroepitaxy by large surface steps
KR101729474B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
JP6726180B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
KR102551310B1 (ko) 우수한 성능, 안정성 및 제조성을 갖는 무선 주파수 실리콘-온-인슐레이터 웨이퍼 플랫폼
TW202305205A (zh) 用於功率裝置之氮化鎵磊晶結構
WO2011067276A1 (en) Heterostructure for electronic power components, optoelectronic or photovoltaic components
KR20100067131A (ko) Ｓｏｉ 위에서의 갈륨 나이트라이드 반도체 장치 및 그 제조 공정
US20070022940A1 (en) Method for making a composite substrate and composite substrate according to the method
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
KR20240088776A (ko) 헤테로에피택셜막의 제작방법
CN118215987A (zh) 氮化物半导体基板及氮化物半导体基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20160822

CF01 Termination of patent right due to non-payment of annual fee