JP7438664B2 - ウェハ合成物および半導体コンポーネントの製造方法 - Google Patents
ウェハ合成物および半導体コンポーネントの製造方法 Download PDFInfo
- Publication number
- JP7438664B2 JP7438664B2 JP2019016958A JP2019016958A JP7438664B2 JP 7438664 B2 JP7438664 B2 JP 7438664B2 JP 2019016958 A JP2019016958 A JP 2019016958A JP 2019016958 A JP2019016958 A JP 2019016958A JP 7438664 B2 JP7438664 B2 JP 7438664B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support structure
- substrate
- auxiliary
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims description 78
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 243
- 239000000463 material Substances 0.000 claims description 141
- 238000000926 separation method Methods 0.000 claims description 77
- 239000013078 crystal Substances 0.000 claims description 30
- 238000001465 metallisation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000354 decomposition reaction Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000002950 deficient Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 230000008014 freezing Effects 0.000 claims description 4
- 238000007710 freezing Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002144 chemical decomposition reaction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000004090 dissolution Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 275
- 235000012431 wafers Nutrition 0.000 description 74
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 18
- 229910010271 silicon carbide Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229920006254 polymer film Polymers 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000930 thermomechanical effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 238000007704 wet chemistry method Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
半導体コンポーネントは、典型的に、円柱状の単結晶の結晶から切り分けられた基板で製造される。これに対して択一的に、半導体コンポーネントを、単結晶シード層を伴う適切な基板上に成長した半導体層において製造することも可能である。この場合にはこの基板は、完成したコンポーネントの組成部分であってよく、かつ／またはこの基板は、コンポーネントが完成する前に少なくとも部分的に、研磨プロセスにおいて除去されてよい。
半導体コンポーネントを製造する目的で、高い結晶の質を有する単結晶半導体層をコスト効率よく提供することができる択一的な方法が必要とされている。
本開示は、半導体コンポーネントの製造方法に関し、ここではウェハ合成物が提供される。このウェハ合成物は、ドナー基板と、補助基板と、補助基板とドナー基板との間に配置されている分離層と、を含んでおり、ここでこの分離層は、支持構造体と犠牲材料を有しており、犠牲材料は、支持構造体の要素間に横方向に形成されている。補助基板は、ドナー基板から分離され、ここでこの分離は、支持構造体に関する犠牲材料の選択的な除去を含んでいる。
さらに、本開示は、ウェハ合成物に関し、このウェハ合成物は、ドナー基板と、補助基板と、補助基板をドナー基板に接合する分離層と、を含んでいる。ここでこの分離層は、支持構造体と犠牲材料を有しており、犠牲材料は、支持構造体の要素間に横方向に形成されている。
添付の図面は、方法およびウェハ合成物の実施例の理解に役立ち、本開示に含まれており、本開示の一部を成す。図面は実施例を図解しているだけであり、記述とともに実施例を説明するのに役立つ。さらに、実施例および言及された利点の中の多数の利点は直接的に、以降の詳細な説明から明らかになる。図示されている要素および構造体は、必ずしも相互に縮尺通りに図示されているのではない。同一の、または対応し合う要素および構造体には同じ参照符号が付けられている。
以降の詳細な説明では、添付の図面が参照され、これらの添付の図面は、本開示の一部を成し、これらの図面では、特定の実施例が、図解の目的で示されている。このコンテキストにおいて、方向に関する用語、例えば「上面」、「底面」、「前側」、「後側」、「前側で」、「後側で」等は、説明されている図の配向に関している。実施例のコンポーネント部品は、異なる配向で位置付け可能であるので、方向に関する用語は、単に説明のためのものであり、制限するものでは決してない。
特許請求の範囲によって画定された範囲から逸脱することなく、他の実施形態も存在しており、構造的または論理的な変更が、プロセスにおいて行われ得るということは自明である。この点において、実施例の説明は、制限するものではない。特に、コンテキストから、それと反対のことが明らかでないならば、以降に記載される実施例の要素は、記載された他の実際例の要素と組み合わせ可能である。
用語「有する（ｈａｖｅ）」、「包含する（ｃｏｎｔａｉｎ）」、「包囲する（ｅｎｃｏｍｐａｓｓ）」、「含む（ｃｍｐｒｉｓｅ）」等が使用される場合には、これらはオープンターム（ｏｐｅｎ ｔｅｒｍｓ）であり、これらは述べられた要素または特徴が存在していること示しているが、さらなる要素または特徴の存在を排除するものではない。不定冠詞および定冠詞は、コンテキストから、それと反対のことが明らかでないならば、複数形も単数形も包囲している。
図１によると、半導体コンポーネントを製造する方法は、ウェハ合成物を提供すること（９０２）を含んでいる。このウェハ合成物は、ドナー基板と、補助基板と、補助基板とドナー基板との間に配置されている分離層と、を有している。分離層は、支持構造体と犠牲材料を有しており、犠牲材料は、支持構造体の要素間に横方向に形成されている。さらにこの方法は、補助基板を、ドナー基板から分離すること（９０４）を含んでおり、ここでこの分離は、支持構造体に関する犠牲材料の選択的な除去を含んでいる。この方法は、特定のシーケンスで実施されてよい。
１つの実施形態では、ドナー基板は第１の結晶性半導体材料を含んでおり、補助基板は第２の結晶性半導体材料を含んでいる。第２の結晶性半導体材料は、第１の結晶性半導体材料と同じ要素を有していてよく、ここで第１の半導体材料と第２の半導体材料とは、以下の特性のうちの少なくとも１つによって相違している。すなわち、ドーピング、結晶のタイプ、ポリタイプまたは結晶粒界の存在または欠如のうちの少なくとも１つによって相違している。１つの実施形態では、第１の結晶性半導体材料と第２の結晶性半導体材料とは、同じ要素によって形成されており、例えば同じ要素から形成されている。ドナー基板と補助基板とは、近似的に同じ直径を有する半導体ウェハであってよい。
分離層は、補助基板の主表面に対して平行にアライメントされている。主表面に対して平行な方向とは、横方向である。補助基板の主表面に対する垂線は、鉛直方向を規定している。
支持構造体の要素は、相互に、横方向において離間されており、同じ鉛直方向の延在を有しいてよい。犠牲材料は、支持構造体のそれぞれ隣接する要素間に形成されており、支持構造体の要素に直接的に隣接してよい。支持構造体の要素間の犠牲材料の部分は、支持構造体の要素と同じ鉛直方向の延在を有していてよい。犠牲材料は、２５℃で固体かつ／または粘性の物質から成っていてよい、またはこのような物質を使用して形成されてよい。
支持構造体の要素の隣に横方向に配置される犠牲材料は、分離層の機械的な安定性を向上させ、コンポーネント層において機能的な要素を形成する範囲内で、多くの側面をもつ加工を容易にする。コンポーネント層は、ドナー基板内に形成されるか、またはドナー基板上に、またはドナー基板の一部から形成されたシード層上に成長したエピタキシャル層内に形成される。例として、機能的な要素の形成は、ドナー基板の水平方向の分割および／またはドナー基板の面上のエピタキシャル層の成長を含んでいてよい。例として、ドナー基板の分割時に、機械的な力がウェハ合成物に作用してよい。上記の力は、犠牲材料によって強化されていない支持構造体を少なくとも部分的に破壊してしまうことがある。
その反面、支持構造体は、犠牲材料の除去後に、簡単な手段で破壊され得る。この結果、補助基板とコンポーネント層は、コンポーネント層と補助基板の結合性の小さい障害によって、相互に分離され得る。これは例えば、適度な機械的な力の作用によって、超音波によって、湿式化学エッチングによって、凍結による破砕（ｓｈａｔｔｅｒｉｎｇ）等によって行われる。
したがってこの方法は、とりわけ、ドナー基板から得られる薄い単結晶シード層上に成長したエピタキシャル層におけるエレクトロニクスコンポーネントの製造およびマイクロメカニカルシステムの製造を容易にする。
さらに補助層が、分離層の下にかつ／または上に形成可能である。これは例えば、補助基板を含んでいるウェハ合成物の部分に対する、ドナー基板を含んでいるウェハ合成物の部分のボンディングまたは接着結合を容易にするかつ／または簡易化する補助層である。これに対して択一的にまたは付加的に、複数の機能層が形成されてよく、上記の複数の機能層は、この方法の範囲内でコンポーネント層に永続的に接合されており、完成された半導体コンポーネントの機能的な要素、例えば電極層または接合層を形成する。
図２Ａ～図２Ｅは、１つの実施形態に即した方法に関し、ここでは、支持構造体２５２を備えた分離層２５０が、補助基板３００上に形成されている。
支持構造体層は、補助基板３００の主表面３０１に被着される。択一的に、支持構造体層は、ドナー基板１００に被着されてよい（以降を参照）。支持構造体層は、例えばフォトリソグラフィ方法によって構造化されており、ここで支持構造体２５２は、支持構造体層から浮かび上がり、上記の支持構造体は主表面３０１の第１の部分を覆い、かつ主表面３０１の第２の部分の上方には存在していない。支持構造体層に被着されたフォトレジスト層の露出および展開に対して付加的に、フォトリソグラフィ方法は、フォトレジスト層内に投影されたパターンを、支持構造体層内へ移すことも含み得る。これは方向性を有するエッチング方法、例えばプラズマエッチングによって行われる。
補助基板３００は、以降で、図２Ｄを参照して説明されるドナー基板１００と同じ熱膨張係数を有する材料から形成されてよい、または上記の材料の熱膨張係数は、極めて僅かにだけ、例えば１ｐｐｍを下回るだけ、ドナー基板１００の材料の熱膨張係数から偏差している。
補助基板３００とドナー基板１００とは、同じ半導体材料から、または異なる半導体材料から成っていてよい。例として、補助基板３００とドナー基板１００は、同じ原子的構成要素を有する２つの異なる結晶性半導体材料に基づいている。これらは、相互に、結晶の形態に関して相違している。すなわち、結晶のタイプ、ポリタイプ、ドーピングおよび／または結晶粒界の存在または欠如に関して相違している。これは、多結晶半導体材料内の晶子の間に存在している結晶粒界や、単結晶半導体材料内に存在していない結晶粒界を伴う。
例として、ドナー基板１００と補助基板３００とは、同じ半導体材料、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ）または化合物半導体、例えば窒化ガリウム（ＧａＮ）、またはヒ化ガリウム（ＧａＡｓ）から成っており、ここで、ドナー基板１００は単結晶であり、補助基板３００は単結晶であっても、多結晶であってもよい。
例として、ドナー基板１００は、第１のポリタイプの単結晶ＳｉＣから作成されており、補助基板３００は第１のポリタイプまたは異なるポリタイプの単結晶ＳｉＣから作成されている、または多結晶ＳｉＣから作成されている。１つの実施形態では、ドナー基板１００は、弱くｎドーピングされた単結晶シリコンカーバイドから形成されている、または弱くｎドーピングされた単結晶シリコンカーバイドから成っており、補助基板３００は、ドーピングされていない単結晶シリコンカーバイドから形成されている、またはドーピングされていない単結晶シリコンカーバイドから成っており、ここで補助基板３００の固有電気抵抗は、少なくとも１０５Ωｃｍであり、例えば少なくとも１０６Ωｃｍである。
主表面３０１上の垂線３０４は、鉛直方向を画定している。主表面３０１に対して平行な方法が水平方向である。
支持構造体２５２における要素間の間隙を通じて相互に接合されているチャンバ２５１が、支持構造体２５２の横方向に隣接する要素間に形成されている。支持構造体２５２の横方向の幅および間隔は、第１に、後続の加工に対するウェハ合成物９００の十分な安定性が保証され、第２に、分離層に沿ったウェハ合成物の後続の簡易的な分離が保証されるように、大きさが決められている。支持構造体２５２は、最大で、第１の主表面３０１の全体の５０％を占領してよく、例えば最大で１０％を占領してよい。支持構造体２５２の鉛直方向の延在は、最小で２０ｎｍから最大で５μｍの範囲にあり、例えば最小で５０ｎｍから最大で１μｍの範囲にある。
例として、支持構造体２５２は、水平方向に相互に分けられている多数の要素を含んでいる。これらの要素は、リブの様式で実現されていてよく、その第１の水平方向の延在は、この第１の水平方向の延在に対して直交している第２の水平方向の延在よりも大きく、その長手方向軸線は相互に平行であってよい、または主表面３０１の水平方向の中心点に対して放射状であってよい。別の実施形態では、支持構造体２５２は、２つの直交する水平方向に沿った、２つの、近似的に等しい延在を有する柱状の要素を有している。これらの要素は、角度が付けられた構造体であってよい、かつ／または支持構造体２５２は異なって形成された複数の要素を有していてよい。隣接するチャンバ２５１は、相互に、支持構造体２５２の隣接する要素間の間隙によって接合されている。分離層２５０の外縁に沿って、支持構造体２５２は、支持リング２５２１を有することができ、この支持リングは、外部に対してチャンバ２５１を閉じる。支持リング２５２１は、閉じられていてよく、すなわち、支持リングは完全に、チャンバ２５１を包囲していてよい、または支持リングは間隙を有していてよい。１つの実施形態では、支持リング２５２１は、分離層の平面図において、フレーム状、例えばリング状にチャンバ２５１を包囲してよい。
支持構造体２５２の材料は、少なくとも、補助基板３００からのコンポーネント層の後続の分離の際に達する最高加工温度まで耐熱性であってよい。
１つの実施形態では、支持構造体２５２は、窒化ケイ素を、例えば主要構造として含んでいてよく、または支持構造体は窒化ケイ素から成っていてよい。この実施形態では、ドナー基板１００は、特に、ＳｉＣ結晶に由来してよい。ここで、および以降で、コンポーネントは材料から「成っている」。これは上記のコンポーネントが、製造に関する不純物を除いて、この材料だけを包含する場合である。
別の実施形態では、ドナー基板１００は、ＳｉＣとは異なる半導体結晶に基づいており、例えば、結晶性のＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＮおよび／またはＧａＡｓに基づいており、ここで支持構造体２５２は、窒化ケイ素、酸化ケイ素および／または結晶性の、かつ／または多結晶の酸化アルミニウムを主要構造として有していてよい。
分離層２５０内のチャンバ２５１は、少なくとも部分的に犠牲材料２５５によって充填されており、ここでこの犠牲材料２５５は２５℃で固体または粘性の物質であり、気体または気体混合物、例えば周囲の空気が充填されている泡および／または間隙を、チャンバ２５１内に残すことがある。間隙２５６がチャンバ２５１内に残っているならば、これらは、支持構造体２５２の上方縁部によって画定されている面から離間していてよい。
犠牲材料２５５は、支持構造体２５２とは異なる材料から形成されている、かつ／または犠牲材料は、支持構造体２５２の材料と関連して高い選択性で除去されてよい。１つの実施形態では、犠牲材料２５５は、支持構造体２５２の材料に関する、高い度合いの選択性で、湿式化学プロセスによってエッチングされてよい。例として、支持構造体２５２は、窒化ケイ素から成り、犠牲材料２５５は酸化ケイ素から成り、例えば酸化ケイ素は、ＴＥＯＳ（オルトケイ酸テトラエチル）の析出から生じる。
別の実施形態では、犠牲材料２５５は、支持構造体２５２の溶解温度または分解温度より低い温度で分解され得る。例として、支持構造体２５２は窒化ケイ素または酸化ケイ素を主要構造として有しており、犠牲材料２５５は基本的な要素のカーボン、例えばグラファイトまたは炭素化合物をベースにしていてよい。
別の実施形態では、支持構造体２５２の材料または犠牲材料２５５は酸化ケイ素であり、各他方の材料はケイ素、例えば多結晶ケイ素である。例として、犠牲材料２５５である非晶質のケイ素が、窒化ケイ素または酸化ケイ素から成る、または窒化ケイ素または酸化ケイ素を包含する支持構造体２５２と組み合わされてよい。特に犠牲材料２５５としての、フッ化水素においてエッチング可能な非晶質の酸化アルミニウムが、結晶性の酸化アルミニウム、例えば多結晶の酸化アルミニウムを包含する、または結晶性の酸化アルミニウム、例えば多結晶の酸化アルミニウムから成る支持構造体２５２と組み合わされてよい。
犠牲材料２５５は、少なくとも部分的に支持構造体２５２を覆うように、特に支持構造体の側壁を覆うように析出されてよい。支持構造体２５２の上に析出された犠牲材料２５５のコンポーネントは、機械的な方法によって、例えば化学機械研磨（ＣＭＰ）によって除去可能である。
図２Ｂは、分離層２５０を備えた補助基板３００を示している。ここでは犠牲材料２５５は、支持構造体２５２の上方縁部まで達し、実質的に完全にチャンバ２５１を満たしている。犠牲材料２５５内の間隙２５６は、排他的に、または主に、分離層２５０の上方縁部から間隔を空けて形成されている。
補助層２６０は、分離層２５０および犠牲材料２５５の平坦化された表面に被着されてよい。
図２Ｃに図示された補助層２６０は、鉛直方向において完全にまたは少なくとも９０％、犠牲材料２５５によって充填されているチャンバ２５１を閉じている。補助層２６０は、支持構造体２５２と同じ材料、例えば窒化ケイ素から成っていてよい、または補助層は、異なる材料、例えば金属から成っていてよい。
ドナー基板１００は、例えばボンディングによって、補助層２６０および分離層２５０を介して補助基板３００に接合される。半導体コンポーネントの機能的な要素１９０は、コンポーネント層１１０内に形成されており、これは、ドナー基板１００から浮かび上がる、またはドナー基板によって製造される。コンポーネント層１１０の形成は、シード層からのドナー基板１００の主要部分の分割および／またはエピタキシャル層の成長を含んでいてよい。これは例えば、ドナー基板１００から分割されたシード層上の成長である。
チャンバ２５１は、コンポーネント層１１０または補助基板３００の方向から開放され、犠牲材料２５５または犠牲材料２５５の分解産物は、開口部を通じて、機能的な要素の加工の間の適切な時に、例えばコンポーネント層１１０におけるドーピングされた領域および／または導電性構造体の形成の前に、ドーピングされた領域の形成の後に、メタライゼーション層の形成の後に、またはこの加工の範囲内の任意の別の時に除去される。補助担体４００は、犠牲材料２５５を除去した後に、例えば接着結合またはボンディングによって、コンポーネント層１１０の前側１０６上にまたはコンポーネント層１１０の前側１０６にわたって固定されてよい。
図２Ｄは、図２Ｃの補助基板３００を備えたウェハ合成物９００を示している。これは、補助層２６０および分離層２５０を介して補助基板３００に接合されたコンポーネント層１１０を備えており、さらにコンポーネント層１１０の前側で前側１０６に固定された補助担体４００を有している。図２Ｃの犠牲材料は、少なくとも大部分、除去されている。チャンバ２５１は、主に、空であり、または気体または気体混合物が充填されており、例えば周囲の空気および／またはプロセスガスが充填されている。
図２Ｅは、補助基板３００をウェハ合成物９００から分離することを示し、この分離は、チャンバ２５１の存在を使用し、補助基板３００およびドナー基板１００に対して選択的に支持構造体２５２を除去するかつ／または破壊する方法による。例として、複数のチャックがウェハ合成物９００の反対側に固定されていてよく、これらは相互に捻られていてよく、支持構造体２５２の要素を剪断する剪断力の発生を伴う。これに対して付加的にまたは択一的に、ウェハ合成物９００に、支持構造体２５２の要素が曲がるまで、圧力または張力が加えられてよい。
少なくとも１つの実施形態では、圧力および／または張力は、ポリマーフィルムによって、ウェハ合成物９００に加えられてよく、特に支持構造体２５２に加えられてよい。ポリマーフィルムがウェハ合成物９００に被着されてよく、例えば補助担体４００上に、または補助担体４００の代わりに、補助基板３００上に被着されてよい。ポリマーフィルムを伴うウェハ合成物９００は、低い温度、例えば液体窒素温度まで冷却されてよい。冷却によって、ポリマーフィルムは、ウェハ合成物９００に取り付けられつつ、縮む。これは、ウェハ合成物９００における熱機械的応力を誘導してよく、上記の応力は、分離層２５０に沿ってウェハ合成物９００を分離する（すなわち分割する）。
補助層３００を分離した後、補助層の主表面３０１に、洗浄プロセス、例えばウェットエッチングプロセスが、分離層２５０の残余部分を除去する目的で施されてよく、かつ／または研磨プロセスが、図２Ａに示されているような支持構造体２５２の形成に必要な表面の質を再建する目的で施されてよい。
図３Ａ～図３Ｆは、機能的な要素の形成前の犠牲材料２５５の初期の除去をウェハ分割方法と組み合わせる方法に関する。
欠陥層１７０が、例えば、第１の基板表面１０１を通じた軽イオン１７５、例えば水素および／またはヘリウムの注入によって、ドナー基板１００の第１の基板表面１０１から間隔を空けて製造される。
図３Ａは、水平方向の欠陥層１７０を備えたドナー基板１００を示している。この欠陥層は、ドナー基板１００の断面全体にわたって延在していてよい。第１の基板表面１０１と欠陥層１７０との間で、ドナー基板１００の部分は、大部分が、注入によって触れられずに残り、コンポーネント層１１０の基礎としてのシード層１１１を形成する。
ドナー基板１００は、単結晶半導体材料、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ）または単結晶化合物半導体、例えば窒化ガリウム（ＧａＮ）、またはヒ化ガリウム（ＧａＡｓ）から作成された平坦なディスクである。
欠陥層１７０は、シード層１１１を、ドナー基板１００の主要部分１８０から分離し、ここで主要部分１８０は、ドナー基板１００の少なくとも５０％を含んでいる。欠陥層１７０は、高い密度の結晶学的欠陥、例えば不完全性、格子間原子を有していてよく、水素注入の場合には、不完全性と結び付けられた水素原子によって形成された複合体を有していてよい。欠陥層１７０と基板表面１０１との間の間隔は、例えば、１μｍから２０μｍの範囲にある。
欠陥層１７０が形成された後、ドナー基板１００は、永続的に、分離層２５０、例えば補助層２６０を介して補助基板３００と接合されている。
１つの実施形態では、ドナー基板１００の第１の基板表面１０１は、補助層２６０の露出されている表面と、直接的に接触しており、両方の表面は永続的に、かつ不可逆的に相互に、ボンディングによって接合されている。言い換えると、補助基板３００とドナー基板１００を、分離層２５０、補助基板３００および／またはドナー基板１００を破壊することなく、相互に分離することは、もはやできない。
ボンディング（ダイレクトボンディング）の場合には、接触しており、かつ十分に平坦である２つの表面の間の接着は、ファンデルワールス力、水素結合および／または金属性、イオン性または共有性の化学結合に基づいており、ここでこれは、同じ材料から作成された、または２つの異なる材料から作成された２つの層の表面に関係し得る。ボンディングは、２つの表面をともにプレスすること、接触している表面を熱処理すること、またはこれら２つの組み合わせを含んでいてよい（フュージョンボンディング、熱圧着、原子再配列による結合）。択一的に、ボンディングは、陽極結合を含んでいてよく、ここでは電界が、熱処理の間、接合表面にわたって印加される、かつ／またはここでは、電流が接合表面を通って流れる。例として、ボンディングが、同じ材料から作成された２つの表面を接合するように、補助層２６０の材料から作成されたさらなる接着層が、ボンディングの前に基板表面１０１に被着されてよい。
別の実施形態では、ドナー基板１００は、補助層２６０に接着結合されており、ここでは接着層が、はじめに、ドナー基板１００の第１の基板表面１０１に、または補助層２６０の露出された表面に被着される、または２つの部分的な層において、第１の基板表面１０１と、補助層２６０の露出された表面の両方に被着される。
図３Ｂは、ドナー基板１００を伴うウェハ合成物９００を示している。ここでこのドナー基板は、補助層２６０および分離層２５０を介して補助基板３００に接合されている。
補助基板３００は、ドナー基板１００と同じ熱膨張係数を有する材料、またはドナー基板１００の熱膨張係数から極めて僅かにだけ、例えば１ｐｐｍを下回るだけ偏差している熱膨張係数を有する材料から成っていてよい。
補助基板３００とドナー基板１００とは、同じ半導体材料または異なる半導体材料から成っていてよい。例として、補助基板３００とドナー基板１００は、同じ要素、すなわち同じ原子的構成要素から作成された結晶構造体に基づいており、これらは、結晶粒界の欠如または存在に関して、結晶形態に関して、かつ／またはドーピングに関して異なっている。例として、ドナー基板１００および補助基板３００の両方が、同じ結晶性半導体材料、例えばＳｉＣ、ＧａＮまたはＧａＡｓから形成されており、ここではドナー基板１００は単結晶であり、補助基板３００は単結晶または多結晶であってよい。例として、ドナー基板１００は、第１の結晶タイプ、かつ第１のポリタイプの単結晶ＳｉＣから作成されており、補助基板３００は、第１のポリタイプまたは異なるポリタイプ、かつ第１の結晶タイプまたは異なる結晶タイプの単結晶ＳｉＣから作成されている。
１つの実施形態では、ドナー基板１００は単結晶ＳｉＣであり、補助基板３００は、同じポリタイプの半絶縁性単結晶ＳｉＣウェハであり、ここで、半絶縁性ＳｉＣウェハの固有電気抵抗は、少なくとも１０５Ωｃｍ、例えば少なくとも１０６Ωｃｍであってよい。
補助基板３００は、ドナー基板１００と同じ水平断面形状を有していてよく、ここで補助基板３００の直径は、ドナー基板１００の直径に相応してよく、またはドナー基板１００の直径より大きくてよい。例として、補助基板３００は、７６．２ｍｍ、１００ｍｍ、１２５ｍｍ、１２７ｍｍ、１５０ｍｍ、２００ｍｍまたは３００ｍｍの直径を有する円形のディスクであってよい。前側の第１の主表面３０１と、後側での後側３０２と、の間の補助基板３００の厚さは、例えば３００μｍから１２００μｍの範囲にあってよい。
ドナー基板１００の主要部分１８０は、分割面に沿って、シード層１１１から分離され、この分割面は、欠陥層１７０に対して平行に、かつ欠陥層１７０にわたって延在している。分離は、欠陥層１７０内に注入された水素原子が再配列され、ドナー基板１００内で孔を形成する温度での熱処理を含んでいてよく、これによって、ドナー基板１００の主要部分１８０が、適度な機械的な力の作用によって、シード層１１１から分割されてよい。分離層２５０のチャンバ２５１は、分割プロセス全体の間に充填されてよく、これによって、分離層２５０は高い機械的な安定性を有し、加工中の分離層２５０の結合性が保証される。
別の実施形態では、ドナー基板１００の主要部分１８０は、主要部分１８０とシード層１１１との間で、水平層に沿って分離されてよく、レーザコンディショニングによって修正されてよく、これは、レーザコンディショニングおよび熱機械的応力が連続して作成された後に、主要部分１８０に被着されるポリマーフィルムによって行われる。ポリマーフィルムは、ウェハ合成物を分離層に沿って分離するために使用される、上述したポリマーフィルムと同様に被着されてよい。
レーザコンディショニングは、レーザ放射をドナー基板に加えること（すなわち、ドナー基板にレーザ放射を照射すること）を含んでいてよい。レーザ放射は、ドナー基板１００において分割領域を作成および／または修正してよい。分割領域は、上述した水平層に相応してよく、これに沿って分離が行われてよい。分割領域は、高エネルギーレーザ放射を、ドナー基板１００内の明確に定義されている領域に焦点合わせすることによって作成および／または修正されてよい。レーザ焦点において、レーザ放射の結果、ドナー基板１００の材料の相転移が生じてよく、これは、ドナー基板１００内での亀裂および／または穿孔面（これは、分割領域に相当してよい）の生成を生じさせてよい。穿孔面内で、熱機械的応力は、ドナー基板の残りと比べて、増大されてよい。したがって分割が容易になる。
図３Ｃは、残っているシード層１１１を示している。これは、補助層２６０上にボンディングされてよい、かつ／または補助層２６０上に直接的に接着結合されてよい。例として、シード層１１１の鉛直方向の延在は、５００ｎｍから５μｍの範囲にあってよい。主要部分１８０の分割は、図３Ｂに示されているように、ドナー基板１００を補助基板３００に接合した後に、かつシード層１１１を含んでいるコンポーネント層１１０を補助基板３００から分離する前に行われる。
分離層２５０内のチャンバ２５１は、鉛直方向において開放される。例として、エッチングマスクが、シード層１１１上にフォトリソグラフィ方法によって形成され、シード層１１１および補助層２６０を通って延在する鉛直方向の開口部２６５がエッチングマスクおよび方向性を有するエッチング方法によって、例えば反応性イオンビームエッチングを用いてエッチングされる。
図３Ｄは、ウェハ合成物９００の前側から、シード層１１１を通って、かつ補助層２６０を通って延在している鉛直方向の開口部２６５を示しており、この鉛直方向の開口部はチャンバ２５１内の犠牲材料２５５を露出させる。鉛直方向の開口部２６５の水平断面領域は、多角形、例えば丸められた角または面取りされた角を有する長方形および／または正方形、および／または卵形、例えば楕円および／または円であってよく、これは、規則的なパターンで相互に近似的に同じ間隔で配置され得る。別の実施形態では、鉛直方向の開口部２６５は、水平方向の幅と水平方向の幅に対して直交する水平方向の長さを有する長いトレンチである。上記の水平方向の長さは、水平方向の幅より少なくとも１０倍長い。別の実施形態では、相互に横方向に延在するストリップ状の鉛直方向の開口部２６５が格子を形成し得る。
犠牲材料２５５は、還元するまたは酸化する雰囲気におけるウェットエッチングまたはドライエッチングを用いて、例えば熱式にまたは化学式に溶解される、かつ／または分解される。犠牲材料２５５の分解産物は、鉛直方向の開口部２６５を介して外部へ除去される。溶媒またはエッチング手段の確実な供給を保証するために、かつ／または分解産物または溶液の確実な除去を保証するために、鉛直方向の開口部２６５の最小幅は、犠牲材料２５５の熱分解の場合には少なくとも５０ｎｍであり、犠牲材料２５５の化学分解および／または溶解の場合には少なくとも１００ｎｍである。
図３Ｅは、犠牲材料を除去した後の分離層２５０を示している。チャンバ２５１が相互に、支持構造体２５２の横方向の間隙によって接合されているので、犠牲材料２５５は、鉛直方向の開口部２６５に直接的に隣接していないチャンバ２５１からも除去される。
エピタキシャル層１１２がシード層１１１上に成長し、上記のエピタキシャル層はシード層１１１とともにコンポーネント層１１０を形成することがある。エピタキシの範囲内で、半導体材料の原子がシード層１１１に供給され、上記の原子は、シード層１１１の前側の、露出されたプロセス表面１０５に蓄積し、加工において、シード層１１１の結晶構造を採用し、継続させる。エピタキシに先行して、水素包含環境における熱処理が先に行われてよく、これによって、シード層１１１は、鉛直方向の開口部２６５を閉じることができる。鉛直方向の開口部２６５の最大幅は、チャンバ２５１が、エピタキシャル層１１２の材料によって充填されることを阻止するために、１５００ｎｍであり、例えば５００ｎｍである。
図３Ｆは、エピタキシャル層１１２を示しており、このエピタキシャル層は少なくとも、影響を受けていないシード層１１１の鉛直方向の突出において（すなわち、鉛直方向の開口部の外側の領域において）、ほとんど如何なる結晶欠陥も有していない。半導体コンポーネントの製造は、コンポーネント層１１０における機能的な要素の形成を伴う、図２Ｄおよび図２Ｅの記載に従って継続されてよい。
図４Ａ～図４Ｅは、コンポーネント層１１０が最終的な層の厚さを有するときの分離層２５０におけるチャンバ２５１の開口に関する。
図４Ａに示されているウェハ合成物９００は、層構造体上に、図３Ａ～図３Ｃを参照して説明されたように実現されたシード層１１１を含んでいる。この層構造体は、補助層２６０と分離層２５０とを含んでおり、分離層のチャンバ２５１は犠牲材料２５５によって充填されている。
図３Ｄに関連して説明したのと類似して、エピタキシャル層１１２が、シード層１１１上に成長する。ここでは、チャンバ２５１が依然として、犠牲材料２５５によって充填されているという違いがある。
図４Ｂは、前側１０６と補助層２６０との間の最終的な層の厚さを備えたコンポーネント層１１０を示している。上記のコンポーネント層は、エピタキシャル層１１２とシード層１１１から形成されている。少なくとも、機能的な要素１９０のドーピングされた領域１９５が、コンポーネント層１１０内に形成される。
図４Ｃは、半導体コンポーネントの機能的な要素１９０のドーピングされた領域１９５を示している。これはコンポーネント層１１０内に形成されている。さらに、機能的な要素の部分的な構造体、例えばゲート電極、絶縁体構造体、接合線および金属電極構造体が、コンポーネント層１１０の前側表面１０６上に、これにわたって形成されてよい。
分離層２５０内に達し、チャンバ２５１を開放する深い開口部２６６が、コンポーネント層１１０を通じて導入され、ここで必要ならば、コンポーネント層１１０の前側１０６上に実現された要素層を通じて導入される。犠牲材料２５５の熱的な、または化学的な分解産物は、この深い開口部２６６を通じて除去される。
図４Ｄは、分離層２５０の空にされたチャンバ２５１と深い開口部２６６を示している。この深い開口部は、コンポーネント層１１０を通じて、および補助層２６０を通じて、チャンバ２５１に達している。
１つの実施形態では、深い開口部２６６は、コンポーネント層１１０の切り口領域６９０内に形成されている。ここでは、切り口領域６９０は、完成した半導体要素の機能的な要素を有しておらず、かつ／またはここでは、分離トレンチおよび／またはソーイングトレースが切り口領域６９０内に形成され、上記の分離トレンチおよび／またはソーイングトレースは、製造されるべき半導体コンポーネントの隣接する半導体ダイ６１０を相互に分離する。深い開口部２６６は、さらなる加工の前に封止されてよく、これは例えば補助材料の析出および逆成によって行われる。
図４Ｅは、補助材料から形成された栓２６７を示しており、この栓はそれぞれ、少なくとも、深い開口部２６６の上方の部分に設けられている。補助材料は、多結晶ケイ素、窒化ケイ素および／または酸化ケイ素を含んでいてよい。
図５Ａおよび図５Ｂは、補助基板３００の方向からのチャンバ２５１の開口に関する。
図５Ａは、補助基板３００を示しており、この補助基板の中には補助開口部３０５が、後側３０２から導入されている。上記の補助開口部は、主表面３０１の所まで達し、チャンバ２５１を露出させる。図３Ｄを参照した鉛直方向の開口部２６５に関する記載は、同様に、水平断面領域および補助開口部３０５の配置に適用される。鉛直方向の補助開口部３０５は、長いトレンチも含むことができ、その水平方向の長さは少なくとも１０倍、水平方向の幅よりも長い。別の実施形態では、鉛直方向の補助開口部３０５は、相互に横方向に延在する長いトレンチを有することができ、上記の長いトレンチは、格子を形成する。
鉛直方向の補助開口部３０５は、いつ形成されてもよい。補助基板３００は再使用可能なので、鉛直方向の補助開口部３０５は既に、ドナー基板１００への接合時に形成されていてよい。ここでは鉛直方向の補助開口部３０５は間欠的に、第２の擬似材料によって封入されてよい、または充填されてよい。
犠牲材料２５５または犠牲材料の分解産物は、鉛直方向の補助開口部３０５を通じて、シード層１１１の形成後の加工時間において、例えばエピタキシャル層１１２の形成後に除去される。
図５Ｂは、鉛直方向の補助開口部３０５を介した犠牲材料の除去後の、完全にまたは大部分が空にされたチャンバ２５１を示している。ここでこの鉛直方向の補助開口部は、後側３０２から補助基板３００内へ延在している。
図６Ａから図６Ｅに示された方法は、図２Ａから図２Ｅの方法と、補助基板３００の主表面３０１の代わりに、ドナー基板１００の基板表面１０１上に支持構造体２５２が形成されていることによって異なる。層構造体２５２の除去後および／または破壊の後、想定され得る補助層２６０が、補助基板３００の主表面３０１上に残る。ドナー基板１００の材料が、コンポーネント層１１０の後側で露出され得る。
図７Ａから図７Ｆは、初期の段階で既にメタライゼーション層２７０がドナー基板１００上に形成される、かつ／または補助基板３００上に初めに形成され、その後、コンポーネント層１１０に移される方法に関する。
図７Ａは、補助基板３００を示しており、その主表面３０１上には、支持構造体２５２が上述したように形成されている。支持構造体２５２の要素間のチャンバ２５１は、少なくとも部分的に、犠牲材料２５５によって充填されており、補助層２６０が、支持構造体２５２の上方縁部に析出されていてよく、上記の補助層は、鉛直方向においてチャンバ２５１を覆っている。メタライゼーション層２７０は、補助層２６０上に析出されてよい。これに対して択一的にまたは付加的に、補助層２６０が既に金属層として形成されており、これはその後、メタライゼーション層２７０の機能を採用することができる。別の実施形態では、メタライゼーション層２７０はドナー基板１００の第１の基板表面１０１上に形成され得る。
図７Ｂは、メタライゼーション層２７０が、補助層２６０に加えて、補助基板３００の側に形成されている実施形態に関している。例として、メタライゼーション層２７０は、高温耐熱性の材料を含むことができ、これは例えばモリブデンである。メタライゼーション層２７０の層の厚さは、１０ｎｍから２μｍの範囲、例えば５０ｎｍから１μｍの範囲にあってよい。
ドナー基板１００は、メタライゼーション層２７０を介して、例えばボンディングによって、補助基板３００に接合される。欠陥層が、図３Ａに関連して示されているように、ドナー基板１００内に形成されていてよい。
図７Ｃは、メタライゼーション層２７０上にボンディングされているドナー基板１００を伴うウェハ合成物９００を示している。主要部分は、上述した方法のうちの１つに相応して、ドナー基板１００から分割される。
図７Ｄは、ドナー基板１００から残ったシード層１１１を示している。上記のシード層は、メタライゼーション層２７０、補助層２６０および分離層２５０を介して補助基板３００と接合されている。エピタキシャル層１１２が、シード層１１１の露出されたプロセス表面１０５上に成長し、機能的な要素１９０の少なくともドーピングされた領域が、コンポーネント層１１０内に形成され、コンポーネント層は、エピタキシャル層１１２とシード層１１１によって形成されている。
さらに、機能層、例えばメタライゼーション層およびメタライゼーション層を相互にかつコンポーネント層１１０の一部から分離する絶縁層が、コンポーネント層１１０の前側１０６上にまたは前側１０６にわたって提供され得る。補助担体４００が、可逆的に、コンポーネント層１１０の前側でコンポーネント層１１０に接合されている。分離層２５０を破壊することによって、補助基板３００は、コンポーネント層１１０および補助担体４００を含んでいるウェハ合成物９００の一部から分離される。
図７Ｅに示されているように、メタライゼーション層２７０は、加工において、コンポーネント層１１０の側に残る。
図７Ｆは、１つの実施例に即した、コンポーネント層１１０およびコンポーネント層１１０内の機能的な要素１９０の詳細を示している。これは、１つのコンポーネント側から、他のコンポーネント側への負荷電流の流れを備える鉛直型パワー半導体に関する。
この実施例では、機能的な要素１９０は、トランジスタセルを含み、トランジスタセルは、前側１０６に沿って形成されたソース領域１３３と、コンポーネント層１１０内に形成された、弱くドーピングされたドリフトゾーン１３１からソース領域１３３を分離するボディ領域１３２と、を有する。このトランジスタセルはさらに、ゲート電極１４５と、ゲート電極１４５をコンポーネント層１１０の半導体材料から分離するゲート誘電体１４１を伴うゲート構造体１４０と、を含んでいる。ゲート構造体１４０は、前側１０６からコンポーネント層１１０内に延在可能である、または前側１０６の上方に、かつコンポーネント層１１０の外側に形成可能である。中間層誘電体１４２は、ゲート電極１４５を、前側メタライゼーション層１４４から分離する。
メタライゼーション層２７０は、直接的に、コンポーネント層１１０内の高ドープコンタクト層１３９に隣接してよい。そのドーパント濃度がドリフトゾーン１３１におけるドーパント濃度よりも高いが、コンタクト層１３９におけるドーパント濃度よりも低いフィールドストップ層１３８が、高ドープコンタクト層１３９と弱くドーピングされたドリフトゾーン１３１との間に形成されていてよい。トランジスタセルは、ｎチャネルトランジスタセルであってよい。高ドープコンタクト層１３９は、ソース領域１３３の導電型またはボディ領域１３２の導電型を有することができる。例として、フィールドストップ層１３８は、エピタキシの間、現場でのドーピングを変えることによって形成されてよい。
図８Ａから図８Ｃに示されている方法は、２つの金属層をボンディングすることによる、ドナー基板１００と補助基板３００の接合に関する。
図８Ａは、ドナー基板１００の第１の基板表面１０１に被着されたメタライゼーション層２７０を示している。
図８Ｂは、補助基板３００の主表面３０１に被着された分離層２５０と、分離層２５０に被着された、金属層として実現されている補助層２６０と、を示している。補助層２６０とメタライゼーション層２７０とは、同じ材料または異なる材料から作成されてよい。ドナー基板１００上のメタライゼーション層２７０は、補助基板３００上の金属補助層２６０に、例えば金属結合によって接合されている。
図８Ｃは、金属結合によって生じるウェハ合成物９００を示している。この方法は、図７Ｄ～図７Ｆに示されているように継続されてよい。補助基板３００が分離される場合には、金属補助層２６０とメタライゼーション層２７０の両方が、コンポーネント層１１０の後側に、図７Ｅに示されているのと類似して、後側メタライゼーションの一部として残る。
図９Ａ～図９Ｃは、１つの実施形態に即した分離層２５０の破壊の詳細に関する。ここではこの分離層２５０の破壊は、化学エッチングを含んでいる。
図９Ａは、コンポーネント層１１０を備えるウェハ合成物９００を示し、コンポーネント層１１０は、補助層２６０と分離層２５０とを介して補助基板３００に接合されている。ここでは補助担体４００は、コンポーネント層１１０の前側１０６に固定可能である。
分離層２５０は、支持構造体２５２と、支持構造体２５２の要素間の、気体が充填されたチャンバ２５１と、を含んでいる。
支持構造体２５２は、支持リング２５２１を含んでおり、これは、ウェハ合成物９００の外縁に沿って延在しており、外側から、分離層２５０の内部を完全に封止することができる。支持リング２５２１内では、チャンバ２５１が、支持構造体２５２の要素間で、横方向の間隙によって接合されている。
支持リング２５２１は、例えば局部的な熱流入によって、例えばレーザによって、機械的な力の作用によって、例えば分離層２５０の領域におけるウェハ合成物９００の局部的な研磨によって、機械的なスコーリングによって、または切断によって、またはエッチングによって、例えばドライエッチングによってまたはウェットエッチングによって少なくとも部分的に開放される、または完全に除去される。支持リング２５２１の開放または除去は、補助担体４００の取り付けの前にまたは後に実行され得る。
図９Ｂは、外側の支持リング２５２１を少なくとも部分的に除去した後のウェハ合成物９００を示している。支持リング２５２１を除去した後、チャンバ２５１は相互に連通するだけではなく、ウェハ合成物９００の周囲の外部とも連通する。さらなる加工の間、支持構造体２５２は、チャンバ２５１の存在を活用するように、除去または破壊される。
例として、エッチング手段、例えばエッチング溶液が、チャンバ２５１内に導入可能であり、上記のエッチング手段は、比較的短い時間の間に、支持構造体２５２の要素を溶解することができる。別の実施形態では、液体、特に水が、チャンバ２５１内に導入され、この液体は、凍るより低く冷却され、これによって補助基板３００を、凍結による破砕の結果として、ウェハ合成物９００の残りから引き離す。これに対して択一的または付加的に、支持構造体２５２は、圧力の周期的な変化によって、または適度な機械的な力の作用によって破壊されてもよい。ここでは支持構造体２５２は、超音波にさらされてもよい。
図９Ｃは、例えばＨＦを包含しているエッチング溶液に基づく、湿式化学プロセスにおける、支持構造体２５２の外側から内側へ進む分解を示している。
図１０Ａおよび図１０Ｂは、第１の結晶性半導体材料から作成されたドナー基板１００と、第１の結晶性半導体材料と同じ要素から作成された第２の結晶性半導体材料から作成された補助基板３００と、を含んでいるウェハ合成物９００を示している。ここで第１の半導体材料と第２の半導体材料とは、同じであっても、少なくともドーピング、結晶のタイプ、ポリタイプまたは結晶粒界の存在または欠如によって相違していてもよい。ウェハ合成物９００はさらに、分離層２５０を備えた層構造体２００を含んでいる。この層構造体は、補助基板３００をドナー基板１００に接合する。
ウェハ合成物９００は、ここに記載した方法の１つにおいて使用されてよい、かつ／またはここに記載した方法の１つによって製造可能であってよい。すなわち、方法に関して開示された全ての特徴は、ウェハ合成物９００に関しても開示されており、ウェハ合成物９００に関して開示された全ての特徴は、方法に関しても開示されている。
分離層２５０は、支持構造体２５２と、支持構造体２５２の要素間のチャンバ２５１を含んでおり、このチャンバは空にされていてよい、またはこのチャンバは、少なくとも大部分、支持構造体２５２の材料とは異なる犠牲材料によって充填されていてよい。分離層２５０に対して付加的に、層構造体２００はさらに層を有していてよく、例えば補助層２６０および／またはメタライゼーション層２７０を有していてよい。
支持構造体２５２は、支持リング２５２１を有していてよく、支持リングは、ウェハ合成物９００の外縁に沿って延在しており、外側から、分離層２５０の内部を完全に封止することができる。支持構造体２５２の鉛直方向の延在は、５０ｎｍから５０μｍの範囲、例えば５μｍから２０μｍの範囲にあってよい。
支持構造体２５２の材料は、例えばＳｉＣベースのドナー基板１００と結合して、１７００℃まで熱的に安定していてよく、またはＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＮ、ＧａＡｓベースのドナー基板１００と結合して、１２００℃まで熱的に安定していてよい。ここで、支持構造体２５２は、各特定の温度を下回って、溶解も分解もしない。支持リング２５２１内の支持構造体２５２の要素は、規則的に配置された柱状の要素であってよく、ここで、この要素の水平方向の長さは、水平方向の幅を、１０倍を超えて上回らない。
図１０Ｂの実施形態では、支持構造体２５２は規則的に配置された要素を有しており、これらの要素の水平方向断面は十字形であり、ここで各チャンバ２５１は、支持構造体２５２の隣接する要素間の間隙によって、４つの隣接するチャンバ２５１と接合されている。別の実施形態では、図１０Ｂにおいて示された幾つかの間隙が欠如していてよく、これによって、入り組んだ支持構造体２５２が生じ、ここで、少なくとも幾つかのチャンバ２５１が、４つよりも少ない隣接するチャンバ２５１に接合されている。
図１１Ａは、多数の、相互に分離された、規則的に配置された柱状の要素を、外側の連続支持リング２５２１に対して付加的に有している支持構造体２５２を示している。柱状の要素の水平断面領域は、多角形であってよく、例えば丸められた角または面取りされた角を有する、または有していない長方形であってよく、または楕円形、卵形または円形であってよい。支持構造体２５２の柱状の要素の水平断面領域は、４００ｎｍ２から９μｍ２の範囲、例えば６００ｎｍ２から２μｍ２の範囲にあってよい。
図１１Ｂでは、支持構造体２５２は、支持リング２５２１に対して付加的にリブを含んでいる。上記のリブは、長手方向の軸線を有しており、この長手方向の軸線は、ウェハ合成物９００の水平方向中心に対して放射状に配置されており、くさび形の断面をその間に有するチャンバ２５１を形成している。リブの水平断面領域は、１０μｍ２を上回っていてよい。
Claims (27)
- 半導体コンポーネントの製造方法であって、
前記方法は、ウェハ合成物（９００）を提供するステップを含んでおり、
前記ウェハ合成物（９００）は、ドナー基板（１００）と、補助基板（３００）と、前記補助基板（３００）と前記ドナー基板（１００）との間に配置されている分離層（２５０）と、を含んでおり、前記分離層（２５０）は、支持構造体（２５２）および犠牲材料（２５５）を有しており、前記犠牲材料（２５５）は、前記支持構造体（２５２）の要素間に横方向に形成されており、前記犠牲材料（２５５）は、前記支持構造体（２５２）における前記要素間の間隙を通じて相互に接合されており、
前記支持構造体（２５２）は、最大で、前記ドナー基板（１００）の表面（１０１）または前記補助基板（３００）の表面（３０１）の全体の５０％を占領し、
前記方法は、前記支持構造体（２５２）に関する前記犠牲材料（２５５）の選択的な除去を含む、前記補助基板（３００）を前記ドナー基板（１００）から分離するステップを含んでおり、
前記ウェハ合成物（９００）を提供するステップは、
前記分離層（２５０）を前記ドナー基板（１００）または前記補助基板（３００）上に形成するステップと、
前記分離層（２５０）が前記補助基板（３００）と前記ドナー基板（１００）との間に配置されるように、前記補助基板（３００）を前記ドナー基板（１００）に接合するステップと、
を含んでいる、
方法。 - 前記分離層（２５０）を形成するステップは、
前記支持構造体（２５２）の要素を形成するステップと、
前記支持構造体（２５２）の前記要素間に形成されたチャンバ（２５１）を前記犠牲材料（２５５）で充填するステップと、
を含んでいる、
請求項１記載の方法。 - 分離の前に、コンポーネント層（１１０）内に、前記半導体コンポーネントの機能的な要素（１９０）を形成し、前記コンポーネント層（１１０）は、前記ドナー基板（１００）またはシード層（１１１）を含んでおり、前記シード層（１１１）は、前記ドナー基板（１００）から分割され、エピタキシャル層（１１２）が前記シード層（１１１）上に成長する、
請求項１記載の方法。 - 前記支持構造体（２５２）は、窒化ケイ素、酸化ケイ素、酸化アルミニウムおよび／またはケイ素を含んでいる、
請求項１記載の方法。 - 前記方法は、さらに、前記ドナー基板（１００）を前記分離層（２５０）に平行な分割面に沿って、シード層（１１１）と主要部分（１８０）とに分割するステップを含んでおり、分割の後に前記ドナー基板（１００）の前記シード層（１１１）を前記補助基板（３００）に接合し、前記ドナー基板（１００）の前記主要部分（１８０）を前記シード層（１１１）から切り離す、
請求項１記載の方法。 - 軽イオンを注入することによって欠陥層（１７０）を前記ドナー基板（１００）内に形成し、分割を前記欠陥層（１７０）に沿って実行する、
請求項５記載の方法。 - 前記分離層（２５０）の所まで達する鉛直方向の開口部（２６５）を前記シード層（１１１）内に形成する、
請求項５記載の方法。 - 前記方法は、さらに、エピタキシャル層（１１２）を前記シード層（１１１）上に成長させるステップを含んでいる、
請求項５記載の方法。 - 深い開口部（２６６）を形成し、前記深い開口部（２６６）は、前記エピタキシャル層（１１２）および前記シード層（１１１）を通って前記分離層（２５０）内に達し、
前記犠牲材料（２５５）および／または前記犠牲材料（２５５）の分解産物を、前記深い開口部（２６６）を通じて除去する、
請求項８記載の方法。 - 前記分離層（２５０）に達する鉛直方向の補助開口部（３０５）を前記補助基板（３００）内に形成し、前記犠牲材料（２５５）および／または前記犠牲材料（２５５）の分解産物を、前記鉛直方向の補助開口部（３０５）を通じて除去する、
請求項１記載の方法。 - 前記犠牲材料（２５５）の除去は、前記犠牲材料（２５５）の熱分解を含んでいる、
請求項１記載の方法。 - 前記犠牲材料（２５５）の除去は、前記犠牲材料（２５５）の化学分解または化学溶解を含んでいる、
請求項１記載の方法。 - 前記支持構造体（２５２）は、前記分離層（２５０）の外縁に沿って支持リング（２５２１）を有しており、前記分離は、前記支持リング（２５２１）の開放を含んでいる、
請求項１記載の方法。 - 前記補助基板（３００）を前記ドナー基板（１００）から分離するステップは、
液体を前記支持構造体（２５２）の前記要素間に導入するステップと、
前記液体を導入するステップの後、前記液体を凍結させるステップと、
を含んでいる、
請求項１記載の方法。 - 前記補助基板（３００）を前記ドナー基板（１００）から分離するステップは、エッチング媒体を前記支持構造体（２５２）の前記要素間に導入するステップを含んでいる、
請求項１記載の方法。 - 前記エッチング媒体は、前記支持構造体（２５２）の材料を溶かす酸である、
請求項１５記載の方法。 - 前記支持構造体（２５２）は、前記ドナー基板（１００）に被着されている、
請求項１記載の方法。 - 前記支持構造体（２５２）は、前記補助基板（３００）に被着されている、
請求項１記載の方法。 - 前記方法は、
前記分離層（２５０）上に補助層（２６０）を被着するステップと、
その後、前記補助基板（３００）を前記ドナー基板（１００）に接合するステップと、
をさらに含んでいる、
請求項１記載の方法。 - 前記方法は、
前記補助基板（３００）上に形成されている前記分離層（２５０）の上にメタライゼーション層（２７０）を被着するステップと、
その後、前記補助基板（３００）を前記ドナー基板（１００）に接合するステップと、
をさらに含んでいる、
請求項１記載の方法。 - 前記ドナー基板（１００）と前記補助基板（３００）とは、同じ半導体材料を含んでいる、
請求項１記載の方法。 - 前記ドナー基板（１００）は、第１の結晶性半導体材料を含んでおり、前記補助基板（３００）は、第２の結晶性半導体材料を含んでおり、
前記第２の結晶性半導体材料は、前記第１の結晶性半導体材料と同じ要素を有しており、
前記第１の結晶性半導体材料と前記第２の結晶性半導体材料とは、ドーピング、結晶のタイプ、ポリタイプまたは結晶粒界の存在および／または欠如のうちの少なくとも１つによって相違している、
請求項１記載の方法。 - ウェハ合成物であって、前記ウェハ合成物は、
ドナー基板（１００）と、
補助基板（３００）と、
前記補助基板（３００）を前記ドナー基板（１００）に接合する分離層（２５０）と、
を含んでおり、
前記分離層（２５０）は、支持構造体（２５２）および犠牲材料（２５５）を有しており、前記犠牲材料（２５５）は、前記支持構造体（２５２）の要素間に横方向に形成されており、前記犠牲材料（２５５）は、前記支持構造体（２５２）における前記要素間の間隙を通じて相互に接合されており、
前記支持構造体（２５２）は、最大で、前記ドナー基板（１００）の表面（１０１）または前記補助基板（３００）の表面（３０１）の全体の５０％を占領する、
ウェハ合成物。 - 前記ドナー基板（１００）の第１の結晶性半導体材料と前記補助基板（３００）の第２の結晶性半導体材料とは、ドーピング、結晶のタイプ、ポリタイプおよび／または結晶粒界の存在または欠如のうちの少なくとも１つによって相違している、
請求項２３記載のウェハ合成物。 - 前記第１の結晶性半導体材料と前記第２の結晶性半導体材料とは、同じ要素から形成されている、
請求項２４記載のウェハ合成物。 - 前記支持構造体（２５２）は、前記分離層（２５０）の外縁に沿って支持リング（２５２１）を有している、
請求項２３記載のウェハ合成物。 - 前記支持構造体（２５２）の前記要素間にさらに気体または気体混合物が位置している、
請求項２３記載のウェハ合成物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018102408.8 | 2018-02-02 | ||
| DE102018102408 | 2018-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019134165A JP2019134165A (ja) | 2019-08-08 |
| JP7438664B2 true JP7438664B2 (ja) | 2024-02-27 |
Family
ID=67308940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019016958A Active JP7438664B2 (ja) | 2018-02-02 | 2019-02-01 | ウェハ合成物および半導体コンポーネントの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10651072B2 (ja) |
| JP (1) | JP7438664B2 (ja) |
| DE (1) | DE102019102323A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020150027A (ja) * | 2019-03-11 | 2020-09-17 | キオクシア株式会社 | 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置 |
| US10910272B1 (en) * | 2019-10-22 | 2021-02-02 | Sandisk Technologies Llc | Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same |
| US11626371B2 (en) | 2020-12-28 | 2023-04-11 | Infineon Technologies Ag | Semiconductor structure with one or more support structures |
| JP2023114215A (ja) * | 2022-02-04 | 2023-08-17 | 株式会社プロテリアル | ＳｉＣエピタキシャル基板およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020096717A1 (en) | 2001-01-25 | 2002-07-25 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
| US20030157783A1 (en) | 2002-01-11 | 2003-08-21 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
| JP2008219019A (ja) | 2000-11-27 | 2008-09-18 | Soi Tec Silicon On Insulator Technologies | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| JP2012126800A (ja) | 2010-12-14 | 2012-07-05 | Sumitomo Bakelite Co Ltd | 基材の加工方法 |
| JP6005891B1 (ja) | 2015-03-19 | 2016-10-12 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ | 情報機器の制御方法、プログラム、および情報機器 |
| JP2017536248A (ja) | 2014-09-26 | 2017-12-07 | クアルコム，インコーポレイテッド | ３次元集積回路（３ｄ ｉｃ）集積化のためのマイクロ電気機械システム（ｍｅｍｓ）結合剥離構造およびウェハ移載の方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3242452B2 (ja) * | 1992-06-19 | 2001-12-25 | 三菱電機株式会社 | 薄膜太陽電池の製造方法 |
| TWI221010B (en) * | 2003-08-07 | 2004-09-11 | Ind Tech Res Inst | A method for transferably pasting an element |
| US9564320B2 (en) | 2010-06-18 | 2017-02-07 | Soraa, Inc. | Large area nitride crystal and method for making it |
| US20190164834A1 (en) * | 2011-06-28 | 2019-05-30 | Monolithic 3D Inc. | Methods to produce a 3d semiconductor memory device and system |
| US9406551B2 (en) | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
| US9166114B2 (en) * | 2012-12-11 | 2015-10-20 | LuxVue Technology Corporation | Stabilization structure including sacrificial release layer and staging cavity |
| DE102013221788B4 (de) | 2013-10-28 | 2021-05-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements |
| MY182156A (en) * | 2014-06-18 | 2021-01-18 | X Celeprint Ltd | Systems and methods for controlling release of transferable semiconductor structures |
| FR3029538B1 (fr) * | 2014-12-04 | 2019-04-26 | Soitec | Procede de transfert de couche |
| DE102015103323A1 (de) | 2015-03-06 | 2016-09-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung |
| DE102015104147B4 (de) | 2015-03-19 | 2019-09-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Ablösung eines Aufwachssubstrats von einer Schichtenfolge |
| US10217637B1 (en) * | 2017-09-20 | 2019-02-26 | International Business Machines Corporation | Chip handling and electronic component integration |
-
2019
- 2019-01-30 DE DE102019102323.8A patent/DE102019102323A1/de active Pending
- 2019-01-31 US US16/264,265 patent/US10651072B2/en active Active
- 2019-02-01 JP JP2019016958A patent/JP7438664B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219019A (ja) | 2000-11-27 | 2008-09-18 | Soi Tec Silicon On Insulator Technologies | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| US20020096717A1 (en) | 2001-01-25 | 2002-07-25 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
| US20030157783A1 (en) | 2002-01-11 | 2003-08-21 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
| JP2012126800A (ja) | 2010-12-14 | 2012-07-05 | Sumitomo Bakelite Co Ltd | 基材の加工方法 |
| JP2017536248A (ja) | 2014-09-26 | 2017-12-07 | クアルコム，インコーポレイテッド | ３次元集積回路（３ｄ ｉｃ）集積化のためのマイクロ電気機械システム（ｍｅｍｓ）結合剥離構造およびウェハ移載の方法 |
| JP6005891B1 (ja) | 2015-03-19 | 2016-10-12 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ | 情報機器の制御方法、プログラム、および情報機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019134165A (ja) | 2019-08-08 |
| US20190244850A1 (en) | 2019-08-08 |
| US10651072B2 (en) | 2020-05-12 |
| DE102019102323A1 (de) | 2019-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7438664B2 (ja) | ウェハ合成物および半導体コンポーネントの製造方法 | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| JP5296281B2 (ja) | 脆弱化された基板およびそのような基板の製造方法 | |
| US6569748B1 (en) | Substrate and production method thereof | |
| JP6298926B2 (ja) | 半導体基板の製造方法 | |
| US10784145B2 (en) | Wafer composite and method for producing a semiconductor component | |
| US8420506B2 (en) | Process for cleaving a substrate | |
| JP4465306B2 (ja) | 半導体基板の製造方法 | |
| US8822309B2 (en) | Heterogeneous integration process incorporating layer transfer in epitaxy level packaging | |
| JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
| WO2008076171A1 (en) | Method of transferring strained semiconductor structures | |
| US20030190794A1 (en) | Semiconductor substrate and process for producing the same using a composite member having porous layers and varying thickness and porosity | |
| KR20000035823A (ko) | 반도체 물질의 웨이퍼를 큰 치수로 제조하는 방법 및 이 결과의웨이퍼를 절연체 상의 반도체 형태의 기판을 제조하는 데 사용하는 방법 | |
| WO2010015878A2 (en) | Process for modifying a substrate | |
| JP6050631B2 (ja) | 容量性トランスデューサとその製造及び動作方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
| JP5728158B2 (ja) | 混合層の部分的再結晶化によるハイブリッド基板生成方法 | |
| JP3754818B2 (ja) | 半導体基板の作製方法 | |
| WO2008079134A1 (en) | Method of transferring a thin crystalline semiconductor layer | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JP2005005615A (ja) | ダイヤモンド電子素子の製造方法 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
| CN115732314A (zh) | 多晶薄膜的制备方法 | |
| TW202247252A (zh) | 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211220 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230309 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230309 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230320 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230322 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7438664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |