JP6050631B2 - 容量性トランスデューサとその製造及び動作方法 - Google Patents

容量性トランスデューサとその製造及び動作方法 Download PDF

Info

Publication number
JP6050631B2
JP6050631B2 JP2012172150A JP2012172150A JP6050631B2 JP 6050631 B2 JP6050631 B2 JP 6050631B2 JP 2012172150 A JP2012172150 A JP 2012172150A JP 2012172150 A JP2012172150 A JP 2012172150A JP 6050631 B2 JP6050631 B2 JP 6050631B2
Authority
JP
Japan
Prior art keywords
region
doping
silicon layer
oxidized
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012172150A
Other languages
English (en)
Other versions
JP2013043280A (ja
Inventor
載 興 金
載 興 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013043280A publication Critical patent/JP2013043280A/ja
Application granted granted Critical
Publication of JP6050631B2 publication Critical patent/JP6050631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00Electrostatic transducers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021Transducers for transforming electrical into mechanical energy or vice versa
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/03Microengines and actuators
    • B81B2201/038Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/05Type of movement
    • B81B2203/053Translation according to an axis perpendicular to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Measuring Fluid Pressure (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Description

本発明は、エネルギー変換装置に係り、さらに詳細には、容量性トランスデューサとその製造及び動作方法に関する。
エネルギー変換に使われる微小トランスデューサは、基板と振動板とを備える。前記振動板は、印加電圧の大きさ及び周波数に応じて振動する。
かかる振動板は、シリコン基板上に付着させる方法で形成される。また、振動板の一部をシリコン基板上に形成し、振動板の残りの部分は他の基板に形成した後、互いに結合(ボンディング)する方法で振動板が形成される場合もある。
しかし、かかる方法で形成されたトランスデューサは、基板と振動板との間に接合や蒸着による界面が形成されている。したがって、トランスデューサの反復使用による構造的な安定性が劣る。
また、トランスデューサを動作させるため、電圧が印加される電極を電気的に絶縁させるために、前記電極間に別途の絶縁層が形成される。ところが、これらの絶縁層は帯電(チャージング)される恐れがあってトランスデューサの動作の信頼性に悪影響を与える。
また、前記既存方法の場合、接合や蒸着によるストレスが発生する。
本発明は、容量性トランスデューサを提供する。
本発明は、容量性トランスデューサの製造及び動作方法を提供する。
本発明の容量性トランスデューサは、第1ドーピング領域と、前記第1ドーピング領域と反対の型のドーピング領域であり、第1振動部分を含む第2ドーピング領域と、を備え、前記第1ドーピング領域と前記第1振動部分との間には、空間がある。前記第1及び第2ドーピング領域は、一体である。
該トランスデューサにおいて、前記第1振動部分は複数の貫通ホールを含み、前記第1振動部分上に前記貫通ホールを密封する物質膜が形成されている。
前記空間に振動体が備えられ、前記振動体は、前記第1振動部分に連結されて前記第1ドーピング領域と平行に位置する。
前記振動体と前記第1振動部分との間の前記空間に前記第2ドーピング領域の第2振動部分が存在し、前記第2振動部分は、前記第1振動部分及び前記振動体と連結される。
前記第2振動部分は、複数の貫通ホールを含む。
前記第1振動部分上に、前記貫通ホールを密封する物質膜が形成される。
前記1ドーピング領域は、n型またはp型物質でドーピングされた領域である。
本発明の容量性トランスデューサの製造方法は、互いに反対の型にドーピングされた第1ドーピング領域及び第2ドーピング領域を含む単層の単結晶シリコン層を形成し、前記第1ドーピング領域と第2ドーピング領域との間の所定領域に空間を形成する。
該製造方法で、前記単層の単結晶シリコン層を形成する過程は、第1ドーピング物質でドーピングされた単結晶の第1シリコン層を形成し、前記第1シリコン層の一部に第2ドーピング物質をドーピングして前記第2ドーピング領域を形成する過程を含む。
前記空間を形成する過程は、前記第2ドーピング領域下の前記第1ドーピング領域に酸化領域を形成し、前記酸化領域の酸化物質を除去する過程をさらに含む。ここで、前記酸化領域の酸化物質を除去する過程は、前記酸化領域上の前記第2ドーピング領域に、前記酸化領域が露出される貫通ホールを形成し、前記貫通ホールを通じて前記酸化物質を除去する過程をさらに含む。
前記第2ドーピング領域上に、前記貫通ホールを密封する物質膜を形成する過程を含む。
前記単層の単結晶シリコン層を形成する過程は、第1ドーピング物質でドーピングされた単結晶の第1シリコン層を形成し、前記第1シリコン層の上部面下に酸化領域を形成し、前記第1シリコン層上に、第2ドーピング物質でドーピングされた単結晶の第2シリコン層を成長させる過程を含む。このとき、前記酸化領域の一部を前記第2シリコン層に拡張する過程をさらに含む。
前記空間を形成する段階は、前記第1及び第2シリコン層の前記酸化領域で酸化物質を除去する段階を含む。
前記酸化領域の一部を前記第2シリコン層に拡張する過程は、前記酸化領域に連結され、前記酸化領域に垂直な方向に前記第2シリコン層内部に拡張する第1酸化領域を形成し、前記第1酸化領域に連結され、前記第2シリコン層内で、前記酸化領域に平行な方向に拡張される第2酸化領域を形成する過程を含む。
前記第1及び第2シリコン層の前記酸化領域で前記酸化物質を除去する過程は、前記第2シリコン層に、前記第2シリコン層に拡張された酸化領域が露出される貫通ホールを形成し、前記貫通ホールを通じて前記第1及び第2シリコン層の酸化領域の酸化物質を除去する過程をさらに含む。このとき、前記空間の入口を密封する過程は、前記酸化物質を除去した後、前記第2シリコン層上に前記貫通ホールを密封する物質膜を形成する過程をさらに含む。
前記第2シリコン層上に単結晶の第3シリコン層を成長させる過程は、前記酸化領域を前記第3シリコン層内に拡張し、前記第1ないし第3シリコン層の酸化領域の酸化物を除去する過程をさらに含む。
前記酸化領域を前記第3シリコン層内に拡張する過程は、前記酸化領域の前記第2シリコン層内に拡張された部分に連結され、前記拡張された部分上側の前記第2シリコン層を貫通する第3酸化領域を形成し、前記第3酸化領域に連結されて前記第2シリコン層に平行な第4酸化領域を前記第3シリコン層に形成する過程を含む。
前記第1ないし第3シリコン層の酸化領域の酸化物を除去する過程は、前記第3シリコン層に前記第4酸化領域が露出される貫通ホールを形成し、前記貫通ホールを通じて前記第1ないし第3シリコン層の前記酸化領域の酸化物を除去する過程を含む。
前記酸化領域を形成する過程は、前記酸化領域が形成される該当領域に酸素をイオン注入し、前記酸素がイオン注入された結果物を熱処理する過程を含む。
前記第1酸化領域と前記第2酸化領域は、前記第1及び第2酸化領域が形成される該当領域に酸素をイオン注入し、前記酸素がイオン注入された結果物を熱処理して形成する。
前記酸化領域を前記第3シリコン層内に拡張する過程は、前記第3シリコン層の前記酸化領域が拡張される領域に酸素をイオン注入し、前記酸素がイオン注入された結果物を熱処理する過程を含む。
本発明による容量性トランスデューサの動作方法は、第1ドーピング領域、前記第1ドーピング領域と反対の型のドーピング領域であり、振動部分を含む第2ドーピング領域を含み、前記第1ドーピング領域と前記振動部分との間には空間があり、前記第1及び第2ドーピング領域は、一体であるトランスデューサの動作方法において、前記第1ドーピング領域と第2ドーピング領域との間に逆方向バイアスが印加される。
本発明によれば、接合や蒸着による界面が存在する既存のトランスデューサより構造的にさらに安定している。したがって、本発明のトランスデューサでは、動作の信頼性をさらに高めることができる。
本発明の一実施形態によるモノリシック3次元構造を持つ容量性トランスデューサの断面図である。 図1の第1ドーピング領域の変形例を示す断面図である。 本発明の他の実施形態によるトランスデューサを示す断面図である。 本発明のさらに他の実施形態によるトランスデューサを示す断面図である。 本発明の一実施形態によるトランスデューサの製造方法を段階別に示す断面図である。 図5に後続する断面図である。 図6に後続する断面図である。 図8(a)および(b)は、図7に後続する断面図および平面図である。 図8(a)および(b)に後続する断面図である。 図9に後続する断面図である。 本発明の他の実施形態によるトランスデューサの製造方法を段階別に示す断面図である。 図11に後続する断面図である。 図13(a)および(b)は、図12に後続する断面図および平面図である。 図13(a)および(b)に後続する断面図である。 図14に後続する断面図である。 図15に後続する断面図である。 図16に後続する断面図である。 図17に後続する断面図である。 本発明のさらに他の実施形態によるトランスデューサの製造方法を段階別に示す断面図である。 図19に後続する断面図である。 図20に後続する本断面図である。 図22(a)および(b)は、図21に後続する断面図および平面図である。 図22(a)および(b)に後続する断面図である。 図24(a)および(b)は、図23に後続する断面図および平面図である。 図24(a)および(b)に後続する断面図である。 図25に後続する断面図である。
以下、本発明の一実施形態によるモノリシック3次元構造の容量性トランスデューサとその製造及び動作方法を、添付した図面を参照して詳細に説明する。この過程で図面に示した層や領域の厚さは、明細書の明確性のために誇張して図示されている。
まず、本発明の一実施形態によるモノリシック3次元構造の容量性トランスデューサ(以下、トランスデューサ)を説明する。動作方法は、構造及び製造方法の説明の中で共に説明する。
図1を参照すれば、トランスデューサ100は、単層のシリコン基板TS1を含む。単層のシリコン基板TS1は、単結晶シリコン基板でありうる。単層のシリコン基板TS1は、第1ドーピング領域20と第2ドーピング領域30と第3ドーピング領域32とを含む。第2及び第3ドーピング領域30、32は、第1ドーピング領域20上に位置する。第1ドーピング領域20は、第2ドーピング領域30と連結されている。
図面で第1ないし第3ドーピング領域20、30、32が区分され、説明もそれに合わせて区分して説明するが、これは単に図示及び説明の便宜のためのものであり、実際には、第1ないし第3ドーピング領域20、30、32の境界は区分されない。このような事実は下記の他の実施形態でも同様である。第1ドーピング領域20は、第2及び第3ドーピング領域30、32と反対の型のドーピング物質がドーピングされた領域である。第2及び第3ドーピング領域30、32は、同じドーピング物質を含みうる。第1ドーピング領域20は、例えば、p型ドーピング物質を含む。第2及び第3ドーピング領域30、32は、例えば、n型ドーピング物質を含む。第2ドーピング領域30は、第3ドーピング領域32より深い。第2ドーピング領域30は離隔されており、第3ドーピング領域32を介して対向する。第3ドーピング領域32は、第2ドーピング領域30の間で第2ドーピング領域30と連結されている。第2及び第3ドーピング領域30、32は、一つのドーピング領域である。したがって、2つの領域30、32の境界は区分されていない。第3ドーピング領域32は、全体的にその厚さが均一である。第3ドーピング領域32と第1ドーピング領域20との間に空いた空間(空隙)60が存在する。空間60は、振動体(または振動板)である第3ドーピング領域32が振動する領域になりうる。第1ドーピング領域20と第3ドーピング領域32との対向する面は、互いに平行である。第3ドーピング領域32の両側は、第2ドーピング領域30に連結されて支持される構造である。したがって、第3ドーピング領域32は動作しない時、下方に撓むか、または垂れずに動作後には容易に元の状態に戻る。したがって、第3ドーピング領域32は理想的なアンカーになりうる。第3ドーピング領域32は、複数の貫通ホール40を含む。第3ドーピング領域32上に、複数の貫通ホール40を密封する物質膜50が備えられている。貫通ホール40は、物質膜50で満たされる。物質膜50は、例えばシリコン酸化膜、シリコン窒化膜及びポリマー膜のうちいずれか一つである。前記ポリマー膜は、例えば、パリレンでありうる。前記パリレンは、気相蒸着方式で蒸着される。
一方、貫通ホール40を密封する物質膜50は省略できる。物質膜50が備えられる場合、空間60は真空レベルに保持され、前記振動体のQ因子が向上する効果がある。しかし、物質膜50が備えられずともトランスデューサの動作には問題がない。
次いで、第1ドーピング領域20と第2ドーピング領域30とは反対の型のドーピング領域であるため、第1及び第2ドーピング領域20、30はPN接合をなす。これにより、第1及び第2ドーピング領域20、30はPNダイオードを構成する。したがって、トランスデューサ100の動作時に第1及び第2ドーピング領域20、30の間に逆方向バイアスが印加されるように電気信号を印加することで、トランスデューサ100の電極として使われる第1及び第2ドーピング領域20、30は電気的に絶縁される。これにより、トランスデューサ100は、電極として使われる第1及び第2ドーピング領域20、30の間には別途の絶縁層が不要なため、誘電体の帯電(チャージング)による問題は解消される。
一方、図1の第2ドーピング領域30は四分円の形態であるが、他の形態であってもよい。例えば、図2に示したように、第2ドーピング領域30は矩形でもありうる。
さらに一方、図1及び図2で、第1及び第2ドーピング領域20、30の間に酸化領域(図示せず)が存在してもよい。前記酸化領域は、第1及び第2ドーピング領域20、30の間に酸素をイオン注入して形成できる。前記酸化領域が存在する場合、第1及び第2ドーピング領域20、30は、前記酸化領域により自然に電気的に絶縁される。
次いで、図3を参照すれば、本発明の他の実施形態によるトランスデューサ200は、単層のシリコン基板TS2を含む。シリコン基板TS2は、図1のシリコン基板TS1と同一の材料が使用されうる。シリコン基板TS2は、第1ドーピング領域20と第4及び第5ドーピング領域130、130Aとを含む。第4及び第5ドーピング領域130、130Aは、第1ドーピング領域20上に存在する。第1ドーピング領域20と第4及び第5ドーピング領域130、130Aとのドーピング関係は、図1の第1ドーピング領域20と第2及び第3ドーピング領域30、32とのドーピング関係と同一である。第4及び第5ドーピング領域130、130Aは、シリコン基板TS2の上部面をなす。第4及び第5ドーピング領域130、130Aは一つに連結されている。第4ドーピング領域130は第5ドーピング領域130Aより深い。第5ドーピング領域130Aと第1ドーピング領域20との間に空いた空間180が存在する。空間180により、第1及び第5ドーピング領域20、130Aは離隔される。空間180は、第1ドーピング領域20側に一部拡張されている。これにより、第1ドーピング領域20の第5ドーピング領域130Aと対向する面は凹状である。第1ドーピング領域20と第4ドーピング領域130とは、空間180の外側で連結されている。空間180内に振動体(または振動板)160が備えられている。振動体160は、柱130Bで第5ドーピング領域130Aに連結されている。振動体160と柱130Bとは、第4及び第5ドーピング領域130、130Aと共にエピタキシャル法で成長させたものであるので、各要素は、境界や接合面のない連続体である。したがって、各要素の間に境界面や接合面が存在する時より、動作時に構造的にさらに安定している。トランスデューサ200の動作時に第5ドーピング領域130Aも振動するので、第5ドーピング領域130Aと振動体160とは、2段アンカー(2−level anchor)を構成するといえる。第5ドーピング領域130A、振動体160及び振動体160と対向する第1ドーピング領域20の面(空間180の底面)は、互いに平行である。第5ドーピング領域130Aは、複数の貫通ホール170を含む。複数の貫通ホール170は、空間180と連結されている。シリコン基板TS2の第5ドーピング領域130A上に、複数の貫通ホール170を密封する物質膜190が備えられる。物質膜190は、第4ドーピング領域130上に拡張する。物質膜190は、複数の貫通ホール170を満たすが、各ホールの一部または全体を満たす。
次いで、図4を参照すれば、本発明のさらに他の実施形態によるトランスデューサ300は、単層のシリコン基板TS3を含む。シリコン基板TS3は、図3のシリコン基板TS2の第4及び第5ドーピング領域130、130A上に第6ドーピング領域135をさらに含む。第6ドーピング領域135は、第4及び第5ドーピング領域130、130Aからエピタキシャル法で成長させたものであるので、各第6ドーピング領域135との間に境界面や接合面が現れない。第6ドーピング領域135は、第4及び第5ドーピング領域130、130Aと同じドーピング物質を含む。第6ドーピング領域135は、空間180Aを含む。空間180Aは、第5ドーピング領域130Aと第6ドーピング領域135との間に存在する。空間180A内に、離隔している柱135Aが存在する。柱135Bは、第6ドーピング領域135の空間180Aの上側にある領域と第5ドーピング領域130Aとを連結する。第6ドーピング領域135の空間180Aの上側にある領域は、第6ドーピング領域135の他の領域よりその厚さが薄い。そして、第6ドーピング領域135の空間180Aの上側にある領域は、第5ドーピング領域130Aと平行である。第6ドーピング領域135の空間180Aの上側にある領域は、複数の貫通ホール240を含む。複数の貫通ホール240は、空間180Aと連結されている。第6ドーピング領域135上に、すなわち、シリコン基板TS3上に複数の貫通ホール240を密封する物質膜260が存在する。貫通ホール240は、物質膜260で満たされる。トランスデューサ300の動作時に、空間180内にある振動体160、第5ドーピング領域130A及び第6ドーピング領域135の空間180A上にある扁平な部分は共に振動する。したがって、トランスデューサ300は、振動体160、第5ドーピング領域130A及び第6ドーピング領域135の空間180A上にある扁平な部分で構成される3段アンカーを含む。空間180Aは、第5ドーピング領域130Aの貫通ホール170を通じてその下の空間180と連結されている。したがって、空間180、180Aは一つの空間を形成する。
前述したように、本発明の実施形態によるトランスデューサに備えられた振動板は、シリコン基板に接合されるか、またはボンディングされたものではなく、シリコン基板の一部を除去して形成されたものである。すなわち、本発明の一実施形態によるトランスデューサは、振動板がシリコン基板の一部であり、振動板とシリコン基板との間に接合や蒸着などによる界面が存在しない一体型トランスデューサである。したがって、接合や蒸着による界面が存在する既存のトランスデューサより構造的にさらに安定している。したがって、本発明の実施形態によるトランスデューサでは、動作の信頼性をさらに高めることができる。
次いで、本発明の一実施形態によるトランスデューサの製造方法を、図5ないし図26を参照して説明する。この時、図1ないし図4の説明で言及された部材と同じ部材については、同じ参照番号を使用する。
図5を参照すれば、単層のシリコン基板TS1に第2ドーピング領域30を形成する。シリコン基板TS1は単結晶シリコン基板で形成できる。シリコン基板TS1は、第2ドーピング領域30にドーピングされた物質と反対の型の物質がドーピングされている。シリコン基板TS1は、例えば、p型不純物でドーピングされた基板でありうる。第2ドーピング領域30は、例えば、n型不純物がドーピングされた領域でありうる。第2ドーピング領域30は、シリコン基板TS1の両端にそれぞれ1箇所ずつ合計2箇所に形成できる。第2ドーピング領域30は、斜入射ドーピング法(oblique incidence doping method)や、第2ドーピング領域30上で領域によって厚さの異なるマスクを用いて形成できる。図5で、第2ドーピング領域30を除外したシリコン基板TS1の残りの領域を便宜上、第1ドーピング領域20という。第1及び第2ドーピング領域20、30は、互いに反対の型のドーピング物質がドーピングされているので、第1及び第2ドーピング領域20、30はpn接合ダイオードを形成できる。トランスデューサ動作時に第1及び第2ドーピング領域20、30は電気的に絶縁されねばならないので、前記動作時に第1及び第2ドーピング領域20、30の間には逆方向のバイアスが印加される。第1及び第2ドーピング領域20、30間の絶縁破壊電圧は大きいほど良い。前記絶縁破壊電圧を高めるために、第1及び第2ドーピング領域20、30を形成する過程でドーピング濃度を調節できる。また、第1及び第2ドーピング領域20、30の間に絶縁層を挿入して前記絶縁破壊電圧を高めることもできる。この時、前記絶縁層は、前記第1及び第2ドーピング領域20、30の間に酸素をイオン注入して形成してもよい。
このように第1及び第2ドーピング領域20、30の間には逆方向のバイアスが印加されるので、トランスデューサの動作中に機械的な接触が発生しても絶縁破壊は発生しない。
図6を参照すれば、第2ドーピング領域30間の第1ドーピング領域20の上層部に第3ドーピング領域32を形成する。第3ドーピング領域32は、第2ドーピング領域30をマスク(図示せず)で覆った後、導電性不純物をイオン注入して形成できる。第2ドーピング領域30も同様の方法で形成できる。前記導電性不純物は、第2ドーピング領域30にドーピングされた物質と同一である。第3ドーピング領域32の厚さは第2ドーピング領域30より薄い。
次いで、図7を参照すれば、第2ドーピング領域30上にマスク37を形成する。マスク37は、感光膜パターンでありうる。マスク37が存在する状態で、第3ドーピング領域32を通じてシリコン基板TS1に酸素をイオン注入39する。イオン注入後、マスク37を除去する。前記イオン注入39で酸素の注入量及びイオン注入エネルギーを調節して、酸素を第3ドーピング領域32下に到達させる。このように酸素をイオン注入した後、シリコン基板TS1を所定時間アニーリングまたはヒーティングして熱処理できる。アニーリングやヒーティングは、イオン注入39中に行ってもよい。前記イオン注入39及びアニーリングにより、第3ドーピング領域32下に所定厚さの酸化領域34が形成される。酸化領域34は、シリコン酸化物からなる。酸化領域34は、後続工程で除去され、その領域は、振動体が振動する領域になる。したがって、後続工程で形成される振動体の振動範囲を考慮して酸化領域34の厚さが決定され、これにより、イオン注入39で酸素注入量及びイオン注入エネルギーが定められる。イオン注入39で酸素の注入量(dose)は、例えば、1017〜1018/cmであり、イオン注入エネルギーは、例えば、約100〜200KeVでありうる。酸素の注入量及びイオン注入エネルギーは、前記範囲を外れてもよい。
次いで、図8(a)に図示したように、第3ドーピング領域32に複数の貫通ホール40を形成する。複数の貫通ホール40を通じて酸化領域34が露出される。図8(b)は、図8(a)を上から見た平面図である。図8(a)は、図8(b)をA−A’方向に切開した断面を示したものである。図8(b)を参照すれば、酸化領域34の形態は矩形であるということが分かる。複数の貫通ホール40は、便宜のため3つを図示したが、3つ以上またはそれ以下でもよい。また、複数の貫通ホール40の直径は、相異なってもよい。図8(a)および(b)で、貫通ホール40を通じて酸化領域34のシリコン酸化物を除去する。この時、シリコン酸化物はウェットエッチング液、例えば、HFを用いて除去される。前記ウェットエッチング液が満たされた容器に図8(a)および(b)の結果物を一定時間浸漬することで、貫通ホール40を通じて酸化領域34のシリコン酸化物が除去される。この時、前記シリコン酸化物に対する前記ウェットエッチング液の選択度が非常に大きいため、前記シリコン酸化物を除去する間に他の部分はエッチングされない。このような湿式(ウェット)エッチングにより酸化領域34からシリコン酸化物が除去されれば、図9に示したように、第3ドーピング領域32下に空間60が形成される。すなわち、第1ドーピング領域20と第3ドーピング領域32との間の所定領域に空間60が形成される。
空間60が設けられると、第3ドーピング領域32は板状になるが、このような第3ドーピング領域32はアンカーになり、トランスデューサが動作する時、印加される信号によって振動される振動体(または振動板)になる。
次いで、図10を参照すれば、第3ドーピング領域32上に貫通ホール40を密封する物質膜50を形成する。物質膜50は、ゼロレベル真空パッケージング方式(zero−level vacuum packaging)で形成できる。貫通ホール40は、物質膜50で満たされる。物質膜50の形成は選択的である。
このようにして、本発明の一実施形態によるトランスデューサが形成される。
次いで、図11ないし図18を参照して、本発明の他の実施形態によるトランスデューサの製造方法を説明する。
図11を参照すれば、第1シリコン層TS2a上に、第1シリコン層TS2aの上部面の一部領域を露出させるマスクM1を形成する。第1シリコン層TS2aは、単結晶シリコン層でもよいし、あるいはp型またはn型不純物がドーピングされた基板でもよい。マスクM1が存在する状態で、第1シリコン層TS2aの露出された領域に酸素をイオン注入122し、イオン注入中またはイオン注入後、第1シリコン層TS2aをアニーリングまたはヒーティングできる。次いで、マスクM1を除去する。このようにして、第1シリコン層TS2aの露出された上部面下に酸化領域120が形成される。酸化領域120は、シリコン酸化物からなる。酸化領域120の位置及び厚さは、イオン注入122における酸素の注入量及びイオン注入エネルギーにより定められる。イオン注入122における酸素の注入量及び注入エネルギーは、図7の酸化領域34を形成する時に例示した範囲に含まれる。
図12を参照すれば、第1シリコン層TS2a上に第2シリコン層TS2bを所定の厚さに形成する。第2シリコン層TS2bは、単結晶シリコン層であり、第1シリコン層TS2aと反対の型にドーピングされた基板でありうる。第2シリコン層TS2bは、p型またはn型不純物がドーピングされた基板でありうる。第2シリコン層TS2bは、酸化領域120が形成された後、インサイチュー(in−situ)で形成できる。第2シリコン層TS2bは、エピタキシャル法で形成され、この過程でドーピングが行われる。したがって、第1及び第2シリコン層TS2a、TS2bの間には界面や接合面が現れない。第2シリコン層TS2bが形成される時、使われるソースガスは、シリコン(Si)と水素(H)を含む化合物、シリコンと塩素(Cl)を含む化合物またはシリコンと水素と塩素を含む化合物でありうる。
第2シリコン層TS2bを形成した後、第2シリコン層TS2b上に第2シリコン層TS2bの一部領域が露出されるマスクM2を形成する。マスクM2は、感光膜パターンでありうる。マスクM2は、酸化領域120の両側エッジ領域に対応する第2シリコン層TS2bの上部面の一部が露出されるように形成できる。第2シリコン層TS2bの露出された領域に酸素をイオン注入132する。イオン注入132時に酸素の注入量及びイオン注入エネルギーを調節して、酸素を酸化領域120の両側エッジ上側の点線で表示した領域A1に到達させる。かかるイオン注入132時に注入される酸素を、注入された領域に均一に拡散させるために、第1及び第2シリコン層TS2a、TS2bをアニーリングまたはヒーティングできる。アニーリングまたはヒーティングは、イオン注入132中やイオン注入132が完了した後で行える。イオン注入132及びヒーティングにより、図13に示したように、酸化領域120の両側エッジ上に酸化領域140が形成される(図13(a)を参照)。
図13(a)を参照すれば、酸化領域140は、酸化領域120と第2シリコン層TS2b間の第1シリコン層TS2aの一部を含み、第1シリコン層TS2aの一部上の第2シリコン層TS2bの一部も含む。酸化領域140は、シリコン酸化物を含む。酸化領域140は、酸化領域120に垂直な方向に形成され、第1シリコン層TS2aと第2シリコン層TS2bとに跨る。これらの酸化領域120、140により、第1シリコン層TS2aの一部TS2a−1は、酸化領域120と第2シリコン層TS2bとの間に孤立される。図13(b)は、図13(a)を上から見た平面図である。図13(a)は、図13(b)をA−A’方向に切開した断面を示す。
図13(b)を参照すれば、酸化領域120の形態は矩形であり、酸化領域140は、酸化領域120のエッジに沿って形成されたものであるということが分かる。
次いで、図14を参照すれば、第2シリコン層TS2b上に、第2シリコン層TS2bの上部面の一部を露出させるマスクM3を形成する。マスクM3は、酸化領域140上にある点線領域A2に対応する第2シリコン層TS2bの上部面が露出されるように形成できる。マスクM3が存在する状態で、第2シリコン層TS2bの露出された部分に酸素をイオン注入142する。イオン注入142の後、マスクM3は除去できる。イオン注入142は、前述したイオン注入と同様に行えるが、酸素の注入量及び/またはイオン注入エネルギーは異なる。このようなイオン注入142で、点線領域A2には図15に示したように酸化領域150が形成される。
図15を参照すれば、酸化領域150の一側は酸化領域140に連結され、他側は互いに近接して対向する。酸化領域120、140、150は互いに連結されているので、一つの酸化領域になりうる。酸化領域150と酸化領域120とは酸化領域140を通じて連結され、互いに平行になりうる。第2シリコン層TS2bで酸化領域150と酸化領域120との間に位置する部分160は、トランスデューサ動作時に動く振動体(または振動板)になる。そして、第2シリコン層TS2bで酸化領域150の間に位置する部分130Bは、前記振動体になる部分を酸化領域150上側の第2シリコン層TS2bに連結する柱になる。
次いで、図16を参照すれば、第2シリコン層TS2bの酸化領域150上に位置する部分に複数の貫通ホール170を形成できる。貫通ホール170を通じて酸化領域150が露出される。貫通ホール170は、酸化領域140の上側に位置する。貫通ホール170を通じて酸化領域120、140、150に存在するシリコン酸化物を除去する。酸化領域120、140、150に存在するシリコン酸化物の除去は、図8の酸化領域34のシリコン酸化物の除去時と同じ方法で行える。酸化領域120、140、150からシリコン酸化物を除去すると、酸化領域120、140、150は、図17に示したように空間180になる。
図17を参照すれば、空間180内に振動体(または振動板)160が形成され、振動体160は、柱130Bを通じて第2シリコン層TS2bに連結される。振動体160の下面は、第1シリコン層TS2aの一部TS2a−1で覆われている。トランスデューサの動作時、振動体160と共に、振動体160が連結された第2シリコン層TS2bの厚さの薄い部分TS2b−1も共に振動する。
次いで、図18を参照すれば、第2シリコン層TS2b上に貫通ホール170を密封する物質膜190が形成される。物質膜190は、図10の物質膜50と同じ方法で形成される。物質膜190が形成される時、貫通ホール170が物質膜190で部分的に満たされるか、または完全に満たされる。このようにして、本発明の他の実施形態によるトランスデューサが形成される。
次いで、図19ないし図26を参照して本発明のさらに他の実施形態によるトランスデューサの製造方法を説明する。
図19を参照すれば、前述した他の実施形態によるトランスデューサの製造方法によって図15の結果物まで形成する。次いで、第2シリコン層TS2b上に第3シリコン層TS2cを形成する。第3シリコン層TS2cは、第2シリコン層TS2bと同じドーピング物質を含む。第3シリコン層TS2cは、インサイチューで形成できる。第3シリコン層TS2cは、第2シリコン層TS2bと同じ方法で形成できる。第3シリコン層TS2cのドーピングは形成中に行える。
図20を参照すれば、第3シリコン層TS2c上に上部面の一部が露出されるマスクM4を形成する。マスクM4は、酸化領域150上の第2シリコン層TS2bの一部領域に酸素を注入するのに使用するマスクである。マスクM4は、酸化領域150の一部に対応する第3シリコン層TS2cの一部が露出されるように形成できる。マスクM4が存在する状態で、第3シリコン層TS2cの露出された部分に酸素をイオン注入152する。イオン注入152時の酸素の注入量及びイオン注入エネルギーは、イオン注入152により形成される酸化領域の位置及び厚さを考慮して調節できる。イオン注入152後、マスクM4を除去する。かかるイオン注入152により、図21に示したように、酸化領域150と第3シリコン層TS2cとの間の第2シリコン層TS2bに酸化領域210が形成される。酸化領域210は、それぞれの酸化領域150上に形成されて離隔している。酸化領域140、酸化領域150及び酸化領域210は、それぞれ第1ないし第3酸化領域と表現できる。
図21を参照すれば、酸化領域210は酸化領域150と連結されている。したがって、酸化領域120、140、150、210は一つの酸化領域になる。酸化領域210は、酸化領域150から第3シリコン層TS2cまで形成される。
次いで、図22を参照すれば、第3シリコン層TS2c上に、上部面の一部を露出させるマスクM5を形成する。マスクM5は、第3シリコン層TS2c内の酸化領域210の上側点線領域A3に酸素をイオン注入162するためのマスクである。マスクM5が存在する状態で、第3シリコン層TS2cの露出された上部面に酸素をイオン注入162する。次いで、マスクM5を除去する。図22(b)は、図22(a)を上から見た平面図である。図22(a)は、図22(b)をA−A’方向に切開した断面を示すものである。
図22(b)を参照すれば、第3シリコン層TS2cの酸素がイオン注入される領域は矩形に限定されたことが分かる。そして、第3シリコン層TS2cの限定領域内にマスクM5の一部が存在する。第3シリコン層TS2cの限定領域内に存在するマスクM5の一部は、図23の酸化領域220間に位置する柱135Aを限定する。図22(a)のイオン注入162中や後にアニーリングまたはヒーティングを行える。これにより、図23に示したように、第3シリコン層TS2c内に酸化領域220が形成される。酸化領域220は第4酸化領域である。
図23を参照すれば、酸化領域220は酸化領域150と平行である。酸化領域220の間に柱135Aが存在する。柱135Aは、酸化領域210間の第2シリコン層TS2bと、第3シリコン層TS2cの酸化領域220の上側部分とを連結する。酸化領域220は、その下の酸化領域210と連結される。したがって、酸化領域220は、下方に形成された酸化領域120、140、150、210と一つの酸化領域になりうる。第3シリコン層TS2cに酸化領域220が形成されつつ、第3シリコン層TS2cの酸化領域220の上側部分TS2c−1は、酸化領域220外側より薄い板状になる。
次いで、図24を参照すれば、第3シリコン層TS2cの酸化領域220の上側部分TS2c−1に複数の貫通ホール240を形成する。図24(b)は、図24(a)を上から見た平面図である。図24(a)は、図24(b)をA−A’方向に切開した断面を示すものである。
図24(b)を参照すれば、貫通ホール240を通じて酸化領域220が露出される。そして貫通ホール240は第3シリコン層TS2cの酸化領域220上側部分TS2c−1に縦横に離隔して形成されている。
貫通ホール240を形成した後、貫通ホール240を通じて酸化領域120、140、150、210、220にあるシリコン酸化物を除去する。シリコン酸化物の除去は、図8の酸化領域34の除去時と同じ方法で除去できる。酸化領域120、140、150、210、220からシリコン酸化物が除去されると、酸化領域120、140、150、210、220の位置に、図25に示したように空間250が設けられる。
図25を参照すれば、空間250内に、下面が第1シリコン層TS2aの一部TS2a−1で覆われた振動体(または振動板)160が存在する。振動体160は、柱130Bを通じて上にある第2シリコン層TS2bの薄い部分TS2b−1と連結されており、第2シリコン層の薄い部分TS2b−1は、柱135Aを通じて上にある第3シリコン層TS2cの薄い部分TS2c−1と連結されている。したがって、トランスデューサが動作する時、振動体160と共に、第2シリコン層TS2bの薄い部分TS2b−1と第3シリコン層TS2cの薄い部分TS2c−1とは共に振動する。
次いで、図26を参照すれば、第3シリコン層TS2cの上部面上に貫通ホール240を密封する物質膜260を形成する。物質膜260は、図18の物質膜190と同じ方式で形成できる。このようにして、3段アンカーを持つトランスデューサが形成される。物質膜260の形成は選択的である。したがって、貫通ホール240の密封は省略してもよい。
前述したトランスデューサ製造工程には、ドーピング工程、シリコン層成長工程、イオン注入工程(酸化工程)及びシリコン酸化物の除去工程が関与し、これらの工程を繰り返してトランスデューサが形成される。これらの工程はCMOS工程に使われる工程であるため、前述した本発明の実施形態によるトランスデューサ製造方法は、既存のCMOS工程をそのまま適用できる。したがって、工程を単純化でき、かつ別途のコストが追加されないため、コストダウンもできる。
また、本発明の実施形態でトランスデューサとして例示された構造は他のデバイスとして使われてもよいが、例えば、共振器、バラクター、機械的スイッチまたはモジュレータに応用できる。
前記の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというよりは、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
本発明は、容量性トランスデューサ関連の技術分野に好適に用いられる。
20 第1ドーピング領域、
30 第2ドーピング領域、
32 第3ドーピング領域、
40 貫通ホール、
50 物質膜、
60 空間、
100 トランスデューサ、
TS1 シリコン基板。

Claims (27)

  1. 第1ドーピング領域と、
    前記第1ドーピング領域と反対の型のドーピング領域であり、第1振動部分を含む第2ドーピング領域と、を備え、
    前記第1ドーピング領域と前記第1振動部分との間には空間があり、
    前記空間は、前記第1ドーピング領域の上部面と前記第1振動部分との間に配されたクローズ空間であり、
    前記第1及び第2ドーピング領域は、一体であるトランスデューサ。
  2. 前記第1振動部分は複数の貫通ホールを含み、前記第1振動部分上に前記貫通ホールを密封する物質膜が形成されている、請求項1に記載のトランスデューサ。
  3. 前記空間に振動体が備えられ、前記振動体は、前記第1振動部分に連結されて前記第1ドーピング領域と平行に位置する、請求項1に記載のトランスデューサ。
  4. 前記振動体と前記第1振動部分との間の前記空間に前記第2ドーピング領域の第2振動部分が存在し、前記第2振動部分は、前記第1振動部分及び前記振動体と連結されている、請求項3に記載のトランスデューサ。
  5. 前記第2振動部分は、複数の貫通ホールを含む、請求項4に記載のトランスデューサ。
  6. 前記第1振動部分上に、前記貫通ホールを密封する物質膜が形成されている、請求項5に記載のトランスデューサ。
  7. 前記1ドーピング領域は、n型またはp型物質でドーピングされている、請求項1〜6のいずれか1項に記載のトランスデューサ。
  8. 前記物質膜は、シリコン酸化膜、シリコン窒化膜及びポリマー膜のうちいずれか一つである、請求項2に記載のトランスデューサ。
  9. 互いに反対の型にドーピングされた第1ドーピング領域及び第2ドーピング領域を含む単層の単結晶シリコン層を形成する段階と、
    前記第1ドーピング領域と第2ドーピング領域との間の所定領域に空間を形成する段階と、を含み、
    前記第2ドーピング領域は、振動部分を含み、前記空間は、前記第1ドーピング領域の上部面と前記振動部分との間に配されたクローズ空間であるトランスデューサの製造方法。
  10. 前記単層の単結晶シリコン層を形成する段階は、
    第1ドーピング物質でドーピングされた単結晶の第1シリコン層を形成する段階と、
    前記第1シリコン層の一部に第2ドーピング物質をドーピングして前記第2ドーピング領域を形成する段階と、を含む、請求項9に記載のトランスデューサの製造方法。
  11. 前記空間を形成する段階は、
    前記第2ドーピング領域下の前記第1ドーピング領域に酸化領域を形成する段階と、
    前記酸化領域の酸化物質を除去する段階と、をさらに含む、請求項9に記載のトランスデューサの製造方法。
  12. 前記酸化領域の酸化物質を除去する段階は、
    前記酸化領域上の前記第2ドーピング領域に、前記酸化領域が露出される貫通ホールを形成する段階と、
    前記貫通ホールを通じて前記酸化物質を除去する段階と、をさらに含む、請求項11に記載のトランスデューサの製造方法。
  13. 前記第2ドーピング領域上に、前記貫通ホールを密封する物質膜を形成する段階を含む、請求項12に記載のトランスデューサの製造方法。
  14. 前記単層の単結晶シリコン層を形成する段階は、
    第1ドーピング物質でドーピングされた単結晶の第1シリコン層を形成する段階と、
    前記第1シリコン層の上部面下に酸化領域を形成する段階と、
    前記第1シリコン層上に、第2ドーピング物質でドーピングされた単結晶の第2シリコン層を成長させる段階と、を含む、請求項9に記載のトランスデューサの製造方法。
  15. 前記酸化領域の一部を前記第2シリコン層に拡張する段階をさらに含む、請求項14に記載のトランスデューサの製造方法。
  16. 前記空間を形成する段階は、
    前記第1及び第2シリコン層の前記酸化領域で酸化物質を除去する段階を含む、請求項15に記載のトランスデューサの製造方法。
  17. 前記酸化領域の一部を前記第2シリコン層に拡張する段階は、
    前記酸化領域に連結され、前記酸化領域に垂直な方向に前記第2シリコン層内部に拡張する第1酸化領域を形成する段階と、
    前記第1酸化領域に連結され、前記第2シリコン層内で、前記酸化領域に平行な方向に拡張される第2酸化領域を形成する段階と、を含む、請求項15に記載のトランスデューサの製造方法。
  18. 前記第1及び第2シリコン層の前記酸化領域で前記酸化物質を除去する段階は、
    前記第2シリコン層に、前記第2シリコン層に拡張された酸化領域が露出される貫通ホールを形成する段階と、
    前記貫通ホールを通じて前記第1及び第2シリコン層の酸化領域の酸化物質を除去する段階と、をさらに含む、請求項16に記載のトランスデューサの製造方法。
  19. 前記酸化物質を除去した後、前記第2シリコン層上に前記貫通ホールを密封する物質膜を形成する段階をさらに含む、請求項18に記載のトランスデューサの製造方法。
  20. 前記第2シリコン層上に単結晶の第3シリコン層を成長させる段階と、
    前記酸化領域を前記第3シリコン層内に拡張する段階と、
    前記第1ないし第3シリコン層の酸化領域の酸化物を除去する段階と、をさらに含む、請求項15に記載のトランスデューサの製造方法。
  21. 前記酸化領域を前記第3シリコン層内に拡張する段階は、
    前記酸化領域の前記第2シリコン層内に拡張された部分に連結され、前記拡張された部分上側の前記第2シリコン層を貫通する第3酸化領域を形成する段階と、
    前記第3酸化領域に連結されて前記第2シリコン層に平行な第4酸化領域を前記第3シリコン層に形成する段階と、を含む、請求項20に記載のトランスデューサの製造方法。
  22. 前記第1ないし第3シリコン層の酸化領域の酸化物を除去する段階は、
    前記第3シリコン層に前記第4酸化領域が露出される貫通ホールを形成する段階と、
    前記貫通ホールを通じて前記第1ないし第3シリコン層の前記酸化領域の酸化物を除去する段階と、を含む、請求項21に記載のトランスデューサの製造方法。
  23. 前記酸化領域を形成する段階は、
    前記酸化領域が形成される該当領域に酸素をイオン注入する段階と、
    前記酸素がイオン注入された結果物を熱処理する段階と、を含む、請求項11に記載のトランスデューサの製造方法。
  24. 前記第1酸化領域と前記第2酸化領域を形成する段階は、
    前記第1及び第2酸化領域が形成される該当領域に酸素をイオン注入する段階と、
    前記酸素がイオン注入された結果物を熱処理する段階と、を含む、請求項17に記載のトランスデューサの製造方法。
  25. 前記酸化領域を前記第3シリコン層内に拡張する段階は、
    前記第3シリコン層の前記酸化領域が拡張される領域に酸素をイオン注入する段階と、
    前記酸素がイオン注入された結果物を熱処理する段階と、を含む、請求項20に記載のトランスデューサの製造方法。
  26. 前記酸化領域を形成する段階は、
    前記酸化領域が形成される該当領域に酸素をイオン注入する段階と、
    前記酸素がイオン注入された結果物を熱処理する段階と、を含む、請求項14に記載のトランスデューサの製造方法。
  27. トランスデューサの動作方法において、
    前記トランスデューサは、第1ドーピング領域、前記第1ドーピング領域と反対の型のドーピング領域であり、振動部分を含む第2ドーピング領域を含み、前記第1ドーピング領域と前記振動部分との間には空間があり、前記第1及び第2ドーピング領域は一体であり、
    前記空間は、前記第1ドーピング領域の上部面と前記振動部分との間に配されたクローズ空間であり、
    前記第1ドーピング領域と第2ドーピング領域との間に逆方向バイアスが印加されるトランスデューサの動作方法。
JP2012172150A 2011-08-22 2012-08-02 容量性トランスデューサとその製造及び動作方法 Active JP6050631B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0083582 2011-08-22
KR1020110083582A KR101781553B1 (ko) 2011-08-22 2011-08-22 용량성 트랜스듀서와 그 제조 및 동작방법

Publications (2)

Publication Number Publication Date
JP2013043280A JP2013043280A (ja) 2013-03-04
JP6050631B2 true JP6050631B2 (ja) 2016-12-21

Family

ID=47074579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172150A Active JP6050631B2 (ja) 2011-08-22 2012-08-02 容量性トランスデューサとその製造及び動作方法

Country Status (5)

Country Link
US (1) US8963261B2 (ja)
EP (1) EP2562134B1 (ja)
JP (1) JP6050631B2 (ja)
KR (1) KR101781553B1 (ja)
CN (1) CN102956810B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895500B1 (ko) * 2017-01-26 2018-09-05 주식회사 창일이엘티 배연창 개폐장치
JP2022514294A (ja) * 2018-12-21 2022-02-10 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Mems素子内の通路の封鎖方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065067A (ko) 2013-12-04 2015-06-12 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법
KR102207928B1 (ko) 2014-08-13 2021-01-26 삼성전자주식회사 음향 센싱 소자 및 주파수 정보 획득 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270141B2 (ja) * 1992-09-29 2002-04-02 株式会社リコー 力検出装置
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
DE19700290A1 (de) * 1997-01-03 1998-07-16 Siemens Ag Mikromechanische Halbleiteranordnung und Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH1117195A (ja) 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 加速度センサの製造方法
JPH11103074A (ja) * 1997-09-29 1999-04-13 Tokai Rika Co Ltd シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
JP3629185B2 (ja) 2000-06-15 2005-03-16 株式会社日立製作所 半導体センサ及びその製造方法
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US6511915B2 (en) * 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
KR100456611B1 (ko) 2001-11-02 2004-11-09 학교법인고려중앙학원 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법
TW520341B (en) 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
JP4243447B2 (ja) * 2001-11-20 2009-03-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング メンブランセンサーユニットの製造方法、メンブランセンサーユニットおよびメンブランセンサーアレー
JP4215424B2 (ja) * 2001-11-20 2009-01-28 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング メンブランセンサーアレーの製造方法およびメンブランセンサーアレー
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
DE602004027597D1 (de) * 2004-03-19 2010-07-22 St Microelectronics Srl Halbleiterdrucksensor und Verfahren zur Herstellung
US20090320167A1 (en) 2004-12-06 2009-12-24 Japan Science And Technology Agency Mechanical vibrator and production method therefor
JP4724488B2 (ja) * 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
JP4211060B2 (ja) * 2005-08-29 2009-01-21 ヤマハ株式会社 コンデンサマイクロホン及びコンデンサマイクロホンの製造方法
DE102006024668A1 (de) * 2006-05-26 2007-11-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US7944008B2 (en) * 2007-04-23 2011-05-17 Sierra Scientific Instruments, Llc Suspended membrane pressure sensing array
JPWO2009101757A1 (ja) 2008-02-14 2011-06-09 パナソニック株式会社 コンデンサマイクロホン及びmemsデバイス
DE102008002332B4 (de) * 2008-06-10 2017-02-09 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite
CN102066239A (zh) 2009-01-09 2011-05-18 松下电器产业株式会社 微电子机械系统器件
US8101458B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8101469B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8298837B2 (en) * 2011-03-25 2012-10-30 Intermolecular, Inc. System and method for increasing productivity of organic light emitting diode material screening

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895500B1 (ko) * 2017-01-26 2018-09-05 주식회사 창일이엘티 배연창 개폐장치
JP2022514294A (ja) * 2018-12-21 2022-02-10 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Mems素子内の通路の封鎖方法
JP7223853B2 (ja) 2018-12-21 2023-02-16 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Mems素子内の通路の封鎖方法
US11851324B2 (en) 2018-12-21 2023-12-26 Robert Bosch Gmbh Method for sealing entries in a MEMS element

Also Published As

Publication number Publication date
EP2562134B1 (en) 2020-01-08
KR101781553B1 (ko) 2017-09-26
EP2562134A3 (en) 2014-12-24
US20130049528A1 (en) 2013-02-28
KR20130021200A (ko) 2013-03-05
CN102956810B (zh) 2017-09-29
US8963261B2 (en) 2015-02-24
CN102956810A (zh) 2013-03-06
EP2562134A2 (en) 2013-02-27
JP2013043280A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
CN103125023B (zh) 半导体装置及其制造方法
US10850306B2 (en) Capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods
US9242850B2 (en) Out-of-plane spacer defined electrode
JP6050631B2 (ja) 容量性トランスデューサとその製造及び動作方法
KR100605497B1 (ko) 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
JP7438664B2 (ja) ウェハ合成物および半導体コンポーネントの製造方法
JP2013046064A (ja) エネルギー変換素子並びにその製造及び動作方法
JP2007142401A (ja) 基板、方法(1つまたは複数のsoi領域またはバルク半導体領域あるいはその両方を有するハイブリッド結晶表面配向基板)
JP2021535640A (ja) バルク音響波共振器のパッケージング方法及びパッケージング構造
US8847708B2 (en) MEMS vibrator and oscillator
US10173887B2 (en) Epi-poly etch stop for out of plane spacer defined electrode
JP5601463B2 (ja) Mems振動子、発振器、およびmems振動子の製造方法
US11889765B2 (en) Micro electro mechanical system and manufacturing method thereof
JP2007111832A (ja) Mems素子の製造方法およびmems素子
JP5879955B2 (ja) Mems振動子およびその製造方法、並びに発振器
JP2013038530A (ja) Mems振動子および発振器
JP2013131887A (ja) Mems振動子の製造方法および電子装置の製造方法
JP2015056580A (ja) Memsデバイス及びmemsデバイスの製造方法
JP2016072732A (ja) Memsデバイス及びmemsデバイスの製造方法
JP2013004797A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2005277313A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6050631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250