KR100456611B1 - 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법 - Google Patents

다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법 Download PDF

Info

Publication number
KR100456611B1
KR100456611B1 KR10-2001-0068091A KR20010068091A KR100456611B1 KR 100456611 B1 KR100456611 B1 KR 100456611B1 KR 20010068091 A KR20010068091 A KR 20010068091A KR 100456611 B1 KR100456611 B1 KR 100456611B1
Authority
KR
South Korea
Prior art keywords
porous silicon
oxide film
silicon
forming
layer
Prior art date
Application number
KR10-2001-0068091A
Other languages
English (en)
Other versions
KR20030035683A (ko
Inventor
강철구
민남기
Original Assignee
학교법인고려중앙학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인고려중앙학원 filed Critical 학교법인고려중앙학원
Priority to KR10-2001-0068091A priority Critical patent/KR100456611B1/ko
Publication of KR20030035683A publication Critical patent/KR20030035683A/ko
Application granted granted Critical
Publication of KR100456611B1 publication Critical patent/KR100456611B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조 및 제조방법에 관한 것으로 단결정 실리콘 기판에 산화막(SiO2)을 성장시키는 단계와, 불필요한 실리콘 기판을 제거하기 위해 벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하는 단계와, 산화막 식각 및 인(P) 이온 주입 단계와, 포토레지스터를 스핀 코팅하고 산화막 식각하는 단계와, 보론(B) 이온 주입 단계와, 포토레지스터를 제거하고 활성화하는 단계와, 티타늄(Ti)과 백금(Pt)을 증착하고 리프트 공정을 이용한 패터닝 및 어닐링을 수행하는 단계와, 알루미늄을 증착하고 어닐링하는 단계와, 산화막 식각 후 양극산화반응하는 단계로 이루어지므로써 정공과 전자를 다공질 실리콘 다이어프램에 동시에 주입할 수 있는 수평 구조의 애노드와 캐소드를 형성 기술과 그 제조 방법을 제공하여 다공질 실리콘을 이용한 발광소자와 광센서와 습도 센서 등의 센서 소자를 제작할 수 있는 뛰어난 효과가 있다.

Description

다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조 및 그 제조방법 {Structure of electrode for carriers injection into porous silicon diaphragm and its processes}
본 발명은 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조와 그 제조방법에 관한 것으로 더욱 상세하게는 특정한 영역인 실리콘 다이어프램에 인(P)과 보론(B)을 이온 주입하여 n+ 영역(캐소드)와 p+ 영역(애노드)을 형성하여 전자와 정공을 동시에 다공질 실리콘에 주입할 수 있는 전극을 형성한 후 정전압을 인가하여 다공질 실리콘을 형성시킨 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조 및 제조방법에 관한 것이다.
도 1은 종래의 다공질 실리콘의 상부에서 제작된 전극 구조도로 단결정 실리콘 기판에 정전류를 인가하여 다공질 실리콘을 성장시킨 후 그 상부 위에 쉐도우 마스크(shadow mask)를 사용하고 여러 종류의 전도성 물질을 증착하여 전극을 형성한 것으로 더욱 상세하게 도 1 중에서 a는 다공질 실리콘에 알루미트늄을 증착한 전극 구조이고 도 1 중에서 b는 다공질 실리콘에 전도성 폴리커(polymer)를 코팅(coatiog)한 후 그 위에 ITO(indium tin oxide) 전극을 형성한 구조이다.
그러나, 이러한 종래기술로 전극을 제작할 경우 금속과 다공질 실리콘 사이에 쇼트키 접촉이 형성되어 캐리어의 이동을 방해하게 되고 또한, 전류 경로가 벌크(bulk) 실리콘을 통과하므로 벌크 실리콘 자체의 정항과 정전 용량(capacitance)으로 인해 순수한 다공질 실리콘의 전기적인 특성을 고찰할 수 없고, 다공질 실리콘 상부에 금속을 증착할 때 새도우 마스크를 사용해야 하므로 정렬(alignment) 공정이 어려운 문제점이 있으므로 이러한 구조로 발광소자와 광센서, 습도센서, 등을 제작할 경우 소자의 출력특성에 영향을 미치게 되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 다공질 실리콘 층에 정공과 전자를 동시에 주입하기 위한 전극 형성 기술의 확보 및 그 제조방법의 확립하는데 있다.
상기 본 발명의 목적은 실리콘 기판 하부에 오믹접촉하고 상부의 요홈에 다공질 실리콘을 형성한 산화막 실리콘 기판과, 상기 다공질 실리콘 상부의 요홈에 n+, p+ 전극을 형성한 다공질 실리콘과, 상기 n+, p+ 전극의 상부 요철과 산화막실리콘 기판 요철에 금속전극으로 형성하고 그 제조 방법은 단결정 실리콘 기판에 산화막(SiO2)을 형성시키는 단계와, 벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하는 단계와, 산화막 식각 및 인 이온 주입 단계와, 포토레지스터를 스핀 코팅하고 산화막 식각하는 단계와, 브론 이온 주입 단계와, 포토레지스터를 제거하고 활성화하는 단계와, 티타늄과 백금을 순서대로 증착하고 패터닝 및 어닐링 수행 단계와, 알루미늄을 증착하고 어닐링 수행 단계와, 산화막 식각 후 양극산화반응하는 단계로 이루어져 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조 및 그 제조방법을 제공함으로써 달성하였다.
도 1은 종래의 다공질 실리콘 상부에서 제작된 전극 구조도,
도 2는 본 발명의 바람직한 실시예의 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조도,
도 3은 본 발명의 바람직한 실시예의 다공질 실리콘 전극 형성 제조 공정도,
도 4a 내지 도 4b는 본 발명의 바람직한 실시예의 실리콘 다이어프램의의 주사전자 현미경 사진,
도 5는 본 발명의 바람직한 실시예의 용액 온도에 따른 식각 시간에 대한 실리콘 식각율 그래프.
도 6은 본 발명의 바람직한 실시예의 용액 온도에 대한 산화막 식각율 변화 그래프,
도 7은 본 발명의 바람직한 실시예의 벌크 실리콘에 성장된 다공질 실리콘의 주사전자 현미경 사진,
도 8a 내지 도 8c은 본 발명의 바람직한 실시예의 실리콘 다이어프램에 형성된 실리콘의 주사전자현미경 사진,
도 9는 본 발명의 바람직한 실시예의 다이어프램에 다공질 실리콘 성장시 인가 전압과 전류의 시간적 변화를 도시한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 다공질 실리콘 2 : 케소드 전극(티타늄/백금)
3 : 애노드 전극(티타늄/백금) 4 : 알루미늄(오믹 접촉)
5 : 단결정 실리콘 기판 6 : 금속(티타늄/백금)
7 : 산화막
이하, 본 발명의 구성을 바람직한 실시예 들어 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 바람직한 실시예의 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조도로 실리콘 기판 하부에 알루미늄(4)을 증착하여 오믹접촉을 형성하고 상부의 요철에 다공질 실리콘(1)을 형성한 산화막(7) 실리콘 기판(5)과, 상기 다공질 실리콘(1) 상부의 요철에 n+, p+ 전극(2, 3)을 형성한 다공질 실리콘 다이어프램과, 상기 n+, p+ 전극(2, 3)의 상부 요철과 산화막(7) 실리콘 기판(5) 요철에 금속전극으로 구성되어 있으며 그 작용은 하기와 같다.
단결정 실리콘 기판(5)에 반도체 공정 중의 하나인 이온 주입(ionimplantation) 고정을 사용하여 먼저 공정과 전자 주입을 위한 애노드(anode)와 캐소드(cathod) 영역에 접합(junction)을 형성하고 금속을 증착한 후 패터링(pattering)하기 위해 리프트오프(liftoff) 공정을 이용하고 벌크 실리콘 자체의 저항과 정전 용량의 영향을 제거하기 위해 벌크 마이크로머시닝(bulk micromachining) 기술을 이용하여 이방성 식각(anisotropic etching)을 실시하고 실리콘 다이어프램(silicon diaphragm)을 제작함으로써 기존의 정전류를 인가하는 대신에 정전압을 인가하여 양극산화반응(anodization)으로 다공질 실리콘을 선장시켜 다공질 실리콘 다이어프램을 제작함으로 금속과 다공질 실리콘 사이에 오믹 접촉이 형성할 수 있으며 전류 경로가 금속/n+/다공질 실리콘/p+/금속에 형성되어 캐리어들의 이동이 자유로워지고 이러한 구조는 다공질 실리콘 자체의 전기적인 특성을 고찰할 수 있으며 또한, 금속 증착시 새로운 마스크를 사용할 필요가 없기 때문에 공정이 수월해 지는 것이다.
우선, 본 발명의 제작방법을 설명하기 전에 먼저, 이방성 식각을 위해 산화막을 다음과 같은 포토리쏘그래피(photolithography) 고정으로 하기와 같이 식각한 것이다.
1) PR(AZ1512) spin coating : 800rpm(5초)-4000rpm(20)초-800rpm(5초)
2) 소프트 베이크(Soft bake) : 대류오븐(convection oven)에서 90℃, 25분
3) 노광(exposure) : UV lamp로 25초간 노광
4) 현상(develope) : 10 ~15초(developer AZ 500MIF)
5) 하드 베이크(Hard bake) : 대류오븐(convection oven)에서 120℃ 25분
6) 산화막 식각 : BOE(6:1)로 쉬트오프(sheet-off)를 확인하며 10분간 식각
7) DI water로 30초간 행굼, 질소(N2)로 건조한 것이다.
도 3은 바람직한 실시예의 다공질 실리콘 전극 형성 제조 공정도로 하기와 같은 단계로 이루어져 있다.
단결정 실리콘 기판에 산화막(SiO2)을 형성시키는 단계(S1)와;
벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하는 단계(S2)와;
산화막 식각 및 인(P) 이온 주입 단계(S3)와;
포토레지스터를 스핀 코팅하고 산화막 식각하는 단계(S4)와;
보론(B) 이온 주입 단계(S5)와;
포토레지스터를 제거하고 활성화하는 단계(S6)와;
티타늄(Ti)과 백금(Pt)을 백금을 증착하고 패터닝 및 어닐링 수행 단계(S7)와;
알루미늄을 증착하고 어닐링 수행 단계(S8)와;
산화막 식각 후 양극산화반응하는 단계(S9)로 이루어져 있다.
상기 단결정 실리콘 기판에 산화막(SiO2)을 형성시키는 단계(S1)는 n-형 면방향(100) 비저항이 1 ∼ 50Ω㎝인 단결정 실리콘 기판에 산화막(SiO2)을 산소(O2) 분위기에서 4,000Å 성장시키는 것이다.
상기 필요한 실리콘 기판을 제거하기 위해 벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하는 단계(S2)는 전기적인 특성에 영향을 미치는 불필요한실리콘 기판을 제거하기 위해 벌크 마이크로머시닝 기술을 이용한 이방성 식각을 실시하고 상기 이방성 식각은 20wt%인 TMAH(Tetra Methyl Ammonium Hydroxide) 용액을 사용하고 용액 온도 60℃, 70℃, 80℃, 90℃에서 식각 시간 6 ~ 14시간 동안 각각 실시하고 TMAH 용액에 대한 매스킹 물질은 산화막을 이용한 것이다.
상기 산화막 식각 및 인 이온 주입 단계(S3)는 상기 포토리쏘그래피 공정으로 산화막을 식각하고 이온주입 공정을 사용하여 에너지 30keV, 1015 #/㎠의 도즈(dose)량으로 인(P)을 n+ 영역에 주입하여 캐소드(Cathode) 영역에 대한 접합(junction)을 형성하는 것이다.
상기 포토레지스터를 스핀 코팅하고 산화막 식각하는 단계(S4)는 보론(B)를 주입하기 위해 마스킹 물질로 토포레지스트(AZ1512)를 두께 1㎛로 스핀 코팅(spin coating)하고 사진식각 공정으로 산화막을 식각하는 것이다.
상기 보론 이온 주입 단계(S5)는 상기 S3단계 중에서 이온 주입하는 것과 같은 조건의 에너지와 도즈량으로 붕소(B)를 p+ 영역에 주입하여 에노드(anode) 영역에 대한 접합을 형성하는 것이다.
상기 포토레지스터를 제거하고 활성화하는 단계(S6)는 포토레지스터를 스트리퍼(stripper) 용액으로 제거하며 n+, p+ 영역을 활성화하기 위해 RTP(Rapid Thermal Process) 공정으로 진공 분위기에서 900℃, 30초간 어닐링(annealing)을 실시하는 것이다.
상기 티타늄과 백금을 증착하고 패터닝 및 어닐링 수행하는 단계(S7)는 금속을 증착하기 위해 RF 스퍼터(sutter)를 이용하여 티타늄(Ti) 200Å, 백금(Pt) 4000Å를 순서대로 증착한고 스퍼터 압력(sputter pressure)은 5 ×10-3 mbra이고 포토레지스터의 특성을 변하지 않기 위해서 기판 온도(substrate temperature)를 100℃에서 금속을 측착하고 상기 리프트오프(liftoff) 공정으로 금속을 패터닝(patterning)하고 RTP 공정으로 아르곤(Ar)을 700℃에서 30초간 어닐링을 실시하여 오믹 접촉을 형성하는 것이다.
상기 알루미늄을 증착하고 어닐링 수행하는 단계(S8)는 다공질 실리콘을 형성할 때 실리콘 기판 뒷면에 오믹 접촉(ohmic contract)을 하기 위해 알루미늄(Al)을 증착하고 어닐리을 실시하는 것이다.
상기 산화막 식각 후 양극산화반응하는 단계(S9)는 다공질 실리콘이 형성될 영역의 산화막을 식각한 후 양극산화반응(anodization)으로 불산(HF : 48%)와 에탄올(ethanol : 95%)의 혼합용액 속에서 다공질 실리콘을 성장시켜 다이어프램을 관통하고 불산 혼합용액 조성은 불산과 에탄올 부피비 1 : 2(16 vol%) 또는 1 : 5(8 vol%)을 사용하고 온도는 상온, 정전압 10V ~ 25V 조건에서 다공질 실리콘을 성장하고 이때 형성되는 다공질 실리콘의 구조는 양극 산화반응조건에 의해서 변화하게 되는 것이다.
도 4a 내지 도 4b는 바람직한 실시예의 본 발명의 제작된 실리콘 다이어프램의 주사전자현미경(SEM) 사진으로 제작된 다이어프램의 두께는 50 ∼ 100㎛인 것이고 도 4a는 실리콘 다이터프램의 단면이고 도 4b는 실리콘 다이어프램 하부 사진이다.
도 5는 바람직한 실시에의 용액 온도에 따른 식각 시간에 대한 실리콘 식각율을 도시한 그래프이다.
도 6은 바람직한 실시예의 용액 온도에 대한 평균 산화막 식각율의 변화를 나타낸 그래프이다.
도 7은 바람직한 실시예의 벌크 실리콘에 성장된 다공질 실리콘의 주사전자현미경(SEM) 사진으로 다공질 실리콘이 원통 수직한 구조로 형성되었음을 볼 수 있다.
도 8a 내지 도 8c는 바람직한 실시예의 실리콘 다이어프램에 형성된 실리콘의 주사전자현미경(SEM) 사진으로 도 8a는 전극 바로 밑부분은 다공질 실리콘 형성이 안되어 있음을 확인할 수 있으나 밑부분으로 갈수록 다공질 실리콘이 형성됨을 알수 있고 또한, 도 8b는 확대 촬영한 사진으로 실리콘 다이어프램 밑부분까지 다공질 실리콘이 성장 되어 관통된 것을 관찰할 수 있고 도 8c는 도 8a 및 도 8b를 확대 촬영한 단면인 것이다.
도 9는 바람직한 실시예의 다이어프램에 다공질 실리콘 성장시 인가 전압과 전류의 시간적 변화를 도시한 그래프로 A부분이 다공질 실리콘이 성장하여 다이어프램을 관통되는 시점으로 불산 혼합용액이 다이어프램을 투과하여 전압공급원(power suppler)의 (+) 전극과 반응하여 전압과 전류가 진도하게 되므로 양극 산화 반응 동안에 관통되는 시점을 알 수 있고 반응 시간 15분(A 부분)까지의 인가 전압의 변동율이 0.0138%이므로 인가 전압은 일정하다고 볼 수 있다.
이상에서 설명한 바와 같이, 본 발명은 정공과 전자를 다공질 실리콘 다이어프램에 동시에 주입할 수 있는 수평 구조의 애노드와 캐소드를 형성 기술과 그 제조 방법을 제공하여 다공질 실리콘을 이용한 발광소자와 광센서와 습도 센서 등의 센서 소자를 제작할 수 있는 효과가 있으므로 반도체산업상 매우 유용한 발명인 것이다.

Claims (4)

  1. 중앙 저면부에 요홈을 형성하고 상기 요홈의 상면에 다공질 실리콘(1)층이 형성된 실리콘 기판(5)과;
    상기 다공질 실리콘(1)층이 형성된 부분과, 요홈의 좌우 실리콘 기판(5) 상하에 도포되어 적층된 산화막층(7)과;
    상기 실리콘 기판(5) 하부에 도포된 산화막층(7)에 걸쳐 상기 실리콘 기판의 요홈부 저면까지 오믹접촉되는 알루미늄층(4)과;
    상기 상측 산화막층(7)에 티타늄/배금 재질로 부착되어 적층되는 금속층(6)과;
    상기 다공질 실리콘(1)층에 일정 간격을 두고 같은 선상에 매립시킨 n+, p+ 전극 상부에 티타늄/백금 재질의 금속을 부착한 캐소드, 에노드 전극 단자(2, 3)로 구성된 것을 특징으로 하는 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 구조.
  2. 삭제
  3. 다공질 실리콘 다이어프램에 전극을 형성시키는 제조 방법에 있어서,
    단결정 실리콘 기판 상하면에 산화막(SiO2)을 4000Å 성장시키는 단계(S1)와;
    상기 산화막층을 형성한 상기 실리콘 기판 중아 저면부에 벌크 마이크로머시닝 기술을 적용하여 이방석 식각으로 요홈을 형성하는 단계(S2)와;
    상기 요홈을 형성하는 단계 후 상면 산화막층 일측을 식각한 후 형성된 요홈을 n+영역으로 하고 상기 n+영역에 인을 주입하여 캐소드 영역에 대한 접합을 형성하는 단계(S3)와;
    상기 접합 형성하는 단계 후 상면 산화막층 및 n+영역 상면에 마스킹 물질로 포토레지스트를 두께 1㎛로 스핀 코팅한 후 상기 n+영역의 다른 한 일측면에 사진 식각 공정으로 산화막을 식각하여 요홈을 형성하는 단계(S4)와;
    상기 요홈을 p+영역으로 하고 상기 p+영역에 붕소를 주입하여 애노드 영역에 대한 접합을 형성하는 단계(S5)와;
    상기 산화막 상면에 도포된 포토레지스트를 스트리퍼 용액으로 제거한 후에 n+, p+ 영역에 RTP(Rapid Thermal Process) 공정으로 어닐링을 실시하여 활성화하는 단계(S6)와;
    상기 활성화 단계 후 실리콘 기판 상면 좌우측면과, n+, p+영역에 스퍼터(Sputter)를 이용하여 티타늄, 백금 금속을 증착하여 층을 형성한 후 리프트 오프 공정으로 금속을 퍼터닝하고 RPT 공정으로 어닐링을 실시하여 오믹접촉을 형성하는 단계(S7)와;
    상기 오믹접촉을 형성하는 단계 후 실리콘 기판 하부에 도포된 산화막층에 걸쳐 상기 실리콘 기판 요홈부까지 오믹접촉되는 알루미늄을 증착하고 어닐링을 실시하는 단계(S8)와;
    상기 알루미늄을 증착하고 어닐링을 실시하는 단계 후 산화막을 식각하여 다공질 실리콘이 형성되는 영역을 만들어 1:2 또는 1:3 불산혼합용액으로 다공질 실리콘을 성장시킨 후 상기 다공질 실리콘을 양극산화반응시키는 단계(S9)로 이루어진 것을 특징으로 하는 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극 제조방법.
  4. 삭제
KR10-2001-0068091A 2001-11-02 2001-11-02 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법 KR100456611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068091A KR100456611B1 (ko) 2001-11-02 2001-11-02 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068091A KR100456611B1 (ko) 2001-11-02 2001-11-02 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030035683A KR20030035683A (ko) 2003-05-09
KR100456611B1 true KR100456611B1 (ko) 2004-11-09

Family

ID=29567681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0068091A KR100456611B1 (ko) 2001-11-02 2001-11-02 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100456611B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963261B2 (en) 2011-08-22 2015-02-24 Samsung Electronics Co., Ltd. Capacitive transducer and methods of manufacturing and operating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271167A (ja) * 1987-04-28 1988-11-09 Nippon Denso Co Ltd 流速センサとその製造方法
US5604144A (en) * 1995-05-19 1997-02-18 Kulite Semiconductor Products, Inc. Method for fabricating active devices on a thin membrane structure using porous silicon or porous silicon carbide
JPH09304149A (ja) * 1996-05-20 1997-11-28 Yokogawa Electric Corp 熱線式流量センサ
US5725785A (en) * 1995-02-23 1998-03-10 Kabushiki Kaisha Tokai Rika Denki Seisakusho Method for manufacturing accelerometer sensor
KR20000045048A (ko) * 1998-12-30 2000-07-15 안병권 다공질 실리콘 습도센서 및 그 제조방법
KR20010045086A (ko) * 1999-11-02 2001-06-05 채문식 광 센서 및 광 센서 제조방법
KR20030036990A (ko) * 2001-11-01 2003-05-12 학교법인고려중앙학원 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271167A (ja) * 1987-04-28 1988-11-09 Nippon Denso Co Ltd 流速センサとその製造方法
US5725785A (en) * 1995-02-23 1998-03-10 Kabushiki Kaisha Tokai Rika Denki Seisakusho Method for manufacturing accelerometer sensor
US5604144A (en) * 1995-05-19 1997-02-18 Kulite Semiconductor Products, Inc. Method for fabricating active devices on a thin membrane structure using porous silicon or porous silicon carbide
JPH09304149A (ja) * 1996-05-20 1997-11-28 Yokogawa Electric Corp 熱線式流量センサ
KR20000045048A (ko) * 1998-12-30 2000-07-15 안병권 다공질 실리콘 습도센서 및 그 제조방법
KR20010045086A (ko) * 1999-11-02 2001-06-05 채문식 광 센서 및 광 센서 제조방법
KR20030036990A (ko) * 2001-11-01 2003-05-12 학교법인고려중앙학원 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963261B2 (en) 2011-08-22 2015-02-24 Samsung Electronics Co., Ltd. Capacitive transducer and methods of manufacturing and operating the same

Also Published As

Publication number Publication date
KR20030035683A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
JP3887433B2 (ja) 半導体装置のキャパシタの形成方法
KR910007098B1 (ko) 전계 효과 트랜지스터용 t-게이트 전극 및 이의 제조방법
KR970030474A (ko) 반도체 소자의 앝은 접합 형성방법
US4469568A (en) Method for making thin-film transistors
KR960019602A (ko) 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
GB2307789A (en) Method for fabricating a capacitor
EP0239746A2 (en) Method for manufacturing a semiconductor device
KR100328450B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100456611B1 (ko) 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법
Michelakis et al. Cost-effective fabrication of nanoscale electrode memristors with reproducible electrical response
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
JPH0351823A (ja) Mim型非線形スイッチング素子の製造方法
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100404477B1 (ko) 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법
EP0544369B1 (en) Method for processing porous silicon to recover luminescence
KR100202667B1 (ko) 금속배선 형성방법
JPS6131638B2 (ko)
KR0165759B1 (ko) 모스 트랜지스터 금속 패턴 형성 방법
KR950006491B1 (ko) 수직형 박막트랜지스터의 제조방법
KR100259068B1 (ko) Soi 구조 모스패트 제조방법
KR100466209B1 (ko) 반도체 소자의 제조 방법
KR970003498A (ko) 반도체 소자의 콘택 형성방법
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JP2965445B2 (ja) 配線被覆膜の作製方法
KR940001282B1 (ko) 반도체 소자의 접속장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110914

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee