KR20130021200A - 용량성 트랜스듀서와 그 제조 및 동작방법 - Google Patents

용량성 트랜스듀서와 그 제조 및 동작방법 Download PDF

Info

Publication number
KR20130021200A
KR20130021200A KR1020110083582A KR20110083582A KR20130021200A KR 20130021200 A KR20130021200 A KR 20130021200A KR 1020110083582 A KR1020110083582 A KR 1020110083582A KR 20110083582 A KR20110083582 A KR 20110083582A KR 20130021200 A KR20130021200 A KR 20130021200A
Authority
KR
South Korea
Prior art keywords
region
silicon layer
oxide
doped
forming
Prior art date
Application number
KR1020110083582A
Other languages
English (en)
Other versions
KR101781553B1 (ko
Inventor
김재흥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110083582A priority Critical patent/KR101781553B1/ko
Priority to CN201210269364.0A priority patent/CN102956810B/zh
Priority to JP2012172150A priority patent/JP6050631B2/ja
Priority to EP12181228.3A priority patent/EP2562134B1/en
Priority to US13/591,845 priority patent/US8963261B2/en
Publication of KR20130021200A publication Critical patent/KR20130021200A/ko
Application granted granted Critical
Publication of KR101781553B1 publication Critical patent/KR101781553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/038—Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/05—Type of movement
    • B81B2203/053—Translation according to an axis perpendicular to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Measuring Fluid Pressure (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

용량성 트랜스듀서와 그 제조 및 동작방법에 관해 개시되어 있다. 본 발명의일 실시예에 의한 트랜스듀서는 제1 도핑영역, 상기 제1 도핑영역과 반대되는 도핑영역이고, 진동부분을 포함하는 제2 도핑영역 및 상기 제1 도핑영역과 상기 진동부분 사이에 존재하는 빈 공간을 포함한다. 상기 제1 및 제2 도핑영역은 단일체이다. 상기 진동부분은 복수의 관통홀을 포함하고, 상기 진동부분 상에 상기 관통홀을 밀봉하는 물질막이 구비된다.

Description

용량성 트랜스듀서와 그 제조 및 동작방법{Capacitive transducer and methods of manufacturing and operating the same}
본 발명의 일 실시예는 에너지 변환 장치에 관련된 것으로써, 보다 자세하게는 용량성 트랜스듀서와 그 제조 및 동작방법에 관한 것이다.
에너지 변환에 사용되는 미소 트랜스듀서(micro-transducer)는 기판과 진동판을 포함한다. 상기 진동판은 인가 전압의 크기와 주파수에 따라 진동하게 된다.
이러한 진동판은 실리콘 기판 상에 부착시키는 방법으로 형성되거나 진동판의 일부를 실리콘 기판 상에 형성하고, 진동판의 나머지 부분은 다른 기판에 형성한 다음, 서로 본딩하는 방법으로 형성된다.
그러나 이러한 방법으로 형성된 트랜스듀서는 기판과 진동판 사이에 접합이나 증착 등에 의한 계면이 형성되어 반복 사용에 따른 구조적 안정성이 취약할 수 있다.
또한, 트랜스듀서의 동작을 위해 전압이 인가되는 전극들을 전기적으로 절연시키기 위해 상기 전극들 사이에 별도의 절연층이 형성되는데, 이러한 절연층은 차징(charging)될 수 있어 트랜스듀서의 동작의 신뢰성에 영향을 줄 수 있다.
또한, 상기한 기존의 방법은 접합이나 증착에 따른 스트레스(stress)가 있을 수 있다.
본 발명의 일 실시예는 용량성 트랜스듀서를 제공한다.
본 발명의 일 실시예는 용량성 트랜스듀서의 제조 및 동작방법을 제공한다.
본 발명의 일 실시예에 의한 용량성 트랜스듀서는 제1 도핑영역, 상기 제1 도핑영역과 반대되는 도핑영역이고, 진동부분은 포함하는 제2 도핑영역 및 상기 제1 도핑영역과 상기 진동부분 사이에 존재하는 빈 공간을 포함한다. 상기 제1 및 제2 도핑영역은 단일체이다.
이러한 트랜스듀서에서 상기 진동부분은 복수의 관통홀을 포함하고, 상기 진동부분 상에 상기 관통홀을 밀봉하는 물질막이 형성되어 있다.
상기 빈 공간에 진동체가 구비되고, 상기 진동체는 상기 진동부분에 연결되고 상기 제1 도핑영역과 평행할 수 있다.
상기 진동체와 상기 진동부분 사이의 상기 빈 공간에 상기 제1 도핑영역의 다른 진동부분이 존재하고, 상기 다른 진동부분은 상기 진동부분 및 상기 진동체와 연결될 수 있다.
상기 다른 진동부분은 복수의 관통홀을 포함할 수 있다.
상기 진동부분 상에 상기 관통홀을 밀봉하는 물질막이 형성될 수 있다.
상기 1 도핑영역은 n형 또는 p형 물질로 도핑된 영역이다.
본 발명의 일 실시예에 의한 트랜스듀서의 제조방법은 서로 반대로 도핑된 제1 도핑영역과 제2 도핑영역을 포함하는 단층의 단결정 실리콘층을 형성하고, 상기 제1 및 제2 도핑영역 사이의 제한된 영역 사이에 빈 공간을 형성한다.
이러한 제조 방법에서, 상기 단층의 단결정 실리콘층을 형성하는 과정은 제1 도핑물질로 도핑된 단결정의 제1 실리콘층을 형성하고, 상기 제1 실리콘층의 일부에 제2 도핑 물질을 도핑하여 상기 제2 도핑영역을 형성하는 과정을 포함할 수 있다.
상기 빈 공간을 형성하는 과정은 상기 제2 도핑영역 아래의 상기 제1 도핑영역에 산화영역을 형성하고, 상기 산화영역의 산화물질을 제거하는 과정을 더 포함할 수 있다. 여기서, 상기 산화영역의 산화물질을 제거하는 과정은 상기 산화영역 상의 상기 제2 도핑영역에 상기 산화영역이 노출되는 관통홀을 형성하고, 상기 관통홀을 통해서 상기 산화물질을 제거하는 과정을 더 포함할 수 있다.
상기 제2 도핑영역 상에 상기 관통홀을 밀봉하는 물질막을 형성하는 과정을 포함할 수 있다.
상기 단층의 단결정 실리콘층을 형성하는 과정은 제1 도핑물질로 도핑된 단결정의 제1 실리콘층을 형성하고, 상기 제1 실리콘층의 상부면 아래에 산화영역을 형성하고, 상기 제1 실리콘층 상에 제2 도핑 물질로 도핑된 제2 실리콘층을 성장시키는 과정을 포함할 수 있다. 이때, 상기 산화영역의 일부를 상기 제2 실리콘층으로 확장하는 과정을 더 포함할 수 있다.
상기 빈 공간을 형성하는 과정은 상기 제1 및 제2 실리콘층의 상기 산화영역에서 산화물질을 제거하는 과정을 포함할 수 있다.
상기 산화영역의 일부를 상기 제2 실리콘층으로 확장하는 과정은,
상기 산화영역에 연결되고, 상기 산화영역에 수직한 방향으로 상기 제2 실리콘층 내부로 확장하는 제1 산화영역을 형성하고, 상기 제1 산화영역에 연결되고, 상기 제2 실리콘층 내에서 상기 산화영역에 평행한 방향으로 확장되는 제2 산화영역을 형성하는 과정을 포함할 수 있다.
상기 제1 및 제2 실리콘층의 상기 산화영역에서 상기 산화물질을 제거하는 과정은 상기 제2 실리콘층에 상기 제2 실리콘층으로 확장된 산화영역이 노출되는 관통홀을 형성하고, 상기 관통홀을 통해서 상기 제1 및 제2 실리콘층의 산화영역의 산화물질을 제거하는 과정을 더 포함할 수 있다. 이때, 상기 빈 공간의 입구를 밀봉하는 과정은 상기 산화물질을 제거한 후, 상기 제2 실리콘층 상에 상기 관통홀을 밀봉하는 물질막을 형성하는 과정을 더 포함할 수 있다.
상기 제2 실리콘층 상에 단결정의 제3 실리콘층을 성장시키는 과정은,
상기 산화영역을 상기 제3 실리콘층 내로 확장하고, 상기 제1 내지 제3 실리콘층의 산화영역의 산화물을 제거하는 과정을 더 포함할 수 있다.
상기 산화영역을 상기 제3 실리콘층 내로 확장하는 과정은,
상기 산화영역의 상기 제2 실리콘층 내로 확장된 부분에 연결되고, 상기 확장된 부분 위쪽의 상기 제2 실리콘층을 관통하는 산화영역을 형성하고, 상기 제2 실리콘층을 관통하는 산화영역에 연결되고 상기 제2 실리콘층에 평행한 산화영역을 상기 제3 실리콘층에 형성하는 과정을 포함할 수 있다.
상기 제1 내지 제3 실리콘층의 산화영역의 산화물을 제거하는 과정은,
상기 제3 실리콘층에 상기 제2 실리콘층에 평행한 산화영역이 노출되는 관통홀을 형성하고, 상기 관통홀을 통해 상기 제1 내지 제3 실리콘층의 상기 산화영역의 산화물을 제거하는 과정을 포함할 수 있다.
상기 산화영역을 형성하는 과정은 상기 산화영역이 형성되는 해당영역에 산소를 이온주입하고, 상기 산소가 이온주입된 결과물을 열처리하는 과정을 포함할 수 있다.
상기 제1 산화영역과 상기 제2 산화영역은 상기 제1 및 제2 산화영역이 형성되는 해당영역에 산소를 이온주입하고, 상기 산소가 이온주입된 결과물을 열처리하여 형성할 수 있다.
상기 산화영역을 상기 제3 실리콘층 내로 확장하는 과정은,
상기 제3 실리콘층의 상기 산화영역이 확장될 영역에 산소를 이온주입하고,상기 산소가 이온주입된 결과물을 열처리하는 과정을 포함할 수 있다.
본 발명의 일 실시예에 의한 트랜스듀서의 동작방법은 제1 도핑영역, 상기 제1 도핑영역과 반대되는 도핑영역이고, 진동부분은 포함하는 제2 도핑영역 및 상기 제1 도핑영역과 상기 진동부분 사이에 존재하는 빈 공간을 포함하고, 상기 제1 및 제2 도핑영역은 단일체인 트랜스듀서의 동작 방법에서 상기 제1 및 제2 도핑영역 사이에 역방향 바이어스가 인가된다.
본 발명의 일 실시예에 의한 트랜스듀서는 단층(single layer)의 단결정 실리콘 기판에 진동판이 구비된다. 이때, 구비된 진동판은 실리콘 기판에 접합되거나 본딩된 것이 아니라 실리콘 기판의 일부를 제거하여 형성된 것이다. 곧, 본 발명의 일 실시예에 의한 트랜스듀서는 진동판은 실리콘 기판의 일부이고, 진동판과 실리콘 기판 사이에 접합이나 증착 등에 따른 계면이 존재하지 않는 단일체 트랜스듀서이다. 따라서 접합이나 증착에 따른 계면이 존재하는 기존의 트랜스듀서보다 구조적으로 보다 안정화될 수 있다. 따라서 동작의 신뢰성을 보다 높일 수 있다.
그리고 단층의 단결정 실리콘 기판에서 전압이 인가되는 전극들은 p 도핑 영역과 n 도핑 영역을 포함하여 PN 다이오드를 형성하고, 두 도핑 영역 사이에 역방향 바이어스가 인가되어 전기적 절연이 이루어지는 바, 전극들을 전기적으로 절연시키기 위한 별도의 절연층이 필요치 않다. 이에 따라 유전체 차징을 감소시킬 수 있다.
또한, 공정면에서는 실리콘 기판의 일부를 산화하고, 산화된 부분을 제거하는 공정을 반복하여 트랜스듀서를 형성할 수 있는 바, 공정을 단순화할 수 있고, 기존의 CMOS 고정을 그대로 적용할 수 있다. 따라서 생산 비용도 줄일 수 있다.
도 1은 본 발명의 일 실시예에 의한 모놀리식 3차원 구조(monolithic 3D structure)를 갖는 용량성 트랜스듀서의 단면도이다.
도 2는 도 1에서 제1 도핑영역의 변형예를 보여주는 단면도이다.
도 3은 본 발명의 다른 실시예에 의한 트랜스듀서를 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 의한 트랜스듀서를 나타낸 단면도이다.
도 5 내지 도 10은 본 발명의 일 실시예에 의한 트랜스듀서의 제조방법을 단계별로 나타낸 단면도들이다.
도 11 내지 도 18은 본 발명의 다른 실시예에 의한 트랜스듀서의 제조방법을 단계별로 나타낸 단면도들이다.
도 19 내지 도 26은 본 발명의 또 다른 실시예에 의한 트랜스듀서의 제조방법을 단계별로 나타낸 단면도들이다.
이하, 본 발명의 일 실시예에 의한 모놀리식 3차원 구조의 용량성 트랜스듀서와 그 제조 및 동작방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 일 실시예에 의한 모놀리식 3차원 구조의 용량성 트랜스듀스(이하, 트랜스듀서)를 설명한다. 동작방법은 구조 및 제조방법 설명에서 함께 설명한다.
도 1을 참조하면, 트랜스듀서(100)는 단층(single layer)의 실리콘 기판(TS1)을 포함한다. 단층의 실리콘 기판(TS1)은 단결정 실리콘 기판일 수 있다. 단층의 실리콘 기판(TS1)은 제1 도핑영역(20)과 제2 도핑영역(30)과 제3 도핑영역(32)을 포함한다. 제2 및 제3 도핑영역(30, 32)은 제1 도핑영역(20) 위에 위치한다. 제1 도핑영역(20)은 제2 도핑영역(30)과 연결된다. 도면에서는 제1 내지 제3 도핑영역(20, 30, 32)을 구분하고, 설명도 구분하여 하지만, 이는 도시와 설명의 편의를 위해 그렇게 한 것이며, 실제로는 제1 내지 제3 도핑영역(20, 30, 32)의 경계는 구분되지 않을 수 있다. 이러한 사실은 하기 다른 실시예에서도 마찬가지이다. 제1 도핑영역(20)은 제2 및 제3 도핑영역(30, 32)과 반대되는 도핑물질이 도핑된 영역이다. 제2 및 제3 도핑영역(30, 32)은 동일한 도핑물질을 포함할 수 있다. 제1 도핑영역(20)은, 예를 들면 p형 도핑 물질을 포함할 수 있다. 제2 및 제3 도핑영역(30, 32)은, 예를 들면 n형 도핑 물질을 포함할 수 있다. 제2 도핑영역(30)은 제3 도핑영역(32)보다 깊다. 제2 도핑영역(30)은 이격되어 있고, 제3 도핑영역(32)을 사이에 두고 마주한다. 제3 도핑영역(32)은 제2 도핑영역(30) 사이에서 제2 도핑영역(30)과 연결되어 있다. 제2 및 제3 도핑영역(30, 32)은 하나의 도핑 영역이다. 따라서 두 영역(30, 32)의 경계는 구분되지 않을 수 있다. 제3 도핑영역(32)은 전체적으로 두께가 균일하다. 제3 도핑영역(32)과 제1 도핑영역(20) 사이에 빈 공간(60)이 존재한다. 빈 공간(60)은 진동체(또는 진동판)인 제3 도핑영역(32)이 진동하는 영역이 될 수 있다. 제1 도핑영역(20)과 제3 도핑영역(32)의 마주하는 면은 서로 평행할 수 있다. 제3 도핑영역(32)의 양쪽은 제2 도핑영역(30)에 연결되어 지지되는 구조이다. 따라서 제3 도핑영역(32)은 동작하지 않을 때, 아래로 휘거나 처지지 않고, 동작 후에는 쉽게 원상태로 회복될 수 있다. 그러므로 제3 도핑영역(32)은 이상적인 앵커(anchor)가 될 수 있다. 제3 도핑영역(32)은 복수의 관통홀(40)을 포함할 수 있다. 제3 도핑영역(32) 상에 복수의 관통홀(40)을 밀봉하는(sealing) 물질막(50)이 구비되어 있다. 관통홀(40)은 물질막(50)으로 채워질 수 있다. 물질막(50)은, 예를 들면 실리콘 산화막, 실리콘 질화막 및 폴리머막 중 어느 하나일 수 있다. 상기 폴리머막은, 예를 들면 파릴린(parylene)일 수 있다. 상기 파릴린은 기상 증착(Vapor phase deposition) 방식으로 증착될 수 있다.
한편, 관통홀(40)을 밀봉하는 물질막(50)은 생략될 수 있다. 물질막(50)이 구비될 경우, 빈 공간(60)은 진공 수준으로 유지될 수 있어, 상기 진동체의 큐 인자(Q-factor)가 향상되는 효과가 있다. 그러나 물질막(50)이 구비되지 않더라도 트랜스듀서의 동작에는 별 문제가 없다.
계속해서, 제1 도핑영역(20)과 제2 도핑영역(30)은 반대되는 도핑영역이므로, 제1 및 제2 도핑영역(20, 30)은 PN 접합(junction)을 이룰 수 있다. 이에 따라 제1 및 제2 도핑영역(20, 30)은 PN 다이오드를 구성하게 된다. 그러므로 트랜스듀서(100) 동작시에 제1 및 제2 도핑영역(20, 30) 사이에 역방향 바이어스가 인가되도록 전기 신호를 인가함으로써, 트랜스듀서(100)의 전극으로 사용되는 제1 및 제2 도핑영역(20, 30)은 전기적으로 절연될 수 있다. 이와 같이 별도의 절연층 없이 역방향 바이어스가 되도록 전기 신호를 인가하는 것만으로 전극을 전기적으로 분리할 수 있는 바, 유전체 차징에 따른 문제는 해소될 수 있다.
한편, 도 1의 제2 도핑영역(30)은 4분원 형태이지만, 다른 형태일 수도 있다. 예를 들면, 도 2에 도시한 바와 같이 제2 도핑영역(30)은 사각형일 수도 있다.
다른 한편으로, 도 1 및 도 2에서 제1 및 제2 도핑영역(20, 30) 사이에 산화영역(미도시)이 존재할 수도 있다. 상기 산화영역은 제1 및 제2 도핑영역(20, 30) 사이에 산소를 이온주입하여 형성할 수 있다. 상기 산화영역이 존재할 경우, 제1 및 제2 도핑영역(20, 30)은 상기 산화영역으로 인해 자연히 전기적으로 절연될 수 있다.
다음, 도 3을 참조하면, 본 발명의 다른 실시예에 의한 트랜스듀서(200)는 단층의 실리콘 기판(TS2)을 포함한다. 실리콘 기판(TS2)는 도 1의 실리콘 기판(TS1)과 재료면에서 동일할 수 있다. 실리콘 기판(TS2)은 제1 도핑영역(20)과 제4 및 제5 도핑영역(130, 130A)을 포함한다. 제4 및 제5 도핑영역(130, 130A)은 제1 도핑영역(20) 위에 존재한다. 제1 도핑영역(20)과 제4 및 제5 도핑영역(130, 130A) 사이의 도핑관계는 도 1의 제1 도핑영역(20)과 제2 및 제3 도핑영역(30, 32) 사이의 도핑 관계와 동일할 수 있다. 제4 및 제5 도핑영역(130, 130A)은 실리콘 기판(TS2)의 상부면을 이룬다. 제4 및 제5 도핑영역(130, 130A) 하나로 연결되어 있다. 제4 도핑영역(130)은 제5 도핑영역(130A)보다 깊다. 제5 도핑영역(130A)과 제1 도핑영역(20) 사이에 빈 공간(180)이 존재한다. 빈 공간(180)에 의해 제1 및 제5 도핑영역(20, 130A)은 이격된다. 빈 공간(180)은 제1 도핑영역(20) 쪽으로 일부 확장되어 있다. 이에 따라 제1 도핑영역(20)의 제5 도핑영역(130A)과 마주하는 면은 오목하다. 제1 도핑영역(20)과 제4 도핑영역(130)은 빈 공간(180) 바깥에서 연결되어 있다. 빈 공간(180) 내에 진동체(또는 진동판)(160)이 구비되어 있다. 진동체(160)는 기둥(130B)으로 제5 도핑영역(130A)에 연결되어 있다. 진동체(160)와 기둥(130B)은 제4 및 제5 도핑영역(130, 130A)과 함께 에피텍셜 성장된 것이므로, 각 요소들은 경계나 접합면이 없는 연속체이다. 따라서 각 요소들 사이에 경계면이나 접합면이 존재할 때보다 동작시에 구조적으로 보다 안정할 수 있다. 트랜스듀서(200) 동작시에 제5 도핑영역(130A)도 진동되므로, 제5 도핑영역(130A)과 진동체(180)는 2단 앵커(2-level anchor)를 구성한다고 볼 수 있다. 제5 도핑영역(130A), 진동체(180) 및 진동체(180)와 마주하는 제1 도핑영역(20)의 면(빈 공간(180)의 바닥면)은 서로 평행할 수 있다. 제5 도핑영역(130A)은 복수의 관통홀(170)을 포함할 수 있다. 복수의 관통홀(170)은 빈 공간(180)과 연결되어 있다. 실리콘 기판(TS2)의 제5 도핑영역(130A) 상에 복수의 관통홀(170)을 밀봉하는 물질막(190)이 구비된다. 물질막(190)은 제4 도핑영역(130) 상으로 확장될 수 있다. 물질막(190)은 복수의 관통홀(170)을 채우되, 각 홀의 일부 또는 전체를 채울 수 있다.
다음, 도 4를 참조하면, 본 발명의 또 다른 실시예에 의한 트랜스듀서(300)는 단층의 실리콘 기판(TS3)을 포함한다. 실리콘 기판(TS3)은 도 3의 실리콘 기판(TS2)의 제4 및 제5 도핑 영역 상에 제6 도핑영역(135)을 더 포함한다. 제6 도핑영역(135)은 제4 및 제5 도핑영역(130, 130A)으로부터 에피텍시 방법으로 성장된 것이므로 각 제6 도핑영역(135)과 사이에 경계면이나 접합면이 나타나지 않는다. 제6 도핑영역(135)은 제4 및 제5 도핑영역(130, 130A)과 동일한 도핑 물질을 포함할 수 있다. 제6 도핑영역(135)은 빈 공간(180A)을 포함한다. 빈 공간(180A)은 제5 도핑영역(130A)과 제6 도핑영역(135) 사이에 존재한다. 빈 공간(180A) 안에 이격된 기둥(135B)이 존재한다. 기둥(135B)은 제6 도핑영역(135)의 빈 공간(180A) 위쪽에 있는 영역과 제5 도핑영역(130A)을 연결한다. 제6 도핑영역(135)의 빈 공간(180A) 위쪽에 있는 영역은 제6 도핑영역(135)의 다른 영역보다 두께가 얇다. 그리고 제6 도핑영역(135)의 빈 공간(180A) 위쪽에 있는 영역은 제5 도핑영역(130A)과 평행하다. 제6 도핑영역(135)의 빈 공간(180A) 위쪽에 있는 영역은 복수의 관통홀(240)을 포함한다. 복수의 관통홀(240)은 빈 공간(180A)과 연결되어 있다. 제6 도핑영역(135) 상에, 곧 실리콘 기판(TS3) 상에 복수의 관통홀(240)을 밀봉하는 물질막(260)이 존재한다. 관통홀(240)은 물질막으로 채워질 수 있다. 트랜스듀서(300)의 동작시에 빈 공간(18) 내에 있는 진동체(160), 제5 도핑영역(130A) 및 제6 도핑영역(135)의 빈 공간(180A) 위에 있는 평평한 부분은 함께 진동될 수 있다. 따라서 트랜스듀서(300)는 진동체(160), 제5 도핑영역(130A) 및 제6 도핑영역(135)의 빈 공간(180A) 위에 있는 평평한 부분으로 구성되는 3단 앵커(3-level anchor)를 포함할 수 있다. 빈 공간(180A)은 제5 도핑영역(130A)의 관통홀(170)을 통해서 그 아래의 빈 공간(180)과 연결되어 있다. 따라서 빈 공간들(180, 180A)은 하나의 빈 공간을 형성한다.
다음에는 본 발명의 일 실시예에 의한 트랜스듀서의 제조방법을 도 5 내지 도 26을 참조하여 설명한다. 이때, 도 1 내지 도 5의 설명에서 언급된 부재와 동일한 부재에 대해서는 동일한 참조번호를 사용한다.
도 5를 참조하면, 단층의 실리콘 기판(TS1)에 제2 도핑영역(30)을 형성한다. 실리콘 기판(TS1)은 단결정 실리콘 기판으로 형성할 수 있다. 실리콘 기판(TS1)은 제2 도핑영역(30)에 도핑된 물질과 반대되는 물질이 도핑되어 있다. 실리콘 기판(TS1)은, 예를 들면 p형 불순물로 도핑된 기판일 수 있고, 제2 도핑영역(30)은, 예를 들면 n형 불순물이 도핑된 영역일 수 있다. 제2 도핑영역(30)은 실리콘 기판(TS1)의 양단에 각각 한 곳씩 두 곳에 형성할 수 있다. 제2 도핑영역(30)은 사입사 도핑방법이나 제2 도핑영역(30) 상에서 영역에 따라 두께가 다른 마스크를 이용하여 형성할 수 있다. 도 5에서 제2 도핑영역(30)을 제외한 실리콘 기판(TS1)의 나머지 영역을 편의 상, 제1 도핑영역(20)이라 한다. 제1 및 제2 도핑영역(20, 30)은 서로 반대되는 도핑물질이 도핑되어 있으므로, 제1 및 제2 도핑영역(20, 30)은 pn 접합 다이오드를 형성할 수 있다. 트랜스듀서 동작시에 제1 및 제2 도핑영역(20, 30)은 전기적으로 절연되어야 하므로, 상기 동작시에 제1 및 제2 도핑영역(20, 30) 사이에는 역방향의 바이어스가 인가된다. 제1 및 제2 도핑영역(20, 30) 사이의 절연파괴 전압(breakdown voltage)은 클수록 좋은 바, 상기 절연파괴 전압을 높이기 위해 제1 및 제2 도핑영역(20, 30)을 형성하는 과정에서 도핑 농도를 조절할 수 있다. 또한, 제1 및 제2 도핑영역(20, 30) 사이에 절연층를 삽입하여 상기 절연파괴 전압을 높일 수도 있다. 이때, 상기 절연층은 상기 제1 및 제2 도핑영역(20, 30) 사이에 산소를 이온주입하여 형성할 수도 있다.
이와 같이 제1 및 제2 도핑 영역(20, 30) 사이에는 역방향의 바이어스가 인가되는 바, 트랜스듀서의 동작중에 기계적 접촉이 발생되더라도 절연파괴는 발생되지 않는다.
도 6을 참조하면, 제2 도핑영역(30) 사이의 제1 도핑영역(20)의 상층부에 제3 도핑영역(32)을 형성한다. 제3 도핑영역(32)은 제2 도핑영역(30)을 마스크(미도시)로 덮은 다음, 도전성 불순물을 이온 주입하여 형성할 수 있다. 제2 도핑영역(30)도 이러한 방법으로 형성할 수 있다. 상기 도전성 불순물은 제2 도핑영역(30)에 도핑된 물질과 동일할 수 있다. 제3 도핑영역(32)의 두께는 제2 도핑영역(30)보다 얇을 수 있다.
다음, 도 7을 참조하면, 제2 도핑영역(30) 상에 마스크(37)를 형성한다. 마스크(37)는 감광막 패턴일 수 있다. 마스크(37)가 존재하는 상태에서 제2 도핑영역(32)을 통해 실리콘 기판(TS1)에 산소를 이온주입(37)한다. 이온 주입 후, 마스크(37)를 제거한다. 상기 이온 주입에서 산소의 주입량과 이온 주입에너지를 조절하여 산소가 제2 도핑영역(32) 아래에 도달되게 할 수 있다. 이와 같이 산소를 이온 주입한 후, 실리콘 기판(TS1)을 소정 시간동안 어닐(anneal) 또는 히팅(heating)하여 열처리할 수 있다. 어닐이나 히팅은 이온주입 동안에 실시할 수도 있다. 상기 이온 주입(39)과 어닐에 의해, 제3 도핑영역(32) 아래에 소정 두께의 산화영역(34)이 형성된다. 산화영역(34)은 실리콘 산화물로 이루어진다. 산화영역(34)은 후속 공정에서 제거되고, 그 자리는 진동체가 진동하는 영역이 된다. 따라서 후속 공정에서 형성될 진동체의 진동 범위를 고려하여 산화영역(34)의 두께가 결정될 수 있고, 이에 따라 이온 주입(39)에서 산소 주입량과 이온주입 에너지가 결정될 수 있다. 이온 주입(39)에서 산소의 주입량(dose)은, 예를 들면 1017~1018/㎠ 일 수 있고, 이온주입 에너지는, 예를 들면 100~200KeV 정도일 수 있다. 산소의 주입량과 이온주입 에너지는 상기 범위를 벗어날 수도 있다.
계속해서, 도 8의 (a)에 도시한 바와 같이, 제2 도핑영역(32)에 복수의 관통홀(40)을 형성한다. 복수의 관통홀(40)을 통해 산화영역(34)이 노출된다. 도 8의 (b)는 (a)를 위에서 본 평면도이다. 도 8의 (a)는 (b)를 A-A’방향으로 절개한 단면을 보인 것이다. 도 8의 (b)를 참조하면, 산화영역(34)의 형태는 사각형인 것을 알 수 있다. 복수의 관통홀(40)은 편의 상 3개를 도시하였지만, 3개 이상 또는 이하일 수도 있다. 또한, 복수의 관통홀(40)의 직경은 다를 수도 있다. 도 8에서 관통홀(40)을 통해서 산화영역(34)의 실리콘 산화물을 제거한다. 이때, 실리콘 산화물은 습식 에천트(wet etchant), 예를 들면 HF를 이용하여 제거할 수 있다. 상기 습식 에천트가 채워진 용기에 도 8의 결과물을 일정시간 담가둠으로써 관통홀(40)을 통해 산화영역(34)의 실리콘 산화물이 제거될 수 있다. 이때, 상기 실리콘 산화물에 대한 상기 습식 에천트의 선택도(selectivity)가 매우 크기 때문에, 상기 실리콘 산화물을 제거하는 동안에 다른 부분은 식각되지 않는다. 이러한 습식식각에 의해 산화영역(34)으로부터 실리콘 산화물이 제거되면, 도 9에 도시한 바와 같이 제2 도핑영역(32) 아래에 빈 공간(60)이 형성된다. 빈 공간(60)이 만들어지면서 제2 도핑영역(32)은 판형태가 되는데, 이러한 제2 도핑영역(32)은 앵커가 되고, 트랜스듀서가 동작될 때, 인가되는 신호에 따라 진동되는 진동체(또는 진동판)가 된다.
다음, 도 10을 참조하면, 제2 도핑영역(32) 상에 관통홀(40)을 밀봉하는 물질막(50)을 형성한다. 물질막(50)은 제로 레벨 진공 패키징(Zero-level vacuum packaging) 방식으로 형성할 수 있다. 관통홀(40)은 물질막(50)으로 채워질 수 있다. 물질막(50)의 형성은 선택적일 수 있다.
이렇게 해서, 본 발명의 일 실시예에 의한 트랜스듀서가 형성된다.
다음, 도 11 내지 도 18을 참조하여 본 발명의 다른 실시예에 의한 트랜스듀서의 제조방법을 설명한다.
도 11을 참조하면, 제1 실리콘 기판(TS2a) 상에 제1 실리콘층(TS2a)의 상부면의 일부 영역을 노출시키는 마스크(M1)를 형성한다. 제1 실리콘층(TS2a)은 단결정 실리콘층일 수 있고, p형 또는 n형 불순물이 도핑된 기판일 수 있다. 마스크(M1)가 존재하는 상태에서 제1 실리콘층(TS2a)의 노출된 영역에 산소를 이온주입(122)하고, 이온주입 동안 또는 이온 주입 후, 제1 실리콘층(TS2a)을 어닐 또는 히팅할 수 있다. 이후, 마스크(M1)을 제거한다. 이렇게 해서, 제1 실리콘층(TS2a)의 노출된 상부면 아래에 산화영역(120)이 형성된다. 산화영역(120)은 실리콘 산화물로 이루어질 수 있다. 산화영역(120)의 위치와 두께는 이온주입(122)에서의 산소의 주입량과 이온주입 에너지에 의해 결정될 수 있다. 이온주입(122)에서 산소의 주입량과 주입에너지는 도 7의 산화영역(34)을 형성할 때 예시한 범위에 포함될 수 있다.
도 12를 참조하면, 제1 실리콘층(TS2a) 상에 제2 실리콘층(TS2b)을 소정의 두께로 형성한다. 제2 실리콘층(TS2b)은 단결정 실리콘층으로써, 제1 실리콘층(TS2a)과 반대로 도핑된 기판일 수 있다. 제2 실리콘층(TS2b)은 p형 또는 n형 불순물이 도핑된 기판일 수 있다. 제2 실리콘층(TS2b)은 산화영역(120)이 형성된 후, 인-시츄(in-situ)로 형성할 수 있다. 제2 실리콘층(TS2b)은 에피텍시 방법으로 형성될 수 있고, 이 과정에 도핑이 이루어질 수 있다. 따라서 제1 및 제2 실리콘층(TS2a, TS2b) 사이에는 계면이나 접합면이 나타나지 않는다. 제2 실리콘층(TS2b)이 형성될 때, 사용되는 소스 가스는 실리콘(Si)과 수소(H)를 포함하는 화합물, 실리콘과 염소(Cl)를 포함하는 화합물 또는 실리콘과 수소와 염소를 포함하는 화합물일 수 있다.
제2 실리콘층(TS2b)을 형성한 다음, 제2 실리콘층(TS2b) 상에 제2 실리콘층(TS2b)의 일부 영역이 노출되는 마스크(M2)를 형성한다. 마스크(M2)는 감광막 패턴일 수 있다. 마스크(M2)는 산화영역(120)의 양쪽 가장자리 영역에 대응하는 제2 실리콘층(TS2b)의 상부면의 일부가 노출되도록 형성할 수 있다. 제2 실리콘층(TS2b)의 노출된 영역에 산소를 이온주입(132) 한다. 이온주입(132)시에 산소의 주입량과 이온주입 에너지를 조절하여 산소가 산화영역(120)의 양쪽 가장자리 위쪽의 점선으로 표시한 영역(A1)에 도달되도록 할 수 있다. 이러한 이온주입(132)시에 주입되는 산소가 주입된 영역에 고르게 확산되도록 하기 위해 제1 및 제2 실리콘층(TS2a, TS2b)을 어닐 또는 히팅할 수 있다. 어닐 또는 히팅은 이온주입(132) 중이나 이온주입(132)이 완료된 후 실시할 수 있다. 이온주입(132)과 히팅에 의해 도 13에 도시한 바와 같이 산화영역(120)의 양쪽 가장자리 위에 산화영역(140)이 형성된다
도 13의 (a)를 참조하면, 산화영역(140)은 산화영역(120)과 제2 실리콘층(TS2b) 사이의 제1 실리콘층(TS2a)을 포함하고, 그 위의 제2 실리콘층(TS2b)의 일부도 포함한다. 산화영역(140)은 실리콘 산화물을 포함한다. 산화영역(140)은 산화영역(120)에 수직한 방향으로 형성되고, 제1 실리콘층(TS2a)과 제2 실리콘층(TS2b)을 걸친다. 이러한 산화영역들(120, 140)에 의해 제1 실리콘층(TS2a)의 일부(TS2a-1)는 산화영역(120)과 제2 실리콘층(TS2b) 사이에 고립된다. 도 13의 (b)는 (a)를 위에서 본 평면도이다. 도 13의 (a)는 (b)를 A-A’방향으로 절개한 단면을 보여준다.
도 13의 (b)를 참조하면, 산화영역(120)의 형태는 사각형이고, 산화영역(140)은 산화영역(120)의 가장자리를 따라 형성된 것을 알 수 있다.
계속해서, 도 14를 참조하면, 제2 실리콘층(TS2b) 상에 제2 실리콘층(TS2b)의 상부면의 일부를 노출시키는 마스크(M3)를 형성한다. 마스크(M3)는 산화영역(140) 위에 있는 점선영역(A2)에 대응하는 제2 실리콘층(TS2b)의 상부면이 노출되도록 형성할 수 있다. 마스크(M3)가 존재하는 상태에서 제2 실리콘층(TS2b)의 노출된 부분에 산소를 이온주입(142) 한다. 이온주입(142) 후, 마스크(M3)는 제거할 수 있다. 이온주입(142)은 앞에 설명한 이온주입과 동일하게 실시할 수 있으나, 산소의 주입량 및/또는 이온주입 에너지는 다를 수 있다. 이러한 이온주입(142)으로 점선영역(A2)에는 도 15에 도시한 바와 같이 산화영역(150)이 형성된다.
도 15를 참조하면, 산화영역(150)의 한쪽은 산화영역(140)에 연결되고, 다른 쪽은 서로 근접하여 마주한다. 산화영역들(120, 140, 150)은 서로 연결되어 있으므로, 하나의 산화영역이 될 수 있다. 산화영역(150)과 산화영역(120)은 산화영역(140)을 통해 연결되고, 서로 평행할 수 있다. 제2 실리콘층(TS2b)에서 산화영역(150)과 산화영역(120) 사이에 위치한 부분(160)은 트랜스듀서 동작시에 움직이는 진동체(또는 진동판)가 된다. 그리고 제2 실리콘층(TS2b)에서 산화영역(150) 사이에 위치한 부분(130B)은 상기 진동체가 되는 부분을 산화영역(150) 위쪽의 제2 실리콘층(TS2b)에 연결하는 기둥이 된다.
다음, 도 16을 참조하면, 제2 실리콘층(TB2b)의 산화영역(150) 상에 위치하는 부분에 복수의 관통홀(170)을 형성할 수 있다. 관통홀(170)을 통해 산화영역(150)이 노출된다. 관통홀(170)은 산화영역(140) 위쪽에 위치할 수 있다. 관통홀(170)을 통해 산화영역들(120, 140, 160)에 존재하는 실리콘 산화물을 제거한다. 산화영역들(120, 140, 160)에 존재하는 실리콘 산화물의 제거는 도 8의 산화영역(34)의 실리콘 산화물을 제거할 때와 동일한 방법으로 실시할 수 있다. 산화영역들(120, 140, 160)로부터 실리콘 산화물을 제거되면서 산화영역들(120, 140, 160)은 도 17에 도시한 바와 같이 빈 공간(180)이 된다.
도 17을 참조하면, 빈 공간(180) 내에 진동체(또는 진동판)(160)가 형성되고, 진동체(160)는 기둥(130B)을 통해 제2 실리콘층(TS2b)에 연결된다. 진동체(160)의 밑면은 제1 실리콘층(TS2a)의 일부(TS2a-1)로 덮여 있다. 트랜스듀서의 동작시, 진동체(160)와 함께 진동체(160)가 연결된 제2 실리콘층(TS2b)의 두께가 얇은 부분(TS2b-1)도 함께 진동될 수 있다.
다음, 도 18을 참조하면, 제2 실리콘층(TS2b) 상에 관통홀(170)을 밀봉하는 물질막(190)이 형성된다. 물질막(190)은 도 10의 물질막(50)과 동일한 방법으로 형성될 수 있다. 물질막(190)이 형성될 때, 물질막(190)으로 관통홀(170)이 부분적으로 채워지거나 완전히 채워질 수 있다. 이렇게 해서, 본 발명의 다른 실시예에 의한 트랜스듀서가 형성된다.
다음에는 도 19 내지 도 26을 참조하여 본 발명의 또 다른 실시예에 의한 트랜스듀서의 제조방법을 설명한다.
도 19를 참조하면, 상술한 다른 실시예에 의한 트랜스듀서의 제조방법에 따라 도 15의 결과물까지 형성한다. 이어서 제2 실리콘층(TB2b) 상에 제3 실리콘층(TS2c)을 형성한다. 제3 실리콘층(TS2c)은 제2 실리콘층(TS2b)과 동일한 도핑 물질을 포함할 수 있다. 제3 실리콘층(TS2c)은 인-시츄로 형성할 수 있다. 제3 실리콘층(TS2c)은 제2 실리콘층(TS2b)과 동일한 방법으로 형성할 수 있다.제3 실리콘층(TS2c)의 도핑은 형성 중에 실시할 수 있다.
도 20을 참조하면, 제3 실리콘층(TS2c) 상에 상부면의 일부가 노출되는 마스크(M4)를 형성한다. 마스크(M4)는 산화영역(150) 위의 제2 실리콘층(TS2b)의 일부영역에 산소를 주입하는데 사용하는 마스크이다. 마스크(M4)는 산화영역(150)의 일부에 대응하는 제3 실리콘층(TS2c)의 일부가 노출되도록 형성할 수 있다. 마스크(M4)가 존재하는 상태에서 제3 실리콘층(TS2c)의 노출된 부분에 산소를 이온주입(152) 한다. 이온주입(152)시 산소의 주입량과 이온주입 에너지는 이온주입(152)에 의해 형성되는 산화영역의 위치와 두께를 고려하여 조절할 수 있다. 이온주입(152) 후, 마스크(M4)를 제거한다. 이러한 이온주입(152)에 의해 도 21에 도시한 바와 같이 산화영역(150)과 제3 실리콘층(TS2c) 사이의 제2 실리콘층(TS2b)에 산화영역(210)이 형성된다. 산화영역(210)은 각각의 산화영역(150) 상에 형성되며 이격되어 있다.
도 21을 참조하면, 산화영역(210)은 산화영역(150)과 연결되어 있다. 따라서 산화영역들(120, 140, 150, 210)은 하나의 산화영역이 된다. 산화영역(210)은 산화영역(150)부터 제3 실리콘층(TS2c)까지 형성될 수 있다.
다음, 도 22를 참조하면, 제3 실리콘층(TS2c) 상에 상부면의 일부를 노출시키는 마스크(M5)를 형성한다. 마스크(M5)는 제3 실리콘층(TS2c)내 산화영역(210) 위쪽 점선영역(A3)에 산소를 이온주입(162) 하기 위한 마스크이다. 마스크(M5)가 존재하는 상태에서 제3 실리콘층(TS2c)의 노출된 상부면에 산소를 이온주입(162) 한다. 이후, 마스크(M5)를 제거한다. 도 22의 (b)는 (a)를 위에서 본 평면도이다. 도 22의 (a)는 (b)를 A-A’방향으로 절개한 단면을 보인 것이다. 도 22의 (b)를 참조하면, 제3 실리콘층(TS2c)의 산소가 이온주입 될 영역은 사각형으로 한정된 것을 알 수 있다. 그리고 제3 실리콘층(TS2c)의 한정 영역 내에 마스크(M5)의 일부가 존재한다. 제3 실리콘층(TS2c)의 한정 영역 내에 존재하는 마스크(M5)의 일부는 도 23의 산화영역(220) 사이에 위치하는 기둥(135A)을 한정한다. 도 22의 (a)의 이온주입(162) 동안이나 후에 어닐 또는 히팅을 실시할 수 있다. 이에 따라 도 23에 도시한 바와 같이 제3 실리콘층(TS2c) 내에 산화영역(220)이 형성된다.
도 23을 참조하면, 산화영역(220)은 산화영역(150)과 평행할 수 있다. 산화영역(220) 사이에 기둥(135A)이 존재한다. 기둥(135A)은 산화영역(210) 사이의 제2 실리콘층(TS2b)과 제3 실리콘층(TS2c)의 산화영역(220) 위쪽 부분을 연결한다. 산화영역(220)은 그 아래의 산화영역(210)과 연결된다. 따라서 산화영역(220)은 아래에 형성된 산화영역들(120, 140, 150, 210)과 하나의 산화영역이 될 수 있다. 제3 실리콘층(TS2c)에 산화영역(220)이 형성되면서 제3 실리콘층(TS2c)의 산화영역(220) 위쪽 부분(TS2c-1)은 산화영역(220) 바깥보다 얇은 판형태가 된다.
다음, 도 24를 참조하면, 제3 실리콘층(TS2c)의 산화영역(220) 위쪽 부분(TS2c-1)에 복수의 관통홀(240)을 형성한다. 도 24의 (b)는 (a)를 위에서 본 평면도이다. 도 24의 (a)는 (b)를 A-A’방향으로 절개한 단면을 보인 것이다. 도 24의 (b)를 참조하면, 관통홀(240)을 통해 산화영역(240)이 노출된다. 그리고 관통홀(240)은 제3 실리콘층(TS2c)의 산화영역(240) 위쪽 부분(TS2c-1)에 종횡으로 이격되게 형성되어 있다.
관통홀(240)을 형성한 다음, 관통홀(240)을 통해서 산화영역들(120, 140, 150, 210, 220)에 있는 실리콘 산화물을 제거한다. 실리콘 산화물의 제거는 도 8의 산화영역(34)을 제거할 때와 동일한 방법으로 제거할 수 있다. 산화영역들(120, 140, 150, 210, 220)로부터 실리콘 산화물이 제거되면서 산화영역들(120, 140, 150, 210, 220)의 위치에 도 25에 도시한 바와 같이 빈 공간(250)이 만들어진다.
도 25를 참조하면, 빈 공간(250) 내에 밑면이 제1 실리콘층(TS2a)의 일부(TS2a-1)로 덮인 진동체(또는 진동판)(160)가 존재한다. 진동체(160)는 기둥(130B)을 통해 위에 있는 제2 실리콘층(TS2b)의 얇은 부분(TS2b-1)과 연결되어 있고, 제2 실리콘층의 얇은 부분(TS2b-1)은 기둥(135A)을 통해 위에 있는 제3 실리콘층(TS2c)의 얇은 부분(TS2c-1)과 연결되어 있다. 따라서 트랜스듀서가 동작될 때, 진동체(160)와 함께 제2 실리콘층의 얇은 부분(TS2b-1)과 제3 실리콘층의 얇은 부분(TS2c-1)은 함께 진동될 수 있다.
다음, 도 26을 참조하면, 제3 실리콘층(TS2c)의 상부면 상에 관통홀(240)을 밀봉하는 물질막(260)을 형성한다. 물질막(260)은 도 18의 물질막(190)과 동일한 방식으로 형성할 수 있다. 이렇게 해서, 3-레벌 앵커를 갖는 트랜스듀서가 형성된다. 물질막(260)의 형성은 선택적이다. 따라서 관통홀(240)의 밀봉은 생략할 수도 있다.
상술한 트랜스듀서 제조공정에는 도핑 공정, 실리콘층 성장공정, 이온주입 공정 및 실리콘 산화물의 제거 공정이 관여한다. 이러한 공정들은 CMOS 공정에 사용되는 공정들이므로, 상술한 본 발명의 실시예들에 의한 트랜스듀서 제조방법은 기존의 CMOS 공정을 그대로 적용할 수 있다. 따라서 공정을 단순화할 수 있고, 별도의 비용이 추가되지 않는 바, 생산 비용도 줄일 수도 있다.
또한, 본 발명의 실시예에서 트랜스듀서로 예시된 구조는 다른 디바이스로 사용될 수도 있는데, 예를 들면 공진기(resonator), 바랙터(varactor), 기계적 스위치(mechanical switch) 또는 모듈레이터(modulator)로 응용될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
20, 30, 32, 130, 130A, 135:제1 내지 제6 도핑영역
34, 120, 140, 150, 210, 220:산화영역
37, M1-M5:마스크 39, 122, 132, 142, 152, 162:산소 이온주입
40, 170, 240:관통홀 50, 190, 260:물질막
60, 180, 180A, 250:빈 공간 100, 200, 300:트랜스듀서
130B, 135A:기둥 160:진동체(또는 진동판)
A1-A3:점선영역
TS1, TS2, TS3:단층의 단결정 실리콘 기판
TS2a, TS2b, TS2c:제1 내지 제3 실리콘층
TS2a-1:제1 실리콘층의 얇은 부분
TS2b-1:제2 실리콘층의 얇은 부분
TS2c-1:제3 실리콘층의 얇은 부분

Claims (26)

  1. 제1 도핑영역;
    상기 제1 도핑영역과 반대되는 도핑영역이고, 진동부분을 포함하는 제2 도핑영역; 및
    상기 제1 도핑영역과 상기 진동부분 사이에 구비된 빈 공간;을 포함하고,
    상기 제1 및 제2 도핑영역은 단일체인 트랜스듀서.
  2. 제 1 항에 있어서,
    상기 진동부분은 복수의 관통홀을 포함하고, 상기 진동부분 상에 상기 관통홀을 밀봉하는 물질막이 형성된 트랜스듀서.
  3. 제 1 항에 있어서,
    상기 빈 공간에 진동체가 구비되고, 상기 진동체는 상기 진동부분에 연결되고 상기 제1 도핑영역과 평행한 트랜스듀서.
  4. 제 3 항에 있어서,
    상기 진동체와 상기 진동부분 사이의 상기 빈 공간에 상기 제1 도핑영역의 다른 진동부분이 존재하고, 상기 다른 진동부분은 상기 진동부분 및 상기 진동체와 연결된 트랜스듀서.
  5. 제 4 항에 있어서,
    상기 다른 진동부분은 복수의 관통홀을 포함하는 트랜스듀스.
  6. 제 5 항에 있어서,
    상기 진동부분 상에 상기 관통홀을 밀봉하는 물질막이 형성된 트랜스듀서.
  7. 제 1 항에 있어서,
    상기 1 도핑영역은 n형 또는 p형 물질로 도핑된 트랜스듀서.
  8. 제 2 항에 있어서,
    상기 물질막은 실리콘 산화막, 실리콘 질화막 및 폴리머막 중 어느 하나인 트랜스듀서.
  9. 서로 반대로 도핑된 제1 도핑영역과 제2 도핑영역을 포함하는 단층의 단결정 실리콘층을 형성하는 단계; 및
    상기 제1 및 제2 도핑영역 사이의 제한된 영역 사이에 빈 공간을 형성하는 단계;를 포함하는 트랜스듀서의 제조방법.
  10. 제 9 항에 있어서,
    상기 단층의 단결정 실리콘층을 형성하는 단계는,
    제1 도핑물질로 도핑된 단결정의 제1 실리콘층을 형성하는 단계; 및
    상기 제1 실리콘층의 일부에 제2 도핑 물질을 도핑하여 상기 제2 도핑영역을 형성하는 단계;를 포함하는 트랜스듀서의 제조방법.
  11. 제 9 항에 있어서,
    상기 빈 공간을 형성하는 단계는,
    상기 제2 도핑영역 아래의 상기 제1 도핑영역에 산화영역을 형성하는 단계; 및
    상기 산화영역의 산화물질을 제거하는 단계;를 더 포함하는 트랜스듀서의 제조방법.
  12. 제 11 항에 있어서,
    상기 산화영역의 산화물질을 제거하는 단계는,
    상기 산화영역 상의 상기 제2 도핑영역에 상기 산화영역이 노출되는 관통홀을 형성하는 단계; 및
    상기 관통홀을 통해서 상기 산화물질을 제거하는 단계;를 더 포함하는 트랜스듀서의 제조방법.
  13. 제 12 항에 있어서,
    상기 제2 도핑영역 상에 상기 관통홀을 밀봉하는 물질막을 형성하는 단계를 포함하는 트랜스듀서의 제조방법.
  14. 제 9 항에 있어서,
    상기 단층의 단결정 실리콘층을 형성하는 단계는,
    제1 도핑물질로 도핑된 단결정의 제1 실리콘층을 형성하는 단계;
    상기 제1 실리콘층의 상부면 아래에 산화영역을 형성하는 단계; 및
    상기 제1 실리콘층 상에 제2 도핑 물질로 도핑된 제2 실리콘층을 성장시키는 단계;를 포함하는 트랜스듀서의 제조방법.
  15. 제 14 항에 있어서,
    상기 산화영역의 일부를 상기 제2 실리콘층으로 확장하는 단계를 더 포함하는 트랜스듀서의 제조방법.
  16. 제 15 항에 있어서,
    상기 빈 공간을 형성하는 단계는,
    상기 제1 및 제2 실리콘층의 상기 산화영역에서 산화물질을 제거하는 단계를 포함하는 트랜스듀서의 제조방법.
  17. 제 15 항에 있어서,
    상기 산화영역의 일부를 상기 제2 실리콘층으로 확장하는 단계는,
    상기 산화영역에 연결되고, 상기 산화영역에 수직한 방향으로 상기 제2 실리콘층 내부로 확장하는 제1 산화영역을 형성하는 단계; 및
    상기 제1 산화영역에 연결되고, 상기 제2 실리콘층 내에서 상기 산화영역에 평행한 방향으로 확장되는 제2 산화영역을 형성하는 단계를 포함하는 트랜스듀서의 제조방법.
  18. 제 16 항에 있어서,
    상기 제1 및 제2 실리콘층의 상기 산화영역에서 상기 산화물질을 제거하는 단계는,
    상기 제2 실리콘층에 상기 제2 실리콘층으로 확장된 산화영역이 노출되는 관통홀을 형성하는 단계; 및
    상기 관통홀을 통해서 상기 제1 및 제2 실리콘층의 산화영역의 산화물질을 제거하는 단계;를 더 포함하는 트랜스듀서의 제조방법.
  19. 제 18 항에 있어서,
    상기 산화물질을 제거한 후, 상기 제2 실리콘층 상에 상기 관통홀을 밀봉하는 물질막을 형성하는 단계를 더 포함하는 트랜스듀서의 제조방법.
  20. 제 15 항에 있어서,
    상기 제2 실리콘층 상에 단결정의 제3 실리콘층을 성장시키는 단계;
    상기 산화영역을 상기 제3 실리콘층 내로 확장하는 단계; 및
    상기 제1 내지 제3 실리콘층의 산화영역의 산화물을 제거하는 단계;를 더 포함하는 트랜스듀서의 제조방법.
  21. 제 20 항에 있어서,
    상기 산화영역을 상기 제3 실리콘층 내로 확장하는 단계는,
    상기 산화영역의 상기 제2 실리콘층 내로 확장된 부분에 연결되고, 상기 확장된 부분 위쪽의 상기 제2 실리콘층을 관통하는 산화영역을 형성하는 단계; 및
    상기 제2 실리콘층을 관통하는 산화영역에 연결되고 상기 제2 실리콘층에 평행한 산화영역을 상기 제3 실리콘층에 형성하는 단계;를 포함하는 트랜스듀서의 제조방법.
  22. 제 21 항에 있어서,
    상기 제1 내지 제3 실리콘층의 산화영역의 산화물을 제거하는 단계는,
    상기 제3 실리콘층에 상기 제2 실리콘층에 평행한 산화영역이 노출되는 관통홀을 형성하는 단계; 및
    상기 관통홀을 통해 상기 제1 내지 제3 실리콘층의 상기 산화영역의 산화물을 제거하는 단계;를 포함하는 트랜스듀서의 제조방법.
  23. 제 11 항 또는 제 14 항에 있어서,
    상기 산화영역을 형성하는 단계는,
    상기 산화영역이 형성되는 해당영역에 산소를 이온주입하는 단계; 및
    상기 산소가 이온주입된 결과물을 열처리하는 단계;를 포함하는 트랜스듀서의 제조방법.
  24. 제 17 항에 있어서,
    상기 제1 산화영역과 상기 제2 산화영역은,
    상기 제1 및 제2 산화영역이 형성되는 해당영역에 산소를 이온주입하는 단계; 및
    상기 산소가 이온주입된 결과물을 열처리하는 단계;를 포함하여 형성하는 트랜스듀서의 제조방법.
  25. 제 20 항에 있어서,
    상기 산화영역을 상기 제3 실리콘층 내로 확장하는 단계는,
    상기 제3 실리콘층의 상기 산화영역이 확장될 영역에 산소를 이온주입하는 단계; 및
    상기 산소가 이온주입된 결과물을 열처리하는 단계;를 포함하는 트랜스듀서의 제조방법.
  26. 트랜스듀서의 동작방법에 있어서,
    상기 트랜스듀서는 제1 도핑영역, 상기 제1 도핑영역과 반대되는 도핑영역이고, 진동부분을 포함하는 제2 도핑영역 및 상기 제1 도핑영역과 상기 진동부분 사이에 구비된 빈 공간을 포함하고, 상기 제1 및 제2 도핑영역은 단일체이며,
    상기 제1 및 제2 도핑영역 사이에 역방향 바이어스가 인가되는 트랜스듀서의 동작방법.
KR1020110083582A 2011-08-22 2011-08-22 용량성 트랜스듀서와 그 제조 및 동작방법 KR101781553B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110083582A KR101781553B1 (ko) 2011-08-22 2011-08-22 용량성 트랜스듀서와 그 제조 및 동작방법
CN201210269364.0A CN102956810B (zh) 2011-08-22 2012-07-31 电容式传感器及其制造方法和操作方法
JP2012172150A JP6050631B2 (ja) 2011-08-22 2012-08-02 容量性トランスデューサとその製造及び動作方法
EP12181228.3A EP2562134B1 (en) 2011-08-22 2012-08-21 Capacitive transducer and methods of manufacturing and operating the same
US13/591,845 US8963261B2 (en) 2011-08-22 2012-08-22 Capacitive transducer and methods of manufacturing and operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110083582A KR101781553B1 (ko) 2011-08-22 2011-08-22 용량성 트랜스듀서와 그 제조 및 동작방법

Publications (2)

Publication Number Publication Date
KR20130021200A true KR20130021200A (ko) 2013-03-05
KR101781553B1 KR101781553B1 (ko) 2017-09-26

Family

ID=47074579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110083582A KR101781553B1 (ko) 2011-08-22 2011-08-22 용량성 트랜스듀서와 그 제조 및 동작방법

Country Status (5)

Country Link
US (1) US8963261B2 (ko)
EP (1) EP2562134B1 (ko)
JP (1) JP6050631B2 (ko)
KR (1) KR101781553B1 (ko)
CN (1) CN102956810B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9596528B2 (en) 2013-12-04 2017-03-14 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207928B1 (ko) 2014-08-13 2021-01-26 삼성전자주식회사 음향 센싱 소자 및 주파수 정보 획득 방법
KR101895500B1 (ko) * 2017-01-26 2018-09-05 주식회사 창일이엘티 배연창 개폐장치
DE102018222749A1 (de) 2018-12-21 2020-06-25 Robert Bosch Gmbh Verfahren zum Verschließen von Zugängen in einem MEMS-Element

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270141B2 (ja) * 1992-09-29 2002-04-02 株式会社リコー 力検出装置
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
DE19700290A1 (de) * 1997-01-03 1998-07-16 Siemens Ag Mikromechanische Halbleiteranordnung und Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH1117195A (ja) 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 加速度センサの製造方法
JPH11103074A (ja) * 1997-09-29 1999-04-13 Tokai Rika Co Ltd シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
JP3629185B2 (ja) 2000-06-15 2005-03-16 株式会社日立製作所 半導体センサ及びその製造方法
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US6511915B2 (en) * 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
KR100456611B1 (ko) 2001-11-02 2004-11-09 학교법인고려중앙학원 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법
TW520341B (en) 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
JP4243447B2 (ja) * 2001-11-20 2009-03-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング メンブランセンサーユニットの製造方法、メンブランセンサーユニットおよびメンブランセンサーアレー
JP4215424B2 (ja) * 2001-11-20 2009-01-28 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング メンブランセンサーアレーの製造方法およびメンブランセンサーアレー
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
DE602004027597D1 (de) * 2004-03-19 2010-07-22 St Microelectronics Srl Halbleiterdrucksensor und Verfahren zur Herstellung
US20090320167A1 (en) 2004-12-06 2009-12-24 Japan Science And Technology Agency Mechanical vibrator and production method therefor
JP4724488B2 (ja) * 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
JP4211060B2 (ja) * 2005-08-29 2009-01-21 ヤマハ株式会社 コンデンサマイクロホン及びコンデンサマイクロホンの製造方法
DE102006024668A1 (de) * 2006-05-26 2007-11-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US7944008B2 (en) * 2007-04-23 2011-05-17 Sierra Scientific Instruments, Llc Suspended membrane pressure sensing array
JPWO2009101757A1 (ja) 2008-02-14 2011-06-09 パナソニック株式会社 コンデンサマイクロホン及びｍｅｍｓデバイス
DE102008002332B4 (de) * 2008-06-10 2017-02-09 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite
CN102066239A (zh) 2009-01-09 2011-05-18 松下电器产业株式会社 微电子机械系统器件
US8101458B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8101469B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8298837B2 (en) * 2011-03-25 2012-10-30 Intermolecular, Inc. System and method for increasing productivity of organic light emitting diode material screening

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9596528B2 (en) 2013-12-04 2017-03-14 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same

Also Published As

Publication number Publication date
EP2562134B1 (en) 2020-01-08
JP6050631B2 (ja) 2016-12-21
KR101781553B1 (ko) 2017-09-26
EP2562134A3 (en) 2014-12-24
US20130049528A1 (en) 2013-02-28
CN102956810B (zh) 2017-09-29
US8963261B2 (en) 2015-02-24
CN102956810A (zh) 2013-03-06
EP2562134A2 (en) 2013-02-27
JP2013043280A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
CN103125023B (zh) 半导体装置及其制造方法
US10850306B2 (en) Capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods
JP5687844B2 (ja) ハイブリッド半導体基板の製造プロセス
JP2007184570A (ja) 半導体素子及びその製造方法
JP3014012B2 (ja) 半導体装置の製造方法
KR20130021200A (ko) 용량성 트랜스듀서와 그 제조 및 동작방법
CN113284806B (zh) 环栅器件及其源漏制备方法、器件制备方法、电子设备
JP2013046064A (ja) エネルギー変換素子並びにその製造及び動作方法
TW202025390A (zh) 用於製作混合集成用先進底材之方法
JP3748726B2 (ja) 量子細線の製造方法
US11889765B2 (en) Micro electro mechanical system and manufacturing method thereof
JP5601463B2 (ja) Ｍｅｍｓ振動子、発振器、およびｍｅｍｓ振動子の製造方法
KR102546554B1 (ko) 멀티 soi 기판 제조 방법 및 멀티 soi 기판
JPH0745699A (ja) 誘電体分離型半導体装置
JP4223002B2 (ja) シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ
JP2758509B2 (ja) 半導体装置およびその製造方法
JPS59186341A (ja) 相補形誘電体分離基板の製造方法
JPS61182240A (ja) 半導体装置の製造方法
JPH08340044A (ja) 半導体装置及びその製造方法
JP2024011774A (ja) Ｍｅｍｓ装置およびｍｅｍｓ装置の製造方法
CN115910908A (zh) 半导体结构的制作方法以及半导体结构
JP2789965B2 (ja) 半導体装置用貼り合わせ基板およびその製造方法
KR20210108073A (ko) Soi 기판 제조 방법
CN116110929A (zh) 半导体器件中的衬底结构与半导体器件
JPS59165435A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant