JP5687844B2 - ハイブリッド半導体基板の製造プロセス - Google Patents

ハイブリッド半導体基板の製造プロセス Download PDF

Info

Publication number
JP5687844B2
JP5687844B2 JP2010097815A JP2010097815A JP5687844B2 JP 5687844 B2 JP5687844 B2 JP 5687844B2 JP 2010097815 A JP2010097815 A JP 2010097815A JP 2010097815 A JP2010097815 A JP 2010097815A JP 5687844 B2 JP5687844 B2 JP 5687844B2
Authority
JP
Japan
Prior art keywords
region
seoi
semiconductor substrate
layer
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010097815A
Other languages
English (en)
Other versions
JP2010267959A (ja
Inventor
コンスタンチン ブールデル
コンスタンチン ブールデル
ビッチ−イエン グエン
ビッチ−イエン グエン
マリアム サダーカ
マリアム サダーカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010267959A publication Critical patent/JP2010267959A/ja
Application granted granted Critical
Publication of JP5687844B2 publication Critical patent/JP5687844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Description

本発明は、ハイブリッド半導体基板の製造プロセスに関し、より具体的には、ハイブリッド半導体基板の同時製造に関する。
半導体ベース基板の上面に、セミコンダクタ−オン−インシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ：ＳｅＯＩ）領域とバルク半導体領域とが形成されており、ＳｅＯＩ領域が、埋込み絶縁酸化物層（ｂｕｒｉｅｄ ｉｎｓｕｌａｔｉｎｇ ｏｘｉｄｅ ｌａｙｅｒ：ＢＯＸ）と薄い半導体層とを備える半導体デバイスは、ハイブリッド半導体デバイスとして知られている。このようなデバイスはメモリセル内で使用することができる。
図１は、例えば非特許文献１に開示されているような周知のハイブリッド半導体デバイス１０１の断面図である。
この図に示されているとおり、ハイブリッド半導体デバイス１０１は、ＢＯＸ層１０５およびＳｅＯＩ層１０７を備え、バルク基板１０３上に形成されたＳｅＯＩ領域１１３と、同じバルク基板１０３上に形成されたバルク半導体領域１１１とを具備する。ＳｅＯＩ領域１１３とバルク半導体領域１１１とは通常、浅いトレンチ分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＳＴＩ）１２３によって互いに分離されている。
ＳｅＯＩ領域を備えるデバイスは、より従来型の半導体デバイスにはないいくつかの利点を有する。例えば、ＳｅＯＩデバイスは、低い寄生静電容量、および同様のタスクを実行する非ＳｅＯＩデバイスよりも低い電力消費要件を有することができ、したがって、結果として得られる回路に、より短いスイッチング時間を提供することができる。ＳｅＯＩ領域は超薄型のＢＯＸ層を備えることができるため、その下のウェルの電圧を変化させることによって、しきい電圧（Ｖｔ）を制御することができ、したがって、低いバイアス電圧でのバックゲート（ｂａｃｋ ｇａｔｅ）制御を可能にする。このバックゲートバイアスは、ＢＯＸ層を貫いて形成されたウェルコンタクトを介して印加され、ＳｅＯＩ領域内のウェルとバルク半導体領域内のウェルとは、ＳＴＩによって互いに分離される。
しかしながら、この従来型のデバイスなどのハイブリッド半導体デバイスは、以下の欠点を有する。
バルク半導体領域とは違い、ＳｅＯＩ領域のボディ（ｂｏｄｙ）は通常、特定の基準電位には接続されておらず、このことによって、ＳｅＯＩ領域に少数電荷キャリアが蓄積することが可能になることがあり、したがって、ＳｅＯＩ領域に浮遊ボディ電位（ｆｌｏａｔｉｎｇ ｂｏｄｙ ｐｏｔｅｎｔｉａｌ）が存在しうる。この現象は、デバイスのしきい電圧（Ｖｔ）の変動につながる。特に、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ｍｅｍｏｒｙ）セルでは、このしきい電圧の変動によって、デバイスが相当に不安定になる可能性があり、メモリセルのデータの完全性の観点から、このことを許容できないことがある。
また、バルク基板内にＭＯＳＦＥＴのチャネルを形成するために、所与の領域に、３つの異なる濃度のドーパント（ｎ型またはｐ型）を注入することが知られている。この３つの異なるドーパント濃度によって、３つのドーピングレベル、すなわちＶｔドーピングと呼ばれる浅いレベル、グラウンドプレーン（Ｇｒｏｕｎｄｐｌａｎｅ）ドーピング（ＧＰ）と呼ばれるより深いレベル、およびウェルドーピングと呼ばれる最も深いレベルが形成される。一方、ＳｅＯＩ領域のドーピングは、ＳｅＯＩトランジスタのバックサイド（ｂａｃｋｓｉｄｅ）電極を形成するために使用される。バックサイド電極の形成は、異なる注入条件で達成され、したがって異なるマスクを使用して達成される。
したがって、ＳｅＯＩ領域とバルク半導体領域とを備えるハイブリッド半導体基板を製造するためには、それぞれの領域に対して異なる注入条件が必要である。それにより、両方の領域で注入ステップを実行することを可能にするために複数の異なるマスクが必要となり、したがって、より多くのプロセスステップが必要となるため、前記製造のためのプロセスコストおよびプロセス時間は増大する。
Yamaoka他、IEEE Journal of Solid-State Circuits、第41巻、11号、2366〜2372ページ、2006年11月
本発明の目的は、ハイブリッド半導体基板の改良された製造プロセスを提供することにある。
このような目的は、ハイブリッド半導体基板を製造する方法において、（ａ）ベース基板の上の絶縁層と絶縁層の上のＳｅＯＩ層とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域と、バルク半導体領域とを具備するハイブリッド半導体基板を提供するステップであって、ＳｅＯＩ領域とバルク半導体領域とは同じベース基板を共用するステップと、（ｂ）ＳｅＯＩ領域の上にマスク層を提供するステップと、（ｃ）ＳｅＯＩ領域とバルク半導体領域を同時にドーピングすることにより、第１の不純物レベルを形成するステップであって、このドーピングは、ＳｅＯＩ領域の第１の不純物レベルがマスク層内に含まれるように実行されるステップとを含む方法によって達成される。
本発明による上記の製造方法を使用すると、同じ注入条件を使用して、ハイブリッド半導体基板の両方の領域をドーピングすることができ、それによって、ハイブリッド半導体基板の製造プロセスは単純になる。上記の注入プロファイルはマスク層内に含まれるため、マスクを除去した後は、ドーパントによるこの領域の半導体材料の摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）を防ぐことができる。
好ましくは、ハイブリッド半導体基板を製造するこの方法は、（ｄ）ＳｅＯＩ領域とバルク半導体領域を同時にドーピングすることにより、第２の不純物レベルを形成するステップであって、このドーピングは、ＳｅＯＩ領域の第２の不純物レベルが、絶縁層の下のベース基板内にあるように実行されるステップをさらに含むことができる。このような注入プロファイルは、ＳｅＯＩ領域のトランジスタのしきい電圧（Ｖｔ）の変動を抑制するのに役立ち、得られるハイブリッド基板がＳＲＡＭ用途に使用される場合には、ＳＲＡＭの安定性を向上させることができる。
有利には、ハイブリッド半導体基板を製造するこの方法は、（ｅ）ＳｅＯＩ領域とバルク半導体領域を同時にドーピングすることにより、第３の不純物レベルを形成するステップであって、このドーピングは、ＳｅＯＩ領域の第３の不純物レベルが、第２の不純物レベルの下のベース基板内の、絶縁層からさらに離れた位置にあるように実行されるステップをさらに含むことができる。このような注入プロファイルは、ＳｅＯＩ領域のしきい電圧（Ｖｔ）の変動を抑制するのに役立ち、したがってＳＲＡＭの安定性を向上させる。さらに、このハイブリッド半導体基板において、ＳｅＯＩ領域のバックサイド電極とバルク半導体領域のトランジスタのチャネルの同時形成を達成することができる。
好ましい一実施形態によれば、ハイブリッド半導体基板を製造するこの方法は、（ｇ）ＳｅＯＩ基板を提供するステップと、ＳｅＯＩ基板上にマスク層を形成するステップと、マスク、その下のＳｅＯＩ層およびその下の絶縁層の所定の領域を除去して、バルク半導体領域を得るステップとを含むことができる。したがって、バルク半導体領域とＳｅＯＩ領域は、同じＳｅＯＩ基板から出発して形成することができる。Ｓｉバルク内のＳＯＩアイランド（ｉｓｌａｎｄ）を、バルク基板から出発して得るために使用することができる、先行技術のエピタキシャルレイヤオーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｏｖｅｒｇｒｏｗｔｈ）技法と比較して、本発明の方法は、より単純なプロセスおよびより少ない結晶欠陥を提供する。
好ましくは、ハイブリッド半導体基板を製造するこの方法は、ステップｃ）、ｄ）およびｅ）のうちの少なくとも１つのステップの最中に、第２のマスクによってマスクされた領域に不純物レベルが形成されることを防ぐために、ハイブリッド半導体基板の上に、所定のパターンを有する第２のマスクを提供するステップ（ｈ）を含むことができる。したがって、バルク半導体領域のトランジスタ型（ｎ型またはｐ型）ごとに、１つのマスクだけを提供すればよく、同時に、ＳｅＯＩ領域のトランジスタのバックサイド電極を形成することができる。さらに、バルク半導体領域にもう一方の型のトランジスタを製造するためには、追加のマスクが１つだけ必要である。このようにすると、より低コストの製造を達成できるように、このプロセスをさらに最適化することができる。このマスクは、標準フォトリソグラフィマスク（例えばフォトレジスト）とすることができる。
好ましくは、ハイブリッド半導体基板を製造するこの方法は、ステップｃ）の後に、ＳｅＯＩ領域からマスク層を除去するステップ（ｉ）を含むことができる。ＳｅＯＩ領域からマスク層を除去することによって、ＳｅＯＩ領域に電子デバイスを形成する目的に対して無用である可能性がある第１の不純物レベルを除去することができる。実際、バルク半導体領域に存在する上記で導入した第１の不純物レベルは、ＳｅＯＩ領域の最上位層から離れていなければならない。好ましくは、本発明によれば、このようにすると、ＳｅＯＩ領域に形成されるデバイスのチャネルを、無ドープのままに維持することができる。
好ましい一実施形態によれば、マスク層および／または絶縁層は、酸化物、とりわけ化学蒸着（ＣＶＤ）プロセスによって付着させた酸化物からなることができる。したがって、このようなマスク層は容易に得ることができ、さらに、ドーパントを捕捉するのに適する。付着窒化シリコン層または付着酸化物層と付着窒化物層の組合せを、マスクとして使用することができる。しかしながら、技術的な観点から、ＣＶＤ酸化物が最も実用的である。
有利には、ハイブリッド半導体基板を製造するこの方法は、バルク半導体領域に隣接するＳｅＯＩ領域のエッジ領域に、スペーサを、スペーサが少なくともベース基板の表面からＳｅＯＩ層まで延びるように提供するステップ（ｊ）を含むことができる。このスペーサは、ステップ（ｉ）中に、ハイブリッド半導体基板からマスク層を、例えばエッチングによって除去する間、ＳｅＯＩ領域のＳｅＯＩ層および絶縁層を損傷から保護することができる。一変型実施形態によれば、ステップ（ｉ）の後に、例えばリン酸を使用したウェットエッチングによって、スペーサを除去することができる。
好ましくは、スペーサの材料は、マスク層および／または絶縁層の材料とは異なることができ、好ましくは窒化物であることができる。酸化物に対する窒化物のように異なるエッチング特性を有する材料では、マスク層のエッチングの間、絶縁層を保護することが可能である。
有利な一実施形態によれば、マスク層の厚さは、少なくとも２０ｎｍとすることができる。とりわけ、マスク層の厚さは、２０ｎｍ以上、３０ｎｍ以下である。このような厚さのマスク層を有することによって、バルク半導体領域の第１の不純物レベルは、いわゆるＶｔドーピングレベルを形成する浅い不純物領域を形成することができ、より深い第２のレベルは、グラウンドプレーン（ＧＰ）ドーピングレベルを形成することができ、第３のレベルが存在する場合、この第３のレベルは、いわゆるウェルドーピングレベルを形成することができ、そのため、ハイブリッド半導体基板のバルク半導体領域にＭＯＳＦＥＴトランジスタのチャネルを形成することができる。
有利には、ＳｅＯＩ層の厚さは最大２０ｎｍとすることができ、とりわけ１０ｎｍ以上、２０ｎｍ以下であり、かつ／または絶縁層の厚さは最大２０ｎｍとすることができ、とりわけ１０ｎｍ以上、２０ｎｍ以下である。このような薄いＳｅＯＩ層および薄い絶縁層を有することによって、ハイブリッド半導体基板のＳｅＯＩ領域のグラウンドプレーンドーピングレベル、および存在する場合にはウェルドーピングレベルを、絶縁層の下に配置することができ、同時に、それらの注入レベルを、バルク半導体領域内の正確な深さに提供することができる。したがって、しきい電圧変動の抑制、それによるＳＲＡＭの安定などの特性を達成することができる。
好ましくは、ハイブリッド半導体基板を製造するこの方法は、浅いトレンチ分離（ＳＴＩ）を提供して、ＳｅＯＩ領域とバルク半導体領域とを分離するステップをさらに含むことができる。このようなＳＴＩを提供することによって、ＳｅＯＩ領域のウェル領域とバルク半導体領域とを分離することができ、したがって、それぞれの領域のバックゲート電圧をより良好に制御することができる。
本発明の目的は、ベース基板と、ベース基板の上の絶縁層と、絶縁層の上のＳｅＯＩ層と、ＳｅＯＩ層の上のマスク層とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域と、ＳｅＯＩ領域に隣接して提供されたバルク半導体領域と、ＳｅＯＩ領域およびバルク半導体領域に提供された第１の不純物領域とを具備し、ＳｅＯＩ領域の第１の不純物領域がマスク層内に含まれる請求項１４に記載のハイブリッド半導体基板によっても達成される。上記のハイブリッド半導体基板を使用すると、上記注入プロファイルがマスク層内に含まれ、ハイブリッド半導体基板のＳｅＯＩ領域上のバックサイド電極と、バルク半導体領域のトランジスタのチャネルとを同時に形成することが可能なる。
有利には、このハイブリッド半導体基板は、ＳｅＯＩ領域およびバルク半導体領域に提供された第２の不純物領域をさらに具備することができ、ＳｅＯＩ領域の第２の不純物領域が、絶縁層の下のベース基板内にある。このような絶縁層の下の不純物領域を提供することによって、しきい電圧（Ｖｔ）の変動を抑制することができ、したがってＳＲＡＭを安定させることができる。
好ましくは、このハイブリッド半導体基板は、ＳｅＯＩ領域およびバルク半導体領域に提供された第３の不純物領域を具備することができ、ＳｅＯＩ領域の第３の不純物領域が、第２の不純物領域の下のベース基板内の、絶縁層からさらに離れた位置にある。このような絶縁層の下の不純物領域を提供することによって、しきい電圧（Ｖｔ）の変動を抑制することができ、したがってＳＲＡＭを安定させることができる。
次に、本発明の方法の有利な実施形態を、以下の図面を参照して説明する。
先行技術から知られている従来型のハイブリッド半導体デバイスの断面図である。 第１の実施形態によるハイブリッド半導体基板の断面図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 図２の第１の実施形態のハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 第２の実施形態によるハイブリッド半導体基板１を製造する方法を示す図である。 図３ｄおよび図３ｅに示した２つの注入ステップの代わりに単一の注入ステップを使用する第１の実施形態の一変型実施形態による、不純物レベルを提供するステップを示す図である。 図４ｃに示した第２の実施形態の一変型実施形態による、スペーサ２９を提供するステップを示す図である。 第１の実施形態の別の変型実施形態を示す図である。
以下に、本発明による方法およびデバイスの特徴および有利な実施形態を詳細に説明する。
図２は、本発明の第１の実施形態によるハイブリッド半導体基板１を示す。ハイブリッド半導体基板１を製造する製造方法は、図３ａから図３ｄを参照して説明する。
ハイブリッド半導体基板１は、絶縁層５と、ＳｅＯＩ層とも呼ばれる半導体層７と、マスク層９とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域１３を有するベース基板３を備える。
ハイブリッド半導体基板１は、ＳｅＯＩ領域１３に隣接するバルク半導体領域１１をさらに備え、それらは同じベース基板３を共用する。
この実施形態では、ベース基板３がＳｉウェーハ、絶縁層５が、埋込み酸化物層（ｂｕｒｉｅｄ ｏｘｉｄｅ ｌａｙｅｒ：ＢＯＸ）とも呼ばれる酸化シリコン層、ＳｅＯＩ層７がシリコン含有層である。しかしながら、この材料選択に限定されるわけではなく、基板３およびＳｅＯＩ層７に関しては、ゲルマニウム、ガリウムヒ素など、他の適切な材料を使用することもできる。絶縁層５に関しては、酸化シリコン以外の絶縁材料を使用することもできる。
この実施形態のＳｅＯＩ層７の厚さは最大２０ｎｍ、とりわけ約１０ｎｍから約２０ｎｍである。絶縁層５の厚さは最大２０ｎｍ、とりわけ約１０ｎｍから約２０ｎｍである。
本発明によれば、ＳｅＯＩ領域１３は、ＳｅＯＩ層７の上にマスク層９をさらに備える。この実施形態のマスク層９は酸化シリコンである。この文脈では、化学蒸着によって付着させた酸化物が好ましい。付着窒化シリコン層または付着酸化物層と付着窒化物層の組合せを、マスク層９として使用することもできる。マスク層９の厚さは少なくとも２０ｎｍ、とりわけ約２０ｎｍから約３０ｎｍである。
ハイブリッド半導体基板１は、ＳｅＯＩ領域１３内の第１の不純物レベル１７ａと、バルク半導体領域１１内の第１の不純物レベル１７ｂとをさらに備え、ＳｅＯＩ領域１３内の第１の不純物レベル１７ａは、マスク層９内に含まれる。
図３ａから図３ｄは、図２に示した第１の実施形態のハイブリッド半導体基板１を製造する方法を示す。
図３ａは、セミコンダクタ−オン−インシュレータ（ＳｅＯＩ）基板１ａを示す。この実施形態において、ＳｅＯＩ基板１ａは、ベース基板３と、ベース基板３の上の絶縁層５と、絶縁層５の上のＳｅＯＩ層７とを備える。ＳｅＯＩ基板１ａは例えば、ＳｍａｒｔＣＵＴ（登録商標）技術、または他の適切なセミコンダクタ−オン−インシュレータ製造方法によって得ることができる。ＳｅＯＩ基板１ａは、例えば２００ｍｍ型ウェーハ、３００ｍｍ型ウェーハなど、任意の適切なサイズまたは形態を有することができる。層３、５および７は、材料および厚さに関して、図２に関して上で既に述べたような特性を有する。
以下のプロセスステップの前に、ＳｅＯＩ基板１ａの表面１ｂを、例えばＲＣＡ（Ｒａｄｉｏ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ）洗浄を使用して洗浄してもよい。
図３ｂを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、ＳｅＯＩ基板１ａの表面１ｂの上にマスク層９を提供するステップを含む。マスク層９は酸化物層、とりわけ酸化シリコン層である。この文脈では、化学蒸着によって付着させた酸化物が好ましい。一変型実施形態によれば、付着窒化シリコン層または付着酸化物層と付着窒化物層の組合せを、マスク層９として使用することもできる。マスク層９は、例えば化学蒸着（ＣＶＤ）プロセスにより、ＳｅＯＩ基板１ａの表面１ｂの上に付着させることができる。マスク層９の厚さは少なくとも２０ｎｍ、とりわけ約２０ｎｍから約３０ｎｍである。
図３ｃを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、マスク層９、その下のＳｅＯＩ層７およびその下の絶縁層５の所定の領域を、例えばプラズマエッチングによって除去して、図２に示すようなバルク半導体領域１１を得るステップをさらに含む。バルク半導体領域１１以外の領域、したがって材料が除去されなかった領域は、図２に示すようなＳｅＯＩ領域１３を形成する。したがって、バルク半導体領域１１とＳｅＯＩ領域１３は、同じＳｅＯＩ基板１ａから出発して形成される。上で除去する所定の領域の寸法は、例えば回路設計によって決定される。この所定のエリアの大きさは、例えば数平方マイクロメートル程度である。
第１の実施形態の一変型実施形態によれば、図３ｂに示したステップと図３ｃに示したステップとを入れ換えることができる。したがって、その下のＳｅＯＩ層７およびその下の絶縁層５の所定の領域だけを除去することによりバルク半導体領域１１を形成し、次いで、独立して、ＳｅＯＩ領域１３の上にマスク層９を形成することもできる。
バルク半導体領域１１とＳｅＯＩ領域１３の間には、図３ｃに示すような約４０ｎｍから７０ｎｍの段差ｈができることが分かる。しかしながら、この段差は、フォトリソグラフィのような後続のプロセスステップの問題とはならない。
図３ｄを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、ハイブリッド半導体基板１の上に、所定のパターンを有する第２のマスク１５を提供するステップ（ｈ）をさらに含む。この第２のマスク１５は、ドーピングステップのためのパターンを提供する。実際、第２のマスク１５は、第２のマスク１５によってマスクされたその下の領域に不純物レベルが形成されることを防ぐ。
第２のマスク１５は、バルク半導体領域１１および／またはＳｅＯＩ領域１３の表面と必ず接触していなければならないというわけではない。一変型実施形態によれば、図７に示すように、無接触型マスク１５ｂを第２のマスク１５として使用することもできる。
図３ｄをさらに参照すると、第２のマスク１５を提供するステップに続いて、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、好ましくはイオン注入を使用して、ＳｅＯＩ領域１３とバルク半導体領域１１を同時にドーピングすることにより、第１の不純物レベル１７ａ、１７ｂを形成するステップをさらに含む。イオン注入１６は、ＳｅＯＩ領域１３の第１の不純物レベル１７ａがマスク層９内に含まれるように実行される。これらのドーピングレベルは一般に、標準技術ノード（ｎｏｄｅ）によって決定される。好ましいドーパント種は、エネルギーが例えば１０ｋｅＶ〜５００ｋｅＶ、ドーズ量が例えば５×１０12〜５×１０13原子／ｃｍ2のＰ、Ｂ、Ａｓなどである。このドーピングはＶｔドーピングと呼ばれ、ＳｅＯＩ領域１３に浅い不純物レベル１７ａを形成し、バルク半導体領域１１に、しきい電圧（Ｖｔ）の変動を抑制する目的に使用することができる浅い不純物レベル１７ｂを形成する。
図３ｅを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、やはりイオン注入を使用して、ＳｅＯＩ領域１３とバルク半導体領域１１を同時にドーピングすることにより、第２の不純物レベル１９ａ、１９ｂを形成するステップをさらに含む。イオン注入１６は、ＳｅＯＩ領域１３の第２の不純物レベル１９ａが、絶縁層５の下のバルク半導体基板３内にあるように実行される。このドーピングはいわゆるグラウンドプレーンドーピング（ＧＰ）であり、したがって、ＳｅＯＩ領域１３の第１の不純物レベル１７ａおよびバルク半導体領域１１の第１の不純物レベル１７ｂよりも深い不純物レベル１９ａ、１９ｂを形成する。
図３ｆを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、やはりイオン注入を使用して、ＳｅＯＩ領域１３とバルク半導体領域１１を同時にドーピングすることにより、第３の不純物レベル２１ａ、２１ｂを形成するステップをさらに含む。このイオン注入は、ＳｅＯＩ領域１３の第３の不純物レベル２１ａが、第２の不純物レベル１９ａの下のベース基板３内の、絶縁層５からさらに離れた位置にあるように実行される。このドーピングはいわゆるウェルドーピングであり、したがって、ＳｅＯＩ領域１３の第２の不純物レベル１９ａおよびバルク半導体領域１１の第２の不純物レベル１９ｂよりも深い不純物レベルを形成する。
一変型実施形態によれば、図３ｄから図３ｆに示したイオン注入ステップの順序は入れ換えることができ、したがって、これらのステップを任意の順序で実行することができる。
第１の実施形態の別の変型実施形態によれば、ステップ（ｄ）およびステップ（ｅ）の代わりに単一のドーピングステップを使用して、より深い単一のドーピングレベルを形成することができる。すなわち、図５に示す変型実施形態によれば、ハイブリッド半導体基板１を製造する本発明の方法は、（１）図３ｄに示すように、ＳｅＯＩ領域１３およびバルク半導体領域１１を同時にドーピングすることにより、第１の不純物レベル１７ａ、１７ｂを形成するステップと、（２）ＳｅＯＩ領域１３およびバルク半導体領域１１を同時にドーピングすることにより、別の不純物レベル１９ａ、１９ｂを形成するステップの２つのドーピングステップを含むことができる。
この同時ドーピングは、ＳｅＯＩ領域１３の不純物レベル１９ａが、絶縁層５の下のベース基板３内にあるように実行される。このドーピングは、より深いレベルのドーピングであり、したがって、ＳｅＯＩ領域１３の第１の不純物レベル１７ａおよびバルク半導体領域１１の第１の不純物レベル１７ｂよりも深い不純物レベルを形成する。したがって、この変型実施形態によれば、バルク半導体領域１１内のバルクトランジスタは、２つの不純物レベルだけを備えることができる。
次いで、上記の注入ステップの後に、第２のマスク１５を例えばエッチングによって除去する。
図３ｇを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、ＳｅＯＩ領域１３からマスク層９を除去するステップをさらに含む。ＳｅＯＩ領域１３からマスク層９を除去することによって、ＳｅＯＩ領域１３に電子デバイスを形成する目的に対して一般に無用である第１の不純物レベル１７ａが除去される。マスク層９は一般に、エッチングによって除去する。酸化物マスクに対しては普通、ＨＦ浸漬法を使用することができ、窒化物マスクに対しては例えばＨ3ＰＯ4を使用することができる。マスク層９内のドーパントには、無ドープのマスク層９の場合よりも、このエッチングが速く達成されるという肯定的な副次的効果がある。
このようにして、ＳｅＯＩ領域１３に形成されたＳｅＯＩトランジスタが、２つの不純物レベル１９ａ、２１ａを備え、バルク半導体領域１１に形成されたトランジスタが、３つの不純物レベル１７ｂ、１９ｂ、２１ｂを備えるハイブリッド半導体基板が得られる。
図３ｈを参照すると、ハイブリッド半導体基板１を製造する本発明の方法は、第１の実施形態において、領域１１と領域１３の間の電流漏れを防ぐために、バルク半導体領域１１とＳｅＯＩ領域１３の間、とりわけこれらの２つの領域に形成された電子デバイス間に、浅いトレンチ分離（ＳＴＩ）２３を提供するステップをさらに含む。注入不純物レベル１９ａ、２１ａ、１７ｂ、１９ｂ、２１ｂの上方のＳＴＩ２３間の領域は、酸化物層、好ましくはＣＶＤで付着させた酸化シリコン２５ａ、２５ｂ、および窒化物層２７ａ、２７ｂによって満たされる。このＳＴＩ高密度化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）は同時に、注入活性化アニールステップとしても使用される。
上記の製造プロセスを使用すると、以下の理由から、ハイブリッド半導体基板１を、コスト効果の高い方法で得ることが可能になる。ハイブリッド半導体基板１の両方の領域、すなわちバルク半導体領域１１とＳｅＯＩ領域１３を、単一のドーピングマスク１５を使用して同じ注入条件でドーピングする。したがって、バルク半導体領域１１のトランジスタ型（ｎ型またはｐ型）ごとに、１つの保護マスクだけを提供すればよく、同時に、ＳｅＯＩ領域１３のトランジスタのバックサイド電極を形成することができる。バルク半導体領域１１にもう一方の型のトランジスタの製造するためには、追加のマスクが１つだけ必要である。このようにすると、ハイブリッド半導体基板を製造するこのプロセスを、より低コストの製造を達成できるようにさらに最適化することができる。
デバイスに対しては不要な第１の不純物レベル１７ａがマスク層９内に含まれるため、図３ｄ、図３ｅおよび図３ｆに示した注入ステップのうちの任意の１つのステップの後に、第１の不純物レベル１７ａを、マスク層９と一緒に除去することができる。したがって、マスク層９はまさしく、犠牲層とみなすことができる。
さらに、ＳｅＯＩ領域１３のより深い不純物レベル１９ａまたは２１ａが、絶縁層５の下のベース基板３内にあるように、注入条件を調整することができる。このような注入プロファイルは、ＳｅＯＩ領域１３のトランジスタのしきい電圧（Ｖｔ）の変動を抑制するのに役立ち、得られるハイブリッド半導体基板１がＳＲＡＭ用途に使用される場合にはさらに、ＳＲＡＭの安定性を向上させることができる。
本発明の方法の第２の実施形態を、図４ａから図４ｈに示す。第１の実施形態と比較すると、バルク半導体領域１１に隣接するＳｅＯＩ領域１３のエッジ領域（ｅｄｇｅ ｒｅｇｉｏｎ）に、追加のスペーサ２９が提供される。追加のスペーサ２９は、少なくとも、バルク半導体基板３の表面からＳｅＯＩ層７まで延びる。
この第２の実施形態は、第１の実施形態と実質的に同じプロセスステップを含み、したがって、図４ａ、図４ｂ、図４ｄ〜図４ｆおよび図４ｈに示すステップの説明を繰り返すことはしないが、その説明は、参照によって本明細書に組み込まれる。図３ａから図３ｈと図４ａから図４ｈの同じ参照符号を有する要素は互いに対応し、したがって、この実施形態の説明ではそれらの特性を繰り返すことはしないが、それらの特性は、参照によって本明細書に組み込まれる。
第２の実施形態によれば、ハイブリッド半導体基板１を製造する本発明の方法は、図４ｃに示すように、バルク半導体領域１１に隣接するＳｅＯＩ領域１３のエッジ領域に、スペーサ２９を提供するステップを含む。スペーサ２９は、少なくとも、ベース基板３の表面から、ＳｅＯＩ層７とマスク層９の間の界面３１まで延びる。
スペーサ２９は、図３ｇおよび図４ｇに示すステップ（ｉ）中に、ハイブリッド半導体基板１からマスク層９を、例えばエッチングによって除去する間、ＳｅＯＩ領域１３のＳｅＯＩ層７および絶縁層５を損傷から保護する。
この実施形態によれば、スペーサ２９は窒化物である。窒化物は、マスク層９のエッチングの間、絶縁層５を保護する適切な材料の一例である。これは、窒化物が、マスク層９および絶縁層５に使用される酸化物と比べて異なるエッチング特性を有するためである。したがって、この効果は、スペーサ２９とマスク層９とが異なるエッチング特性を示す任意の材料選択において達成される。
図６に示す第２の実施形態の一変型実施形態によれば、スペーサ２９は、少なくとも、ベース基板３の表面からマスク層９の上面３３まで延びる。
図４ｇに示すように、スペーサ２９は、第２のマスク１５およびマスク層９の除去後に、例えばリン酸を使用したウェットエッチングによって除去する。
本発明による製造プロセスの第２の実施形態は、マスク層９のエッチング中に絶縁層５およびＳｅＯＩ層７がアンダーカット（ｕｎｄｅｒｃｕｔ）されることを防ぐことができるという追加の利点を有する。
このように、以上に開示した、ハイブリッド半導体基板１を製造するプロセスの実施形態および変型実施形態を使用すると、両方の領域をドーピングするのに１つのマスク１５を提供するだけで済むため、より安価に実施できる製造プロセスを達成することができる。同時に、ハイブリッド半導体基板１上に形成されたデバイスの電気特性を制御することもできる。

Claims (17)

  1. ハイブリッド半導体基板を製造する方法において、
    （ａ）ベース基板（３）の上の絶縁層（５）と前記絶縁層（５）の上のＳｅＯＩ層（７）とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域（１３）と、バルク半導体領域（１１）とを具備するハイブリッド半導体基板を提供するステップであって、前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）は同じベース基板（３）を共用するステップと、
    （ｂ）前記ＳｅＯＩ領域（１３）の上にマスク層（９）を提供するステップと、
    （ｃ）前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）を同時にドーピングすることにより、第１の不純物レベル（１７ａ、１７ｂ）を形成するステップであって、該ドーピングは、前記ＳｅＯＩ領域（１３）の前記第１の不純物レベル（１７ａ）が前記マスク層（９）内のみに含まれるように実行される、ステップと
    を含むことを特徴とする方法。
  2. ハイブリッド半導体基板を製造する請求項１に記載の方法において、
    （ｄ）前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）を同時にドーピングすることにより、第２の不純物レベル（１９ａ、１９ｂ）を形成するステップであって、該ドーピングは、前記ＳｅＯＩ領域（１３）の前記第２の不純物レベル（１９ａ）が、前記絶縁層（５）の下の前記ベース基板（３）内にあるように実行される、ステップをさらに含むことを特徴とする方法。
  3. ハイブリッド半導体基板を製造する請求項２に記載の方法において、
    （ｅ）前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）を同時にドーピングすることにより、第３の不純物レベル（２１ａ、２１ｂ）を形成するステップであって、該ドーピングは、前記ＳｅＯＩ領域（１３）の前記第３の不純物レベル（２１ａ）が、前記第２の不純物レベル（１９ａ）の下の前記ベース基板（３）内の、前記絶縁層（５）からさらに離れた位置にあるように実行される、ステップをさらに含むことを特徴とする方法。
  4. ハイブリッド半導体基板を製造する請求項１ないし３のいずれかに記載の方法であって、
    （ｇ）セミコンダクタ−オン−インシュレータ（ＳｅＯＩ）基板（１ａ）を提供するステップと、
    前記ＳｅＯＩ基板（１ａ）上に前記マスク層（９）を形成するステップと、
    前記マスク層（９）、前記ＳｅＯＩ層（７）および前記絶縁層（５）の所定の領域を除去して、前記バルク半導体領域（１１）を得るステップと
    をさらに含むことを特徴とする方法。
  5. ハイブリッド半導体基板を製造する請求項１ないし４のいずれかに記載の方法であって、
    （ｈ）ステップｃ）、ｄ）およびｅ）のうちの少なくとも１つのステップの最中に、第２のマスク（１５）によってマスクされた領域に不純物レベルが形成されることを防ぐために、前記ハイブリッド半導体基板の上に、所定のパターンを有する前記第２のマスク（１５）を提供するステップを含むことを特徴とする方法。
  6. ハイブリッド半導体基板を製造する請求項１ないし５のいずれかに記載の方法であって、
    （ｉ）ステップｃ）の後に、前記ＳｅＯＩ領域（１３）から前記マスク層（９）を除去するステップを含むことを特徴とする方法。
  7. ハイブリッド半導体基板を製造する請求項１ないし６のいずれかに記載の方法であって、前記マスク層（９）および／または前記絶縁層（５）は、酸化物からなることを特徴とする方法。
  8. ハイブリッド半導体基板を製造する請求項１ないし７のいずれかに記載の方法であって、
    （ｊ）前記バルク半導体領域（１１）に隣接する前記ＳｅＯＩ領域（１３）のエッジ領域に、スペーサ（２９）を、前記スペーサ（２９）が少なくとも前記ベース基板（３）の表面から前記ＳｅＯＩ層（７）まで延びるように提供するステップをさらに含むことを特徴とする方法。
  9. ハイブリッド半導体基板を製造する請求項８に記載の方法であって、前記スペーサ（２９）を、とりわけステップ（ｊ）の後に除去するステップをさらに含むことを特徴とする方法。
  10. ハイブリッド半導体基板を製造する請求項８または９に記載の方法であって、前記スペーサ（２９）は、マスク層（９）とは異なる材料からなり、とりわけ窒化物であることを特徴とする方法。
  11. ハイブリッド半導体基板を製造する請求項１ないし１０のいずれかに記載の方法であって、前記マスク層（９）の厚さは少なくとも２０ｎｍ、とりわけ２０ｎｍ以上、３０ｎｍ以下であることを特徴とする方法。
  12. ハイブリッド半導体基板を製造する請求項１ないし１１のいずれかに記載の方法であって、
    前記ＳｅＯＩ層（７）の厚さは最大２０ｎｍ、とりわけ１０ｎｍ以上、２０ｎｍ以下であり、かつ／または
    前記絶縁層（５）の厚さは最大２０ｎｍ、とりわけ１０ｎｍ以上、２０ｎｍ以下であることを特徴とする方法。
  13. ハイブリッド半導体基板を製造する請求項１ないし１２のいずれかに記載の方法であって、浅いトレンチ分離（ＳＴＩ）（２３）を提供して、前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）とを分離するステップをさらに含むことを特徴とする方法。
  14. ベース基板（３）と、前記ベース基板（３）の上の絶縁層（５）と、前記絶縁層（５）の上のＳｅＯＩ層（７）と、前記ＳｅＯＩ層（７）の上のマスク層（９）とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域（１３）と、
    前記ＳｅＯＩ領域（１３）に隣接して提供されたバルク半導体領域（１１）と、
    前記ＳｅＯＩ領域（１３）および前記バルク半導体領域（１１）の第１の不純物領域（１７ａ、１７ｂ）と
    を具備し、
    前記ＳｅＯＩ領域（１３）の前記第１の不純物領域（１７ａ）は前記マスク層（９）内のみに含まれることを特徴とするハイブリッド半導体基板。
  15. 前記ＳｅＯＩ領域（１３）と前記バルク半導体領域（１１）は同じベース基板（３）を共用することを特徴とする請求項１４に記載のハイブリッド半導体基板。
  16. 前記ＳｅＯＩ領域（１３）および前記バルク半導体領域（１１）の第２の不純物領域（１９ａ、１９ｂ）をさらに具備し、前記ＳｅＯＩ領域（１３）の前記第２の不純物領域（１９ａ）は、前記絶縁層（５）の下の前記ベース基板（３）内にあることを特徴とする請求項１５に記載のハイブリッド半導体基板。
  17. 前記ＳｅＯＩ領域（１３）および前記バルク半導体領域（１１）の第３の不純物領域（２１ａ、２１ｂ）をさらに具備し、前記ＳｅＯＩ領域（１３）の前記第３の不純物領域（２１ａ）は、前記第２の不純物領域（１９ａ）の下の前記ベース基板（３）内の、前記絶縁層（５）からさらに離れた位置にあることを特徴とする請求項１６に記載のハイブリッド半導体基板。
JP2010097815A 2009-05-18 2010-04-21 ハイブリッド半導体基板の製造プロセス Active JP5687844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09290372A EP2254148B1 (en) 2009-05-18 2009-05-18 Fabrication process of a hybrid semiconductor substrate
EP09290372.3 2009-05-18

Publications (2)

Publication Number Publication Date
JP2010267959A JP2010267959A (ja) 2010-11-25
JP5687844B2 true JP5687844B2 (ja) 2015-03-25

Family

ID=41120048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010097815A Active JP5687844B2 (ja) 2009-05-18 2010-04-21 ハイブリッド半導体基板の製造プロセス

Country Status (8)

Country Link
US (1) US8058158B2 (ja)
EP (1) EP2254148B1 (ja)
JP (1) JP5687844B2 (ja)
KR (1) KR101687603B1 (ja)
CN (1) CN101894741B (ja)
AT (1) ATE535937T1 (ja)
SG (1) SG166719A1 (ja)
TW (1) TWI492276B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US8912055B2 (en) * 2011-05-03 2014-12-16 Imec Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby
FR2991502B1 (fr) * 2012-05-29 2014-07-11 Commissariat Energie Atomique Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
US9368488B2 (en) * 2013-09-09 2016-06-14 Globalfoundries Singapore Pte. Ltd. Efficient integration of CMOS with poly resistor
KR101639261B1 (ko) * 2015-05-21 2016-07-13 서울시립대학교 산학협력단 하이브리드 반도체 소자 및 하이브리드 반도체 모듈
US9691787B2 (en) * 2015-10-08 2017-06-27 Globalfoundries Inc. Co-fabricated bulk devices and semiconductor-on-insulator devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115999A (ja) * 1995-10-23 1997-05-02 Denso Corp 半導体集積回路装置
GB9816684D0 (en) * 1998-07-31 1998-09-30 Printable Field Emitters Ltd Field electron emission materials and devices
JP2001007219A (ja) * 1999-06-21 2001-01-12 Seiko Epson Corp 半導体装置及びその製造方法
GB9915633D0 (en) * 1999-07-05 1999-09-01 Printable Field Emitters Limit Field electron emission materials and devices
US7368359B2 (en) * 2003-10-24 2008-05-06 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
US6995065B2 (en) * 2003-12-10 2006-02-07 International Business Machines Corporation Selective post-doping of gate structures by means of selective oxide growth
US7361534B2 (en) * 2005-05-11 2008-04-22 Advanced Micro Devices, Inc. Method for fabricating SOI device
US20100084709A1 (en) * 2005-07-05 2010-04-08 Ryuta Tsuchiya Semiconductor device and method for manufacturing same
US7696574B2 (en) * 2005-10-26 2010-04-13 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
WO2007126907A1 (en) * 2006-03-31 2007-11-08 Advanced Micro Devices, Inc. Semiconductor device comprising soi transistors and bulk transistors and a method of forming the same
US7439110B2 (en) * 2006-05-19 2008-10-21 International Business Machines Corporation Strained HOT (hybrid orientation technology) MOSFETs
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
US7943451B2 (en) * 2007-12-24 2011-05-17 Texas Instruments Incorporated Integration scheme for reducing border region morphology in hybrid orientation technology (HOT) using direct silicon bonded (DSB) substrates

Also Published As

Publication number Publication date
ATE535937T1 (de) 2011-12-15
CN101894741B (zh) 2014-10-08
US20100289113A1 (en) 2010-11-18
KR101687603B1 (ko) 2016-12-20
CN101894741A (zh) 2010-11-24
US8058158B2 (en) 2011-11-15
KR20100124202A (ko) 2010-11-26
TWI492276B (zh) 2015-07-11
TW201110201A (en) 2011-03-16
EP2254148B1 (en) 2011-11-30
EP2254148A1 (en) 2010-11-24
JP2010267959A (ja) 2010-11-25
SG166719A1 (en) 2010-12-29

Similar Documents

Publication Publication Date Title
JP5687844B2 (ja) ハイブリッド半導体基板の製造プロセス
TWI500075B (zh) 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法
US6461903B2 (en) Method for fabricating a part depletion type SOI device preventing a floating body effect
US20060079068A1 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
TWI508297B (zh) 包含絕緣體上半導體區和主體區之半導體結構及其形成方法
JP2006093694A (ja) Ｆｅｔにおける埋め込みバイアス・ウェル
KR101395161B1 (ko) 진성 반도체층을 갖는 웨이퍼
KR20090006151A (ko) Ｓｏｉ 트랜지스터와 벌크 트랜지스터를 포함하여 구성된 반도체 디바이스 및 이것을 형성하는 방법
US20160372360A1 (en) Semiconductor structure with junction leakage reduction
US9196728B2 (en) LDMOS CHC reliability
CN109037047B (zh) 电子芯片中的半导体区域的制造
US6249025B1 (en) Using epitaxially grown wells for reducing junction capacitances
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
US9437474B2 (en) Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
CN100502045C (zh) 半导体器件及其制造方法
US9437475B2 (en) Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
EP3823014A2 (en) Devices including radio frequency devices and methods
US20110284985A1 (en) Shallow trench isolation extension
KR100519648B1 (ko) 반도체 소자의 제조 방법
CN116454017A (zh) Soi衬底、soi衬底的制备方法及soi器件
KR100344763B1 (ko) 반도체장치의 소자격리방법
US7718477B2 (en) Semiconductor device and method of fabricating the same
KR20050014162A (ko) 반도체소자의 제조방법
KR20070058121A (ko) 반도체 소자의 소자분리막 형성방법
KR20090116364A (ko) Ｓｏｉ 소자 및 그의 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5687844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250