JP2006093694A - Ｆｅｔにおける埋め込みバイアス・ウェル - Google Patents
Ｆｅｔにおける埋め込みバイアス・ウェル Download PDFInfo
- Publication number
- JP2006093694A JP2006093694A JP2005257269A JP2005257269A JP2006093694A JP 2006093694 A JP2006093694 A JP 2006093694A JP 2005257269 A JP2005257269 A JP 2005257269A JP 2005257269 A JP2005257269 A JP 2005257269A JP 2006093694 A JP2006093694 A JP 2006093694A
- Authority
- JP
- Japan
- Prior art keywords
- region
- buried
- source
- gate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000615 nonconductor Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 27
- 239000002019 doping agent Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
【課題】 リーク電流及び接合キャパシタンスを除去又は減少させるために、半導体デバイスにおける新規な構造体を提供する。
【解決手段】 半導体装置の構造体及び該構造体を製造するための方法が開示される。半導体構造体は、第１及び第２のソース／ドレイン領域、該第１及び第２のソース／ドレイン領域の間に配置されたチャネル領域、該チャネル領域と物理的に接する埋め込みウェル領域、該埋め込みウェル領域と該第１のソース／ドレイン領域との間に配置され、かつ、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置される埋め込みバリア領域とを含み、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間のリーク電流及びドーパント拡散、並びに該埋め込みウェル領域と該第２のソース／ドレイン領域との間のリーク電流及びドーパント拡散を防止する。
【選択図】 図９
【解決手段】 半導体装置の構造体及び該構造体を製造するための方法が開示される。半導体構造体は、第１及び第２のソース／ドレイン領域、該第１及び第２のソース／ドレイン領域の間に配置されたチャネル領域、該チャネル領域と物理的に接する埋め込みウェル領域、該埋め込みウェル領域と該第１のソース／ドレイン領域との間に配置され、かつ、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置される埋め込みバリア領域とを含み、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間のリーク電流及びドーパント拡散、並びに該埋め込みウェル領域と該第２のソース／ドレイン領域との間のリーク電流及びドーパント拡散を防止する。
【選択図】 図９
Description
本発明は、ドープされたウェルに関し、より具体的には、半導体集積回路におけるしきい値電圧の変動を低減させるのに用いられるドープされたバイアス・ウェルに関する。
設計通りの目標しきい値電圧を持つように半導体デバイスを製造することは、困難である。設計通りの目標しきい値電圧を達成するための方法の１つは、半導体デバイスのチャネル領域の下に高濃度ドープされたウェルを形成し、しきい値電圧を目標に合わせる手段としてウェル（電圧）バイアスを用いることである。しかしながら、高濃度ドープされたバイアス・ウェルにより、ウェル自体と半導体デバイスのソース／ドレイン領域との間のリーク電流と、特にチャネルの下の接合部の縁における接合キャパシタンスの増加とがもたらされる。
したがって、このようなリーク電流及び接合キャパシタンスを除去又は減少させるために、半導体デバイスにおける新規な構造体についての必要性が存在する。このような新規な構造体を製造するための方法についての必要性も存在する。
本発明は、（ａ）第１及び第２のソース／ドレイン領域と、（ｂ）該第１及び第２のソース／ドレイン領域の間に配置されたチャネル領域と、（ｃ）該チャネル領域と物理的に接する埋め込みウェル領域と、（ｄ）該埋め込みウェル領域と該第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置された、埋め込みバリア領域と、を備え、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間のリーク電流、及び該埋め込みウェル領域と該第２のソース／ドレイン領域との間のリーク電流を防止するようにする、半導体構造体を提供する。
本発明はまた、半導体構造体を形成するための方法を提供し、該方法は、（ａ）上面がマンドレル（ｍａｎｄｒｅｌ）層で覆われた半導体基板を準備するステップと、（ｂ）該マンドレル層を貫通して該基板内までトレンチをエッチングするステップと、（ｃ）該トレンチの側壁上に、該基板及び該マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、（ｄ）該トレンチ内に、埋め込みウェル領域とその上のチャネル領域とを形成するステップと、（ｅ）第１及び第２のソース／ドレイン領域を形成するステップと、を含み、該チャネル領域が、該第１及び第２のソース／ドレイン領域の間に配置され、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置されるようにする。
本発明はまた、半導体構造体を形成するための方法を提供し、該方法は、（ａ）上面がマンドレル層で覆われた半導体基板を準備するステップと、（ｂ）該マンドレル層を貫通して該基板内までトレンチをエッチングするステップと、（ｃ）該トレンチの側壁上に、該基板及び該マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、（ｄ）ゲート下領域を形成して該埋め込みバリア領域が該ゲート下領域内に完全に埋め込まれるようにするために、半導体材料を該トレンチ内に堆積させるステップと、（ｅ）該トレンチの側壁上にゲート・スペーサ領域を形成するステップと、（ｆ）該ゲート下領域のドープされた部分が埋め込みウェル領域を構成し、該埋め込みウェル領域上の該ゲート下領域のドープされていない部分がチャネル領域を構成するように、該埋め込みバリア領域によって囲まれた該ゲート下領域の一部を該トレンチを介してドープするステップと、（ｇ）該チャネル領域の上にゲート誘電体層を形成するステップと、（ｈ）該ゲート誘電体層の上に、該ゲート誘電体層によって該チャネル領域から電気的に絶縁されるゲート領域を形成するステップと、（ｉ）第１及び第２のソース／ドレイン領域を該基板内に形成するステップと、を含み、該チャネル領域が、該第１及び第２のソース／ドレイン領域の間に配置され、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置され、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間のリーク電流、及び該埋め込みウェル領域と該第２のソース／ドレイン領域との間のリーク電流を防止するようにする。
本発明はまた、半導体構造体を形成する方法を提供し、該方法は、（ａ）上面がマンドレル層で覆われ、（１）上部半導体層、（２）下部半導体層、及び（３）該上部半導体層と該下部半導体層との間に挟まれた電気絶縁体層、を含むシリコンオンインシュレータ（ＳＯＩ）基板を準備するステップと、（ｂ）該マンドレル層を貫通して該ＳＯＩ基板内までトレンチをエッチングし、該下部半導体層が該トレンチの底壁において露出されるようにするステップと、（ｃ）該トレンチの側壁上に、該ＳＯＩ基板及び該マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、（ｄ）該トレンチ内に、埋め込みウェル領域とその上のチャネル領域とを形成するステップと、（ｅ）第１及び第２のソース／ドレイン領域を形成するステップと、を含み、該チャネル領域が、該第１及び第２のソース／ドレイン領域の間に配置され、該埋め込みバリア領域が、該埋め込みウェル領域と該第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と該第２のソース／ドレイン領域との間に配置されるようにする。
本発明は、ドープされたバイアス・ウェルとソース／ドレイン領域との間のリーク電流及びキャパシタンスを低減させる半導体構造体を提供する。
図１を参照すると、１つの実施形態においては、半導体構造体１００の製造は、上面がマンドレル層１１５で覆われた単結晶シリコン基板１１０で開始する。１つの実施形態においては、マンドレル層１１５は、窒化シリコン（Ｓｉ３Ｎ４）などの窒化物からなるものとすることができる。次いで、トレンチ１１７がマンドレル層１１５を貫通してエッチングされ、基板１１０が該トレンチ１１７の底部で露出されるようにする。次に、１つの実施形態においては、図２に示されるように、トレンチ１１７がさらに深く基板１１０内にエッチングされる。
図３を参照すると、１つの実施形態においては、埋め込みバリア領域１２０がトレンチ１１７の側壁上に形成される。１つの実施形態においては、埋め込みバリア領域１２０は二酸化シリコン（ＳｉＯ２）からなるものとすることができる。１つの実施形態においては、埋め込みバリア領域１２０は、上から見ると環状の中空パイプ形状を有するものとすることができる。１つの実施形態においては、埋め込みバリア領域１２０の上面１２２は、基板１１０の上面１１２より高い。言い換えれば、埋め込みバリア領域１２０は、基板１１０及びマンドレル層１１５の両方と物理的に直接接する。
１つの実施形態においては、埋め込みバリア領域１２０の形成は、例示的にはＣＶＤ ＳｉＯ２（すなわち、二酸化シリコンの化学気相堆積）によって、トレンチ１１７の側壁及び底壁上に（点線で定められる）埋め込みバリア層１２０´を形成することにより開始することができる。次いで、埋め込みバリア層１２０´は、垂直方向１９０に下方エッチングされる（異方性エッチング）。結果として、埋め込みバリア領域１２０は、示されるように形成される。
図４を参照すると、１つの実施形態においては、埋め込みバリア領域１２０の上面１２２より高い上面１２４まで、トレンチ１１７内でシリコン材料をエピタキシャル成長させる。結果として、基板１１０はトレンチ１１７内に新しい上面１２４を有し、埋め込みバリア領域１２０は該基板１１０内に完全に隠れる（すなわち、埋め込まれる）。
図５を参照すると、１つの実施形態においては、ゲート・スペーサ領域１２５がトレンチ１１７の側壁上に形成される。１つの実施形態においては、ゲート・スペーサ領域１２５は、埋め込みバリア領域１２０と同様のものとすることができる（すなわち、上から見ると環状の中空パイプ形状を有する）。ゲート・スペーサ領域１２５はゲート電極を物理的により小さくするのに役立ち、それが、完成したトランジスタ１００においてより低いゲート・キャパシタンスとより速いスイッチング特性とを可能にする。１つの実施形態においては、ゲート・スペーサ領域１２５の形成は、埋め込みバリア領域１２０の形成と同様である。
より具体的には、ゲート・スペーサ領域１２５の形成は、例示的にはＣＶＤ ＳｉＯ２によって、トレンチ１１７の側壁及び底壁上に（点線で定められる）ゲート・スペーサ層１２５´を形成することにより開始することができる。次いで、ゲート・スペーサ層は、垂直方向１９０に下方エッチングされる。結果として、ゲート・スペーサ領域１２５は、示されるように形成される。
ゲート・スペーサ領域１２５が形成された後、１つの実施形態においては、埋め込みバリア領域１２０によって囲まれた（すなわち、範囲が定められた）埋め込みウェル領域１３０が高濃度ドープされる（１×１０１９〜１×１０２０不純物原子／ｃｍ３）。代替的な実施形態においては、埋め込みウェル領域１３０は、ゲート・スペーサ領域１２５が形成される前にドープされる。埋め込みウェル領域１３０の上のシリコン領域１３２は、チャネル領域１３２と呼ぶことができる。構造体１００がｎチャネル・トランジスタとなる場合には、埋め込みウェル領域１３０は、ｐ型不純物（例えば、ホウ素、インジウム、又はガリウム）で高濃度ドープされるべきである。反対に、構造体１００がｐチャネル・トランジスタとなる場合には、埋め込みウェル領域１３０は、ｎ型不純物（例えば、ヒ素、アンチモン、又はリン）で高濃度ドープされるべきである。
図６を参照すると、１つの実施形態においては、ゲート誘電体層１３５が、チャネル領域１３２の表面１２４の上に形成される。より具体的には、１つの実施形態においては、ゲート誘電体層１３５は、窒素の存在下で、チャネル領域１３２の上面１２４を熱酸化させることによって形成することができる。したがって、結果として得られるゲート誘電体層１３５は、二酸化シリコン及び窒化シリコンからなるものとすることができる。次に、ゲート領域１４０が、ゲート誘電体層１３５の上に形成される。１つの実施形態においては、ゲート領域１４０は、例示的には構造体１００全体の上にＣＶＤによって堆積し、それに続いて（マンドレル層１１５の上面１１６が露出するまで）平坦化ステップが行われるポリシリコンからなるものとすることができる。
図７を参照すると、１つの実施形態においては、マンドレル層１１５は、例示的には選択的エッチングによって（すなわち、マンドレル層１１５の窒化物と反応するが、それぞれゲート領域１４０及びゲート・スペーサ領域１２５のポリシリコン又は二酸化シリコンとは反応しない化学エッチャントを用いて）、除去される。１つの実施形態においては、化学エッチャントは高温のリン酸とすることができる。
次に、１つの実施形態においては、図８に示されるように、単結晶シリコン基板１１０の上面１１２がゲート誘電体層１３５より高いレベルになるまで、構造体１００の露出したシリコン領域の上に選択的にシリコンを成長させる。より具体的には、基板１１０及びチャネル領域１３２は共に単結晶シリコンからなるため、単結晶シリコンは、該基板１１０及び該チャネル領域１３２の両方から成長し、エピタキシャル成長の結果として結合して、該基板１１０の表面１１２を上昇させる。またエピタキシャル成長の結果として、ポリシリコンは、ポリシリコン・ゲート領域１４０の上面１４２から成長する。
次に図９を参照すると、１つの実施形態においては、ゲート・スペーサ領域１２５が拡大して、示されるようなゲート・スペーサ領域１４５になる。より具体的には、１つの実施形態においては、ゲート・スペーサ領域１４５は、二酸化シリコンの（ＣＶＤなどの）コンフォーマルな堆積によって形成することができる。次いで、新しく堆積したＳｉＯ２は、基板１１０の上面１１２及びゲート領域１４０の上面１４２を露出させ、該ゲート領域１４０の側壁上にゲート・スペーサ領域１４５を残すように、エッチバックされる。
次に、１つの実施形態においては、高濃度ドープされた（５×１０１９〜３×１０２０不純物原子／ｃｍ３）ソース／ドレイン領域１５０ａ及び１５０ｂが、基板１１０の上部領域に形成される。より具体的には、１つの実施形態においては、ソース／ドレイン領域１５０ａ及び１５０ｂは、ゲート・スペーサ領域１４５をマスクとして用い、イオン注入によってドープすることができる。このイオン注入ステップは、ポリシリコン・ゲート領域１４０にもドーパントを注入するが、このことは、該ゲート領域１４０の機能に悪影響を与えるものではない。構造体１００がｎチャネル・トランジスタとなる場合には、ソース／ドレイン領域１５０ａ及び１５０ｂには、ｎ型不純物（例えば、ヒ素、リン、又はアンチモン）が高濃度ドープされるべきである。
要約すると、高濃度ドープされた埋め込みウェル領域１３０がチャネル領域１３２の下に存在することにより、該埋め込みウェル領域１３０の電圧を制御することによって、製造を通じて許容できる誤差範囲内でトランジスタ１００の特定の目標しきい値電圧を達成することができる。さらに、埋め込みウェル領域１３０を囲み、それによって該埋め込みウェル領域１３０をソース／ドレイン領域１５０ａ及び１５０ｂから絶縁する埋め込みバリア領域１２０が存在することにより、該埋め込みウェル領域１３０と該ソース／ドレイン領域１５０ａとの間のリーク電流及び接合キャパシタンスと、該埋め込みウェル領域１３０と該ソース／ドレイン領域１５０ｂとの間のリーク電流及び接合キャパシタンスとが、構造体１００の作動の際に除去されるか又は少なくとも減少する。１つの実施形態においては、埋め込みバリア領域１２０の材料は、このようなリーク電流及び接合キャパシタンスを防止する（すなわち、本質的に除去する）効果を最大にするように選択することができる。
上述の実施形態においては、基板１１０は、ドープされないものとするか、あるいは、構造体１００がｎチャネル・デバイスとなる場合にはｐ型不純物を、又は構造体１００がｐチャネル・デバイスとなる場合にはｎ型不純物を、低濃度ドープすることができる。基板１１０は、シリコンの代わりに及び／又はシリコンと組み合わせて、他のいずれかの半導体材料からなるものとすることができる。
代替的な実施形態においては、トレンチ１１７（図２）は溝形状を持つものとすることができ、したがって、埋め込みバリア領域１２０（図３）は、該トレンチ１１７の対向する２つの側壁における２つの別個の領域からなるものとすることができる。
図１０から図１３は、本発明の実施形態に従って、異なる製造ステップを経る別の半導体構造体２００の断面図を示す。半導体構造体２００のための製造工程は、該半導体構造体２００のための製造工程においてシリコンオンインシュレータ（ＳＯＩ）基板２１０が用いられることを除いて、図１から図９の半導体構造体１００についての製造工程と同様である。
図１０を参照すると、１つの実施形態においては、半導体構造体２００の製造は、上面がマンドレル層２１５で覆われたシリコンオンインシュレータ（ＳＯＩ）基板２１０で開始する。ＳＯＩ基板２１０は、（１）上部半導体層２１０ａ、（２）下部半導体層２１０ｃ、及び（３）該上部半導体層２１０ａと該下部半導体層２１０ｃとの間に挟まれた電気絶縁体層２１０ｂからなるものとすることができる。１つの実施形態においては、マンドレル層２１５は、窒化シリコン（Ｓｉ３Ｎ４）などの窒化物からなるものとすることができる。次いで、トレンチ２１７がマンドレル層２１５を貫通してエッチングされ、ＳＯＩ基板２１０が該トレンチ２１７の底部で露出されるようにする。次に、１つの実施形態においては、図１１に示されるように、トレンチ２１７は、下部半導体層２１０ｃの上面２１１が該トレンチ２１７の底壁２１１において露出されるように、ＳＯＩ基板２１０内により深くエッチングされる。
その後の半導体構造体２００を形成するための製造ステップは、図１から図９の半導体構造体１００を形成するための製造ステップと同様である。より具体的には、図１２を参照すると、１つの実施形態においては、埋め込みバリア領域２２０をトレンチ２１７の側壁上に形成することができる。１つの実施形態においては、埋め込みバリア領域２２０の上面２２２は、ＳＯＩ基板２１０の上面２１２より高い。言い換えれば、埋め込みバリア領域２２０は、ＳＯＩ基板２１０及びマンドレル層２１５の両方と物理的に直接接する。
次いで、１つの実施形態においては、埋め込みバリア領域２２０の上面２２２より高い上面２２４まで、トレンチ２１７内でシリコン材料をエピタキシャル成長させる。結果として、基板領域２１０ｃはトレンチ２１７内に新しい上面２２４を有し、埋め込みバリア領域２２０は該基板領域２１０ｃ内に完全に隠れる（すなわち、埋め込まれる）。
半導体構造体２００の製造工程の残りのステップは、図１から図９の半導体構造体１００の製造工程と同様である。結果として、図１３の最終的な構造体２００は、該構造体２００が下層の絶縁体層２１０ｂを持つことを除いて、図９の構造体１００と同様である。より具体的には、半導体構造体２００は、ゲート領域２４０と、ゲート誘電体層２３５と、ゲート・スペーサ領域２４５と、ソース／ドレイン領域２５０ａ及び２５０ｂと、チャネル領域２３２と、埋め込みウェル領域２３０と、埋め込みバリア領域２２０と、下層の絶縁体層２１０ｃと、下部半導体層２１０ｃとを備える。
本発明の特定の実施形態を本明細書において例示の目的で説明したが、多くの修正及び変更が当業者には明らかとなるであろう。従って、特許請求の範囲は、本発明の本質的な精神及び範囲内にあるものとして、このような修正及び変更の全てを包含することを意図している。
１００、２００：半導体構造体
１１０：単結晶シリコン基板
１１５、２１５：マンドレル層
１１７、２１７：トレンチ
１２０、２２０：埋め込みバリア領域
１２０´：埋め込みバリア層
１２５、１４５、２４５：ゲート・スペーサ領域
１２５´：ゲート・スペーサ層
１３０、２３０：埋め込みウェル領域
１３２、２３２：チャネル領域
１３５、２３５：ゲート誘電体層
１４０、２４０：ゲート領域
１５０ａ、１５０ｂ、２５０ａ、２５０ｂ：ソース／ドレイン領域
２１０：シリコンオンインシュレータ（ＳＯＩ）基板
２１０ａ：上部半導体層
２１０ｂ：電気絶縁体層
２１０ｃ：下部半導体層
１１０：単結晶シリコン基板
１１５、２１５：マンドレル層
１１７、２１７：トレンチ
１２０、２２０：埋め込みバリア領域
１２０´：埋め込みバリア層
１２５、１４５、２４５：ゲート・スペーサ領域
１２５´：ゲート・スペーサ層
１３０、２３０：埋め込みウェル領域
１３２、２３２：チャネル領域
１３５、２３５：ゲート誘電体層
１４０、２４０：ゲート領域
１５０ａ、１５０ｂ、２５０ａ、２５０ｂ：ソース／ドレイン領域
２１０：シリコンオンインシュレータ（ＳＯＩ）基板
２１０ａ：上部半導体層
２１０ｂ：電気絶縁体層
２１０ｃ：下部半導体層
Claims (30)
- 第１及び第２のソース／ドレイン領域と、
前記第１及び第２のソース／ドレイン領域の間に配置されたチャネル領域と、
前記チャネル領域と物理的に接する埋め込みウェル領域と、
前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と前記第２のソース／ドレイン領域との間に配置される、埋め込みバリア領域と、
を備え、
前記埋め込みバリア領域が、前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間のリーク電流、及び該埋め込みウェル領域と前記第２のソース／ドレイン領域との間のリーク電流を防止するようにする、
半導体構造体。 - ゲート領域と、
前記ゲート領域と前記チャネル領域との間に配置され、該ゲート領域と該チャネル領域とを互いに電気的に絶縁するゲート誘電体層と、
をさらに備える、請求項１に記載の半導体構造体。 - 前記ゲート領域がリシリコンからなる、請求項２に記載の半導体構造体。
- 前記埋め込みバリア領域が二酸化シリコンからなる、請求項１に記載の半導体構造体。
- 前記第１及び第２のソース／ドレイン領域が高濃度ドープされる、請求項１に記載の半導体構造体。
- 前記埋め込みウェル領域が高濃度ドープされる、請求項１に記載の半導体構造体。
- 半導体構造体を形成するための方法であって、
（ａ）上面がマンドレル層で覆われた半導体基板を準備するステップと、
（ｂ）前記マンドレル層を貫通して前記基板内までトレンチをエッチングするステップと、
（ｃ）前記トレンチの側壁上に、前記基板及び前記マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、
（ｄ）前記トレンチ内に、埋め込みウェル領域とその上のチャネル領域とを形成するステップと、
（ｅ）第１及び第２のソース／ドレイン領域を形成するステップと、
を含み、
前記チャネル領域が、前記第１及び第２のソース／ドレイン領域の間に配置され、
前記埋め込みバリア領域が、前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と前記第２のソース／ドレイン領域との間に配置されるようにする、
方法。 - 前記埋め込みウェル領域が高濃度ドープされる、請求項７に記載の方法。
- 前記埋め込みバリア領域が、（１）前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間の接合キャパシタンス、及び（２）該埋め込みウェル領域と前記第２のソース／ドレイン領域との間の接合キャパシタンスを本質的に除去するようにする、請求項７に記載の方法。
- 前記埋め込みバリア領域が、（１）前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間のリーク電流、及び（２）該埋め込みウェル領域と前記第２のソース／ドレイン領域との間のリーク電流を本質的に除去するようにする、請求項７に記載の方法。
- 前記埋め込みバリア領域を形成する前記ステップは、
前記トレンチの側壁及び底壁上に、前記基板及び前記マンドレル層の両方と物理的に直接接するように埋め込みバリア層を堆積させるステップと、
前記埋め込みバリア層から前記埋め込みバリア領域を形成するために、前記トレンチの前記底壁において該埋め込みバリア層の一部をエッチングして取り除くステップと、
を含む、請求項７に記載の方法。 - 前記埋め込みバリア領域が二酸化シリコンからなる、請求項７に記載の方法。
- 前記埋め込みウェル領域及び前記チャネル領域を形成する前記ステップは、
ゲート下領域を形成して前記埋め込みバリア領域が前記ゲート下領域内に完全に埋め込まれるようにするために、半導体材料を前記トレンチ内に堆積させるステップと、
前記埋め込みバリア領域によって囲まれる前記ゲート下領域の一部をドープするステップと、
を含み、
前記ゲート下領域のドープされた部分によって前記埋め込みウェル領域を構成し、
前記埋め込みウェル領域上の前記ゲート下領域のドープされていない部分によって前記チャネル領域を構成する、
請求項７に記載の方法。 - 前記半導体材料は、シリコンをエピタキシャル成長させることによって前記トレンチ内に堆積する、請求項１３に記載の方法。
- 前記ゲート下領域の前記ドープされた部分はイオン注入によってドープされる、請求項１３に記載の方法。
- 前記チャネル領域の上にゲート誘電体層を形成するステップと、
第１及び第２のソース／ドレイン領域を形成する前記ステップの前に、前記ゲート誘電体層の上にゲート領域を形成するステップと、
をさらに含み、
前記ゲート領域が前記ゲート誘電体層によって前記チャネル領域から電気的に絶縁される、
請求項７に記載の方法。 - 半導体構造体を形成するための方法であって、
（ａ）上面がマンドレル層で覆われた半導体基板を準備するステップと、
（ｂ）前記マンドレル層を貫通して前記基板内までトレンチをエッチングするステップと、
（ｃ）前記トレンチの側壁上に、前記基板及び前記マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、
（ｄ）ゲート下領域を形成して前記埋め込みバリア領域が前記ゲート下領域内に完全に埋め込まれるようにするために、半導体材料を前記トレンチ内に堆積させるステップと、
（ｅ）前記トレンチの側壁上にゲート・スペーサ領域を形成するステップと、
（ｆ）前記ゲート下領域のドープされた部分が埋め込みウェル領域を構成し、前記埋め込みウェル領域上の該ゲート下領域のドープされていない部分がチャネル領域を構成するように、前記埋め込みバリア領域によって囲まれる該ゲート下領域の一部を前記トレンチを介してドープするステップと、
（ｇ）前記チャネル領域の上にゲート誘電体層を形成するステップと、
（ｈ）前記ゲート誘電体層の上に、該ゲート誘電体層によって前記チャネル領域から電気的に絶縁されるゲート領域を形成するステップと、
（ｉ）第１及び第２のソース／ドレイン領域を前記基板内に形成するステップと、
を含み、
前記チャネル領域が、前記第１及び第２のソース／ドレイン領域の間に配置され、
前記埋め込みバリア領域が、前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と前記第２のソース／ドレイン領域との間に配置され、
前記埋め込みバリア領域が、前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間のリーク電流、及び該埋め込みウェル領域と前記第２のソース／ドレイン領域との間のリーク電流を防止するようにする、
方法。 - 前記埋め込みバリア領域を形成する前記ステップは、
前記トレンチの側壁及び底壁上に、前記基板及び前記マンドレル層の両方と物理的に直接接するように埋め込みバリア層を堆積させるステップと、
前記埋め込みバリア層から前記埋め込みバリア領域を形成するために、前記トレンチの前記底壁において該埋め込みバリア層の一部をエッチングして取り除くステップと、
を含む、請求項１７に記載の方法。 - 前記埋め込みバリア領域が二酸化シリコンからなる、請求項１８に記載の方法。
- 前記ゲート・スペーサ領域を形成する前記ステップは、
前記トレンチの側壁及び底壁上にゲート・スペーサ層を形成するステップと、
前記ゲート・スペーサ層から前記ゲート・スペーサ領域を形成するために、前記トレンチの前記底壁上における前記ゲート・スペーサ層の一部を除去するステップと、
を含む、請求項１７に記載の方法。 - 半導体構造体を形成するための方法であって、
（ａ）上面がマンドレル層で覆われ、（１）上部半導体層、（２）下部半導体層、及び（３）前記上部半導体層と前記下部半導体層との間に挟まれた電気絶縁体層を含むシリコンオンインシュレータ（ＳＯＩ）基板を準備するステップと、
（ｂ）前記マンドレル層を貫通して前記ＳＯＩ基板内までトレンチをエッチングし、前記下部半導体層が前記トレンチの底壁において露出されるようにするステップと、
（ｃ）前記トレンチの側壁上に、前記ＳＯＩ基板及び前記マンドレル層の両方と物理的に直接接する埋め込みバリア領域を形成するステップと、
（ｄ）前記トレンチ内に、埋め込みウェル領域とその上のチャネル領域とを形成するステップと、
（ｅ）第１及び第２のソース／ドレイン領域を形成するステップと、
を含み、
前記チャネル領域が、前記第１及び第２のソース／ドレイン領域の間に配置され、
前記埋め込みバリア領域が、前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間、及び、該埋め込みウェル領域と前記第２のソース／ドレイン領域との間に配置されるようにする、
方法。 - 前記埋め込みウェル領域が高濃度ドープされる、請求項２１に記載の方法。
- 前記埋め込みバリア領域が、（１）前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間の接合キャパシタンス、及び（２）該埋め込みウェル領域と前記第２のソース／ドレイン領域との間の接合キャパシタンスを本質的に除去するようにする、請求項２１に記載の方法。
- 前記埋め込みバリア領域が、（１）前記埋め込みウェル領域と前記第１のソース／ドレイン領域との間のリーク電流、及び（２）該埋め込みウェル領域と前記第２のソース／ドレイン領域との間のリーク電流を本質的に除去するようにする、請求項２１に記載の方法。
- 前記埋め込みバリア領域を形成する前記ステップは、
前記トレンチの側壁及び底壁上に、前記基板及び前記マンドレル層の両方と物理的に直接接するように埋め込みバリア層を堆積させるステップと、
前記埋め込みバリア層から前記埋め込みバリア領域を形成するために、前記トレンチの前記底壁において該埋め込みバリア層の一部をエッチングして取り除くステップと、
を含む、請求項２１に記載の方法。 - 前記埋め込みバリア領域が二酸化シリコンからなる、請求項２１に記載の方法。
- 前記埋め込みウェル領域及び前記チャネル領域を形成する前記ステップは、
ゲート下領域を形成して前記埋め込みバリア領域が前記ゲート下領域内に完全に埋め込まれるようにするために、半導体材料を前記トレンチ内に堆積させるステップと、
前記埋め込みバリア領域によって囲まれる前記ゲート下領域の一部をドープするステップと、
を含み、
前記ゲート下領域のドープされた部分によって前記埋め込みウェル領域を構成し、
前記埋め込みウェル領域上の前記ゲート下領域のドープされていない部分によって前記チャネル領域を構成する、
請求項２１に記載の方法。 - 前記半導体材料は、シリコンをエピタキシャル成長させることによって前記トレンチ内に堆積する、請求項２７に記載の方法。
- 前記ゲート下領域の前記ドープされた部分はイオン注入によってドープされる、請求項２７に記載の方法。
- 前記チャネル領域の上にゲート誘電体層を形成するステップと、
第１及び第２のソース／ドレイン領域を形成する前記ステップの前に、前記ゲート誘電体層の上にゲート領域を形成するステップと、
をさらに含み、
前記ゲート領域は前記ゲート誘電体層によって前記チャネル領域から電気的に絶縁される、
請求項２１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/711,450 | 2004-09-20 | ||
| US10/711,450 US7271453B2 (en) | 2004-09-20 | 2004-09-20 | Buried biasing wells in FETS |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006093694A true JP2006093694A (ja) | 2006-04-06 |
| JP2006093694A5 JP2006093694A5 (ja) | 2008-09-18 |
| JP5116224B2 JP5116224B2 (ja) | 2013-01-09 |
Family
ID=36073039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005257269A Expired - Fee Related JP5116224B2 (ja) | 2004-09-20 | 2005-09-06 | Ｆｅｔにおける埋め込みバイアス・ウェル |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7271453B2 (ja) |
| JP (1) | JP5116224B2 (ja) |
| CN (1) | CN100448026C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527692A (ja) * | 2005-01-03 | 2008-07-24 | フリースケール セミコンダクター インコーポレイテッド | リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス |
| JP2012227509A (ja) * | 2011-04-05 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090004147A (ko) * | 2007-07-06 | 2009-01-12 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| CN102254824B (zh) * | 2010-05-20 | 2013-10-02 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
| CN102479709B (zh) * | 2010-11-24 | 2015-03-11 | 中芯国际集成电路制造(北京)有限公司 | 晶体管及其制作方法 |
| CN102623337B (zh) * | 2011-01-30 | 2014-12-03 | 中芯国际集成电路制造(北京)有限公司 | 晶体管及其制作方法 |
| CN102693915B (zh) * | 2011-03-22 | 2015-02-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| TW201513300A (zh) | 2013-09-17 | 2015-04-01 | Wave Semiconductor Inc | 基於矽晶絕緣體技術之多臨界電路 |
| WO2015152904A1 (en) | 2014-04-01 | 2015-10-08 | Empire Technology Development Llc | Vertical transistor with flashover protection |
| US9406750B2 (en) | 2014-11-19 | 2016-08-02 | Empire Technology Development Llc | Output capacitance reduction in power transistors |
| US11245020B2 (en) * | 2017-01-04 | 2022-02-08 | International Business Machines Corporation | Gate-all-around field effect transistor having multiple threshold voltages |
| CN117529102B (zh) * | 2024-01-03 | 2024-05-14 | 长鑫新桥存储技术有限公司 | 半导体结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118576A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体装置の製造方法 |
| JPH03169080A (ja) * | 1989-11-29 | 1991-07-22 | Nec Corp | 電界効果型トランジスタ |
| JPH09321294A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 半導体装置の製造方法 |
| JPH1012741A (ja) * | 1996-06-10 | 1998-01-16 | Lg Semicon Co Ltd | Ｍｏｓｆｅｔの構造及びその製造方法 |
| JPH118379A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH11238883A (ja) * | 1998-02-04 | 1999-08-31 | Lg Semicon Co Ltd | 半導体素子及びその製造方法 |
| JPH11330454A (ja) * | 1998-05-06 | 1999-11-30 | Lg Semicon Co Ltd | 半導体デバイス及びその製造方法 |
| JP2001203348A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 半導体装置及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885618A (en) | 1986-03-24 | 1989-12-05 | General Motors Corporation | Insulated gate FET having a buried insulating barrier |
| JP2537936B2 (ja) | 1986-04-23 | 1996-09-25 | エイ・ティ・アンド・ティ・コーポレーション | 半導体デバイスの製作プロセス |
| US4862232A (en) * | 1986-09-22 | 1989-08-29 | General Motors Corporation | Transistor structure for high temperature logic circuits with insulation around source and drain regions |
| US5290714A (en) | 1990-01-12 | 1994-03-01 | Hitachi, Ltd. | Method of forming semiconductor device including a CMOS structure having double-doped channel regions |
| US5250829A (en) | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
| KR960008735B1 (en) | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| US6001676A (en) | 1995-05-29 | 1999-12-14 | Matsushita Electronics Corporation | Semiconductor integrated circuit apparatus and associated fabrication |
| US5598367A (en) | 1995-06-07 | 1997-01-28 | International Business Machines Corporation | Trench EPROM |
| US5731619A (en) | 1996-05-22 | 1998-03-24 | International Business Machines Corporation | CMOS structure with FETS having isolated wells with merged depletions and methods of making same |
| US5923067A (en) | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
| US6097242A (en) | 1998-02-26 | 2000-08-01 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
| DE19853268C2 (de) * | 1998-11-18 | 2002-04-11 | Infineon Technologies Ag | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung |
| DE19946201C1 (de) | 1999-09-27 | 2000-12-14 | Infineon Technologies Ag | Anordnung zur Spannungspufferung bei dynamischen Speichern in CMOS-Technologie |
| JP2003060199A (ja) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP4044446B2 (ja) * | 2002-02-19 | 2008-02-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| US6664598B1 (en) | 2002-09-05 | 2003-12-16 | International Business Machines Corporation | Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control |
| US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
-
2004
- 2004-09-20 US US10/711,450 patent/US7271453B2/en not_active Expired - Fee Related
-
2005
- 2005-09-02 CN CNB2005100998038A patent/CN100448026C/zh active Active
- 2005-09-06 JP JP2005257269A patent/JP5116224B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-27 US US11/845,244 patent/US7732286B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118576A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体装置の製造方法 |
| JPH03169080A (ja) * | 1989-11-29 | 1991-07-22 | Nec Corp | 電界効果型トランジスタ |
| JPH09321294A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 半導体装置の製造方法 |
| JPH1012741A (ja) * | 1996-06-10 | 1998-01-16 | Lg Semicon Co Ltd | Ｍｏｓｆｅｔの構造及びその製造方法 |
| JPH118379A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH11238883A (ja) * | 1998-02-04 | 1999-08-31 | Lg Semicon Co Ltd | 半導体素子及びその製造方法 |
| JPH11330454A (ja) * | 1998-05-06 | 1999-11-30 | Lg Semicon Co Ltd | 半導体デバイス及びその製造方法 |
| JP2001203348A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527692A (ja) * | 2005-01-03 | 2008-07-24 | フリースケール セミコンダクター インコーポレイテッド | リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス |
| JP2012227509A (ja) * | 2011-04-05 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1753188A (zh) | 2006-03-29 |
| US7732286B2 (en) | 2010-06-08 |
| US7271453B2 (en) | 2007-09-18 |
| US20070293010A1 (en) | 2007-12-20 |
| CN100448026C (zh) | 2008-12-31 |
| US20060060918A1 (en) | 2006-03-23 |
| JP5116224B2 (ja) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116224B2 (ja) | Ｆｅｔにおける埋め込みバイアス・ウェル | |
| KR101175342B1 (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US8263444B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
| US7482656B2 (en) | Method and structure to form self-aligned selective-SOI | |
| US20040007737A1 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
| US20050040463A1 (en) | Transistor structures and processes for forming same | |
| KR100737920B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US10199392B2 (en) | FinFET device having a partially dielectric isolated fin structure | |
| US10128358B2 (en) | Transistor having a monocrystalline connection | |
| JP2013545306A (ja) | 拡張されたドレインｍｏｓトランジスタ | |
| JP2004507088A (ja) | トレンチゲート半導体装置の製造方法 | |
| US8604520B2 (en) | Vertical transistor and array of vertical transistor | |
| US5895243A (en) | Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors | |
| KR101206628B1 (ko) | 산화물 영역 형성 방법, 반도체 구조체, 집적 회로 및ｍｏｓ 장치 | |
| JP2003046082A (ja) | 半導体装置及びその製造方法 | |
| KR100259593B1 (ko) | 반도체장치의 제조 방법 | |
| US9105650B2 (en) | Lateral bipolar transistor and CMOS hybrid technology | |
| KR100743652B1 (ko) | Ｓｏｉ 소자의 제조방법 | |
| US20240128374A1 (en) | Metal oxide semiconductor devices and integration methods | |
| JP3361110B2 (ja) | Ｃｍｏｓ構造を製作する方法 | |
| US9653365B1 (en) | Methods for fabricating integrated circuits with low, medium, and/or high voltage transistors on an extremely thin silicon-on-insulator substrate | |
| KR20030090214A (ko) | 비. 오. 디(ｂｏｄ) 구조를 갖는 트랜지스터 및 그 형성방법 | |
| KR20000073735A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20100073778A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20050050909A (ko) | Ｓｏｉ 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |