KR101639261B1 - 하이브리드 반도체 소자 및 하이브리드 반도체 모듈 - Google Patents
하이브리드 반도체 소자 및 하이브리드 반도체 모듈 Download PDFInfo
- Publication number
- KR101639261B1 KR101639261B1 KR1020150070828A KR20150070828A KR101639261B1 KR 101639261 B1 KR101639261 B1 KR 101639261B1 KR 1020150070828 A KR1020150070828 A KR 1020150070828A KR 20150070828 A KR20150070828 A KR 20150070828A KR 101639261 B1 KR101639261 B1 KR 101639261B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- substrate
- silicon
- semiconductor device
- group
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 239000000758 substrate Substances 0.000 claims description 51
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 7
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910021426 porous silicon Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 5
- 239000002033 PVDF binder Substances 0.000 claims description 5
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 2
- 229910002113 barium titanate Inorganic materials 0.000 claims description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 2
- RZEADQZDBXGRSM-UHFFFAOYSA-N bismuth lanthanum Chemical compound [La].[Bi] RZEADQZDBXGRSM-UHFFFAOYSA-N 0.000 claims description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 claims description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 16
- 230000006386 memory function Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자와 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있는 하이브리드 반도체 모듈에 관한 것이다.
본 발명에 따르면 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자를 복수 개 포함하는 제1 소자 그룹; 상기 반도체 소자를 복수 개 포함하는 제2 소자 그룹; 상기 제1 소자 그룹 및 상기 제2 소자 그룹 각각에 인가되는 전압을 동적으로 결정하는 동작 제어부; 및 상기 동작 제어부의 제어에 따라서 제1 전압 및 제2 전압을 상기 제1 소자 그룹 및 상기 제2 소자 그룹에 각각 인가하는 전압 인가부를 포함하는 하이브리드 반도체 모듈이 제공된다.
본 발명에 따르면 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자를 복수 개 포함하는 제1 소자 그룹; 상기 반도체 소자를 복수 개 포함하는 제2 소자 그룹; 상기 제1 소자 그룹 및 상기 제2 소자 그룹 각각에 인가되는 전압을 동적으로 결정하는 동작 제어부; 및 상기 동작 제어부의 제어에 따라서 제1 전압 및 제2 전압을 상기 제1 소자 그룹 및 상기 제2 소자 그룹에 각각 인가하는 전압 인가부를 포함하는 하이브리드 반도체 모듈이 제공된다.
Description
본 발명은 하이브리드 반도체 소자 및 하이브리드 반도체 모듈에 관한 것으로, 더욱 구체적으로는 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자와 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있는 하이브리드 반도체 모듈에 관한 것이다.
사물 인터넷(IoT, Internet of Things)은 가전 제품, 모바일 기기, 웨어러블 컴퓨터 등의 각종 사물에 센서와 통신 기능을 내장하여 인터넷에 연결하는 기술을 지칭한다. 사물 인터넷의 보급에 따라서 처리해야 할 정보의 양이 예컨대 현재 대비 최대 백만배 이상 큰 폭으로 증가할 것으로 예상된다.
특히 모바일 기기와 관련해서, 저전력, 고성능 및 고집적 반도체 소자의 구현이 필수적이다.
저전력 반도체 소자를 구현하기 위해서는 현재 반도체 소자에 주로 사용되는 CMOS 트랜지스터에서 구동 전압을 감소시키는 것이 필수적이다.
반도체 소자에 주로 사용되는 CMOS 트랜지스터의 전력 밀도는 원자로(Nuclear Reactor)의 전력 밀도에 상응하는 수준으로 매우 높은 편이다. 전력 밀도는 구동 전압(VDD)의 제곱에 비례하므로, 전력 밀도를 감소시키기 위해서는 구동 전압의 감소가 반드시 필요하다. 구동 전압을 낮추기 위해서는 상온에서 서브스레숄드 슬로프(subthreshold slope, SS)의 물리적 한계치인 60mV/dec보다 작은 값을 가지는 트랜지스터 개발이 절실히 필요한 상황이다.
고성능 및 고집적 반도체 소자를 구현하기 위해서는 반도체 칩 내에 메모리 기능과 로직 기능을 통합하는 것이 필수적이다.
종래의 경우 메모리 칩과 로직 칩을 별도로 배치하는 형태로 반도체 시스템이 구현되었다. 이를 개선하기 위해서 소위 SoC(system-on-chip) 형태로 하나의 칩 내에 메모리 기능과 로직 기능을 통합하여 고성능 및 고집적 반도체 소자를 구현하는 방식이 개발되었다.
예컨대 "고유전율 게이트 절연막의 제조방법"이라는 명칭의 한국등록특허 제10-0329282호는 하나의 칩 내에 메모리 부분과 로직 부분이 동시에 존재하는 반도체 소자에 적용하기 위해서 고유전율 박막 부분의 특정 부분의 두께를 상이하게 형성하여 메모리 소자 부분과 로직 소자 부분의 특성을 모두 만족시킬 수 있는 방법을 개시하고 있다.
그러나 SoC는 설계 단계부터 메모리 기능과 로직 기능이 각각 설정되어서 개발되며, 일단 제조된 이후에 메모리 기능이 더 필요하거나 로직 기능이 더 필요한 경우에도 조정이 불가능하다는 단점이 있다. 예컨대 용도에 따라서 메모리 기능이 더 필요한 경우에는 메모리 칩을 추가적으로 설치하거나 SoC 칩을 추가로 사용할 수밖에 없다. 마찬가지로 로직 기능이 더 필요한 경우에는 로직 칩을 추가적으로 설치하거나 SoC 칩을 추가로 사용할 수밖에 없다.
한국등록특허 제10-0329282호에서도 하나의 칩 내에 메모리 부분과 로직 부분이 동시에 존재하는 반도체 소자에 적용하기 위해서 고유전율 박막 부분의 특정 부분의 두께를 상이하게 형성하여 메모리 소자 부분과 로직 소자 부분의 특성을 모두 만족시킬 수 있도록 고유전율 게이트 절연막을 제조하는 방법을 개시하고 있지만, 메모리 소자 부분과 로직 소자 부분의 고유전율 박막 부분의 두께가 다르므로, 일단 제조된 반도체 소자에서 메모리 소자와 로직 소자의 비율을 동적으로 조정하여 사용할 수는 없다.
따라서 다양한 용도에 적용하기가 어렵고 특정 목적에 적합한 SoC만을 개발할 수 있다는 단점이 있다.
본 발명의 목적은 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자와 메모리 기능으로 동작하는 부분과 로직 기능으로 동작하는 부분을 포함하고 인가되는 전압을 기초로 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있는 하이브리드 반도체 모듈을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자; 및 제1 전압 및 제2 전압 중 하나를 상기 반도체 소자에 인가하는 전압 인가부를 포함하는 하이브리드 반도체 소자를 제공한다.
본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 반도체 소자는, 기판; 상기 기판에 형성되는 소스 영역 및 드레인 영역; 상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층; 상기 유전체층 상에 배치되는 제1 전극층; 상기 제1 전극층 상에 배치되는 강유전체층; 및 상기 강유전체층 상에 배치되는 제2 전극층을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 반도체 소자는, 상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서를 더 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI(Silicon-on-insulator) 기판, GOI(Germanium-on-insulator) 기판 및 SGOI(Silicon-Germanium-on-insulator) 기판 중 어느 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑될 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 강유전체층은 PVDF [poly(vinylidenefluoride)], P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)], PZT (lead zirconate titanate), BTO (barium titanate), BLT (bismuth lanthanum titanate), SBT (strontium bismuth tantalate), SLT (near-stoichiometric lithium tantalate), 실리콘 도핑된 산화하프늄(Si-doped HfO2) 및 산화하프늄지르코늄(HfZrO2)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 제1 스페이서 및 제2 스페이서는 질화실리콘(silicon nitride), 불소 도핑된 산화실리콘(fluorine-doped silicon dioxide), 탄소-도핑된 산화실리콘(carbon-doped silicon dioxide), 다공성 산화 실리콘(porous silicon dioxide)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자에 있어서, 상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및 상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부를 더 포함할 수 있다.
또한 본 발명은 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자를 복수 개 포함하는 제1 소자 그룹; 상기 반도체 소자를 복수 개 포함하는 제2 소자 그룹; 상기 제1 소자 그룹 및 상기 제2 소자 그룹 각각에 인가되는 전압을 동적으로 결정하는 동작 제어부; 및 상기 동작 제어부의 제어에 따라서 제1 전압 및 제2 전압을 상기 제1 소자 그룹 및 상기 제2 소자 그룹에 각각 인가하는 전압 인가부를 포함하는 하이브리드 반도체 모듈을 제공한다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 반도체 소자는, 기판; 상기 기판에 형성되는 소스 영역 및 드레인 영역; 상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층; 상기 유전체층 상에 배치되는 제1 전극층; 상기 제1 전극층 상에 배치되는 강유전체층; 및 상기 강유전체층 상에 배치되는 제2 전극층을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 반도체 소자는, 상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서를 더 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI기판, GOI 기판 및 SGOI 기판 중 어느 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑될 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 강유전체층은 PVDF, P(VDF-TrFE), PZT, BTO, BLT, SBT, SLT, 실리콘 도핑된(Si-doped) HfO2 및 HfZrO2를 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 제1 스페이서 및 제2 스페이서는 질화실리콘, 불소 도핑된 산화실리콘, 탄소-도핑된 산화실리콘, 다공성 산화 실리콘을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 모듈에 있어서, 상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및 상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부를 더 포함할 수 있다.
본 발명에 따르면 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자와 메모리 기능으로 동작하는 부분과 로직 기능으로 동작하는 부분을 포함하고 인가되는 전압을 기초로 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있는 하이브리드 반도체 모듈을 제공할 수 있다. 따라서 다양한 용도에 적용될 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자 및 하이브리드 반도체 모듈은 60mV/dec 이하의 서브스레숄드 슬로프를 가질 수 있으므로 전력 소모를 최소화할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자 및 하이브리드 반도체 모듈은 기존 CMOS 소자의 제조 공정을 이용하여 제조할 수 있으므로 제조 비용을 최소화할 수 있다.
도 1은 본 발명에 따른 하이브리드 반도체 소자의 예시적인 블록도를 나타내는 도면.
도 2는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 예시적인 구성을 나타내는 도면.
도 3은 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 전압에 따른 동작 특성을 나타내는 도면.
도 4는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 전압에 따른 동작 특성을 나타내는 도면.
도 5는 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 블록도를 나타내는 도면.
도 6은 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 동작을 나타내는 도면.
도 7은 본 발명에 따른 하이브리드 반도체 모듈의 다른 예시적인 동작을 나타내는 도면.
도 8은 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면.
도 9는 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면이다.
도 2는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 예시적인 구성을 나타내는 도면.
도 3은 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 전압에 따른 동작 특성을 나타내는 도면.
도 4는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 전압에 따른 동작 특성을 나타내는 도면.
도 5는 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 블록도를 나타내는 도면.
도 6은 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 동작을 나타내는 도면.
도 7은 본 발명에 따른 하이브리드 반도체 모듈의 다른 예시적인 동작을 나타내는 도면.
도 8은 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면.
도 9는 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면이다.
이하, 본 발명의 하이브리드 반도체 소자 및 하이브리드 반도체 모듈의 실시예를 첨부한 도면을 참조로 보다 구체적으로 설명한다.
도 1은 본 발명에 따른 하이브리드 반도체 소자의 예시적인 블록도를 나타내는 도면이다.
도 1을 참조하면, 본 발명에 따른 하이브리드 반도체 소자는, 반도체 소자(100)와, 전압 인가부(200)를 포함한다. 또한 도 1을 참조하면, 본 발명에 따른 하이브리드 반도체 소자는, 제1 전압 공급부(300)와, 제2 전압 공급부(400)를 더 포함할 수 있다.
반도체 소자(100)는 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작한다.
예컨대 제1 전압이 인가되면 반도체 소자(100)는 로직 소자로 동작하고, 제2 전압이 인가되면 반도체 소자(100)는 메모리 소자로 동작한다. 바람직하게는 제2 전압은 제1 전압에 비해서 높다.
반도체 소자(100)에 대해서는 도 2를 참조로 보다 상세히 설명한다.
전압 인가부(200)는 제1 전압 및 제2 전압 중 어느 하나를 반도체 소자(100)에 인가한다.
즉 전압 인가부(200)는 예컨대 반도체 소자(100)를 로직 소자로 동작시키려는 경우에는 제1 전압을 반도체 소자(100)에 인가하고, 예컨대 반도체 소자(100)를 메모리 소자로 동작시키려는 경우에는 제2 전압을 반도체 소자(100)에 인가한다.
한편 제1 전압 공급부(300)는 제1 전압을 전압 인가부(200)로 공급한다. 제2 전압 공급부(400)는 제2 전압을 전압 인가부(200)로 공급한다.
도 2는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 예시적인 구성을 나타내는 도면이다. 도 2에서 반도체 소자는 설명을 위해서 모식적으로 도시되며, 각 구성 요소의 크기 또는 비율은 설명을 위해서 개략적으로 도시된다. 또한 도 2에서는 설명을 위해서 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 모식적인 구성이 도시될 뿐이며, 예컨대 금속 배선이나 패드 등은 생략되어 있음을 주의하여야 한다.
도 2를 참조하면, 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자(100)는, 기판(110)과, 소스 영역(120)과, 드레인 영역(130)과, 유전체층(140)과, 제1 전극층(150)과, 강유전체층(160)과, 제2 전극층(170)을 포함한다. 또한 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자(100)는 제1 스페이서(spacer)(180)와 제2 스페이서(190)를 더 포함할 수 있다.
기판(110)은 예컨대 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI기판, GOI 기판 및 SGOI 기판 중 어느 하나를 이용할 수 있다.
소스 영역(120)과 드레인 영역(130)은 도 2에 도시되듯이 기판(110)에 형성된다. 소스 영역(120)과 드레인 영역(130)은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑될 수 있다. 소스 영역(120)과 드레인 영역(130)은 종래의 MOS 구조와 동일하므로, 이에 대해서 상세한 설명은 생략한다.
유전체층(140)은 기판(110) 상에 배치되며, 도 2에 도시되듯이 소스 영역(120)과 드레인 영역(130)의 사이에 위치하도록 배치된다.
유전체층(140)은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
제1 전극층(150)은 유전체층(140) 상에 배치된다. 보다 구체적으로 제1 전극층(150)은 유전체층(140)과 강유전체층(160) 사이에 배치된다.
제1 전극층(150)은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
보다 구체적으로 제1 전극층(150)은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다. 예컨대 질화탄탈룸(TaN) 등의 질화물, 산화루테늄(RuO2) 등의 산화물을 포함할 수 있다.
강유전체층(160)은 제1 전극층(150) 상에 배치된다. 보다 구체적으로 강유전체층(160)은 제1 전극층(150)과 제2 전극층(170) 사이에 배치된다.
강유전체층(160)은 PVDF, P(VDF-TrFE), PZT, BTO, BLT, SBT, SLT, 실리콘 도핑된(Si-doped) HfO2 및 HfZrO2를 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
강유전체층(160)은 네거티브 커패시턴스를 가지는 커패시터로서 작용한다.
강유전체층(160)을 구성하는 강유전체 재료는 특정한 외부 에너지 이상의 힘을 받게 되면 분자의 위상이 변화하게 되고, 따라서 기존의 커패시터와는 달리 물질의 위상이 변화하는 동안에 네거티브 에너지를 가지는 구간이 발생하기 때문이다.
따라서 강유전체층(160)을 통하여 특정한 구간에서 네거티브 커패시턴스를 가지는 커패시터를 구현할 수 있다.
한편 강유전체층(160)에 의해서 본 발명에 따른 하이브리드 반도체 소자의 전체적인 커패시턴스는 증가하게 되고, 따라서 전압이 증폭되는 것과 동일한 효과를 나타낸다. 따라서 본 발명에 따른 하이브리드 반도체 소자의 게이트 스택에서 전압 증폭을 구현할 수 있고, 특히 표면 전압을 증가시킬 수 있고 또한 본 발명에 따른 하이브리드 반도체 소자의 스위칭 속도도 향상시킬 수 있다. 따라서 반도체 소자, 예컨대 CMOS의 서브스레숄드 슬로프를 물리적 한계치인 60mV/dec이하로 구현할 수 있다. 또한 예컨대 CMOS의 구동 전압을 0.5V 이하로 구현할 수 있어서 저전력 소자를 구현할 수 있다.
제2 전극층(170)은 강유전체층(160) 상에 배치된다.
제2 전극층(170)은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다.
보다 구체적으로 제2 전극층(170)은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함할 수 있다. 예컨대 질화탄탈룸(TaN) 등의 질화물, 산화루테늄(RuO2) 등의 산화물을 포함할 수 있다.
제2 전극층(170)은 제1 전극층(150)과 동일한 물질을 포함할 수도 있지만, 제1 전극층(150)과 다른 물질을 포함할 수 도 있다.
도 2를 참조하면, 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자(100)는 제1 스페이서(180)와 제2 스페이서(190)를 더 포함할 수 있다.
제1 스페이서(180)는 소스 영역(120) 상에서 유전체층(140) 내지 제2 전극층(170)의 측면을 도포한다.
제1 스페이서(180)는 질화실리콘, 불소 도핑된 산화실리콘, 탄소-도핑된 산화실리콘, 다공성 산화 실리콘을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
제2 스페이서(190)는 드레인 영역(130) 상에서 유전체층(140) 내지 제2 전극층(170)의 측면을 도포한다.
제2 스페이서(190)는 질화실리콘, 불소 도핑된 산화실리콘, 탄소-도핑된 산화실리콘, 다공성 산화 실리콘을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
제1 스페이서(180)와 제2 스페이서(190)는 본 발명에 따른 반도체 소자(100)의 동작 신뢰도를 향상시키기 위해서 배치된다.
한편 도 2를 참조하면, 소스 영역(120)은 접지되며, 드레인 영역(130)에는 드레인 전압(VD)이 인가되고, 제2 금속층(170)에는 게이트 전압(VG)이 인가된다.
전술한 전압 인가부(200)는 특히 드레인 영역(130)에 제1 전압 또는 제2 전압을 인가하도록 구성된다.
또는 도 2에 도시된 바와는 다르게 소스 영역(120)에 소스 전압(VS)이 인가되고, 드레인 영역(130)은 접지되며, 제2 금속층(170)에는 게이트 전압(VG)이 인가될 수도 있다. 이 경우 전술한 전압 인가부(200)는 특히 소스 영역(120)에 제1 전압 또는 제2 전압을 인가하도록 구성된다.
도 3 내지 도 4는 본 발명에 따른 하이브리드 반도체 소자에 구비되는 반도체 소자의 전압에 따른 동작 특성을 나타내는 도면이다.
도 3을 참조하면, 반도체 소자(100)의 드레인 영역(130)에 제1 전압이 인가되는 경우의 게이트 전압(VG)과 드레인 전류(ID)의 관계를 도시한다.
도시되듯이, 게이트 전압에 따라서 드레인 전류가 스티프(steep)하게 변화되며, 서브스레숄드 슬로프(SS)의 물리적 한계치인 60mV/dec보다 작다. 따라서 제1 전압으로서 낮은 드레인 전압(Low VD)이 드레인 영역(130)에 인가되면, 반도체 소자(100)는 전력을 적게 소모하는 로직 소자로서 동작할 수 있다.
도 4를 참조하면, 반도체 소자(100)의 드레인 영역(130)에 제2 전압이 인가되는 경우의 게이트 전압(VG)과 드레인 전류(ID)의 관계를 도시한다.
도시되듯이, 게이트 전압(VG)과 드레인 전류(ID)의 관계를 참조하면, 스티프(steep)한 메모리 윈도우를 가진다는 것을 확인할 수 있다. 따라서 제2 전압으로서 높은 드레인 전압(High VD)이 드레인 영역(130)에 인가되면, 반도체 소자(100)는 전력을 적게 소모하는 메모리 소자로서 동작할 수 있다.
이상에서 설명한 바와 같이 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자를 제공할 수 있다.
도 5는 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 블록도를 나타내는 도면이다.
도 5를 참조하면, 본 발명에 따른 하이브리드 반도체 모듈은 제1 소자 그룹(1000)과, 제2 소자 그룹(2000)과, 동작 제어부(3000)와, 전압 인가부(4000)를 포함한다. 또한 도 5를 참조하면, 본 발명에 따른 하이브리드 반도체 모듈은, 제1 전압 공급부(5000)와, 제2 전압 공급부(6000)를 더 포함할 수 있다.
제1 소자 그룹(1000)과, 제2 소자 그룹(2000)은 각각 도 2 내지 도 4를 참조로 설명한 본 발명에 따른 반도체 소자(100)를 복수 개 포함한다.
즉 제1 소자 그룹(1000)은 도 2 내지 도 4를 참조로 설명한 본 발명에 따른 반도체 소자(100)를 복수 개 포함하고, 제1 소자 그룹(1000)에 인가되는 전압에 따라서 제1 소자 그룹(1000) 내의 복수 개의 반도체 소자(100)는 전체적으로 로직 소자 또는 메모리 소자로서 동작한다.
제2 소자 그룹(2000) 역시 마찬가지이다.
동작 제어부(3000)는 제1 소자 그룹(1000) 및 제2 소자 그룹(2000) 각각에 인가되는 전압을 동적으로 결정한다.
예컨대 제1 소자 그룹(1000) 내의 복수 개의 반도체 소자(100)를 로직 소자로 동작시키려는 경우에는 제1 전압을 제1 소자 그룹(1000)에 인가하고 메모리 소자로 동작시키려는 경우에는 제2 전압을 제1 소자 그룹(1000)에 인가한다.
마찬가지로 제2 소자 그룹(2000) 내의 복수 개의 반도체 소자(100)를 로직 소자로 동작시키려는 경우에는 제1 전압을 제2 소자 그룹(2000)에 인가하고 메모리 소자로 동작시키려는 경우에는 제2 전압을 제2 소자 그룹(2000)에 인가한다.
동작 제어부(3000)의 결정에 따라서 제1 소자 그룹(1000) 및 제2 소자 그룹(2000)은 로직 소자 또는 메모리 소자로서 동작한다. 따라서 본 발명에 따른 하이브리드 반도체 모듈은 로직 소자가 필요한 경우에는 로직 소자로서 메모리 소자가 필요한 경우에는 메모리 소자로서 동작시킬 수 있다.
전압 인가부(4000)는 동작 제어부(3000)의 제어에 따라서 제1 전압 및 제2 전압을 제1 소자 그룹(1000) 및 제2 소자 그룹(2000)에 각각 인가한다.
한편 제1 전압 공급부(7000)는 제1 전압을 전압 인가부(4000)로 공급하고, 제2 전압 공급부(8000)는 제2 전압을 전압 인가부(4000)로 공급한다.
도 6은 본 발명에 따른 하이브리드 반도체 모듈의 예시적인 동작을 나타내는 도면이다.
도 5에서는 설명의 편의상 제1 소자 그룹(1000) 및 제2 소자 그룹(2000)만을 도시하였지만, 도 6에서는 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)의 4가지 그룹을 가지는 하이브리드 반도체 모듈을 예로 들어서 설명한다.
예컨대 본 발명에 따른 하이브리드 반도체 모듈이 로직 소자와 메모리 소자를 각각 50:50의 비율로 사용하도록 설정되는 경우이다.
동작 제어부(3000)는 제1 소자 그룹(1000) 및 제2 소자 그룹(2000) 각각에 제1 전압을 인가하고, 제1 소자 그룹(1000) 및 제2 소자 그룹(2000)은 로직 소자로서 동작한다. 또한 동작 제어부(3000)는 제3 소자 그룹(7000) 및 제4 소자 그룹(8000) 각각에 제2 전압을 인가하고, 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)은 메모리 소자로서 동작한다.
도 7은 본 발명에 따른 하이브리드 반도체 모듈의 다른 예시적인 동작을 나타내는 도면이다. 도 7에서는 도 6과 마찬가지로 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)의 4가지 그룹을 가지는 하이브리드 반도체 모듈을 예로 들어서 설명한다.
예컨대 본 발명에 따른 하이브리드 반도체 모듈이 로직 소자와 메모리 소자를 각각 75:25의 비율로 사용하도록 설정되는 경우이다.
동작 제어부(3000)는 제1 소자 그룹(1000), 제2 소자 그룹(2000) 및 제3 소자 그룹(7000) 각각에 제1 전압을 인가하고, 제1 소자 그룹(1000), 제2 소자 그룹(2000) 및 제3 소자 그룹(7000)은 로직 소자로서 동작한다. 또한 동작 제어부(3000)는 제4 소자 그룹(8000) 각각에 제2 전압을 인가하고, 제4 소자 그룹(8000)은 메모리 소자로서 동작한다.
도 8은 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면이다.
도 8에서는 도 6과 마찬가지로 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)의 4가지 그룹을 가지는 하이브리드 반도체 모듈을 예로 들어서 설명한다.
예컨대 본 발명에 따른 하이브리드 반도체 모듈을 전부 로직 소자로 사용하도록 설정되는 경우이다.
동작 제어부(3000)는 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000) 각각에 제1 전압을 인가하고, 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)은 로직 소자로서 동작한다.
도 9는 본 발명에 따른 하이브리드 반도체 모듈의 또 다른 예시적인 동작을 나타내는 도면이다.
도 9에서는 도 6과 마찬가지로 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)의 4가지 그룹을 가지는 하이브리드 반도체 모듈을 예로 들어서 설명한다.
예컨대 본 발명에 따른 하이브리드 반도체 모듈을 전부 메모리 소자로 사용하도록 설정되는 경우이다.
동작 제어부(3000)는 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000) 각각에 제2 전압을 인가하고, 제1 소자 그룹(1000), 제2 소자 그룹(2000), 제3 소자 그룹(7000) 및 제4 소자 그룹(8000)은 메모리 소자로서 동작한다.
이상에서 설명한 바와 같이 본 발명에 따른 하이브리드 반도체 모듈은 인가되는 전압에 따라서 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있다.
따라서 동일한 본 발명에 따른 하이브리드 반도체 모듈을 다양한 용도에 적용할 수 있다. 또한 일단 적용된 경우더라도 상황에 따라서 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있다.
비록 본 발명의 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다.
따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 범위는 아래의 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따르면 인가되는 전압을 기초로 메모리 소자 또는 로직 소자로 동작하는 하이브리드 반도체 소자와 메모리 기능으로 동작하는 부분과 로직 기능으로 동작하는 부분을 포함하고 인가되는 전압을 기초로 메모리 기능으로 동작하는 부분 및 로직 기능으로 동작하는 부분의 비율을 동적으로 조정할 수 있는 하이브리드 반도체 모듈을 제공할 수 있다. 따라서 다양한 용도에 적용될 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자 및 하이브리드 반도체 모듈은 60mV/dec 이하의 서브스레숄드 슬로프를 가질 수 있으므로 전력 소모를 최소화할 수 있다.
또한 본 발명에 따른 하이브리드 반도체 소자 및 하이브리드 반도체 모듈은 기존 CMOS 소자의 제조 공정을 이용하여 제조할 수 있으므로 제조 비용을 최소화할 수 있다.
100: 반도체 소자 110: 기판
120: 소스 영역 130: 드레인 영역
140: 유전체층 150: 제1 전극층
160: 강유전체층 170: 제2 전극층
180: 제1 스페이서 190: 제2 스페이서
200: 전압 인가부 300: 제1 전압 공급부
400: 제2 전압 공급부
1000: 제1 소자 그룹 2000: 제2 소자 그룹
3000: 동작 제어부 4000: 전압 인가부
5000: 제1 전압 공급부 6000: 제2 전압 공급부
7000: 제3 소자 그룹 8000: 제4 소자 그룹
120: 소스 영역 130: 드레인 영역
140: 유전체층 150: 제1 전극층
160: 강유전체층 170: 제2 전극층
180: 제1 스페이서 190: 제2 스페이서
200: 전압 인가부 300: 제1 전압 공급부
400: 제2 전압 공급부
1000: 제1 소자 그룹 2000: 제2 소자 그룹
3000: 동작 제어부 4000: 전압 인가부
5000: 제1 전압 공급부 6000: 제2 전압 공급부
7000: 제3 소자 그룹 8000: 제4 소자 그룹
Claims (24)
- 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자; 및
제1 전압 및 제2 전압 중 하나를 상기 반도체 소자에 인가하는 전압 인가부
를 포함하되,
상기 반도체 소자는,
기판;
상기 기판에 형성되는 소스 영역 및 드레인 영역;
상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층;
상기 유전체층 상에 배치되는 제1 전극층;
상기 제1 전극층 상에 배치되는 강유전체층; 및
상기 강유전체층 상에 배치되는 제2 전극층
을 포함하는 것인 하이브리드 반도체 소자. - 삭제
- 제1항에 있어서,
상기 반도체 소자는,
상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서
를 더 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI(Silicon-on-insulator) 기판, GOI(Germanium-on-insulator) 기판 및 SGOI(Silicon-Germanium-on-insulator) 기판 중 어느 하나를 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑되는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 강유전체층은 PVDF [poly(vinylidenefluoride)], P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)], PZT (lead zirconate titanate), BTO (barium titanate), BLT (bismuth lanthanum titanate), SBT (strontium bismuth tantalate), SLT (near-stoichiometric lithium tantalate), 실리콘 도핑된 산화하프늄(Si-doped HfO2) 및 산화하프늄지르코늄(HfZrO2)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 소자. - 제3항에 있어서,
상기 제1 스페이서 및 제2 스페이서는 질화실리콘(silicon nitride), 불소 도핑된 산화실리콘(fluorine-doped silicon dioxide), 탄소-도핑된 산화실리콘(carbon-doped silicon dioxide), 다공성 산화 실리콘(porous silicon dioxide)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가하는 것인 하이브리드 반도체 소자. - 제1항에 있어서,
상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및
상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부
를 더 포함하는 하이브리드 반도체 소자. - 인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자를 복수 개 포함하는 제1 소자 그룹;
상기 반도체 소자를 복수 개 포함하는 제2 소자 그룹;
상기 제1 소자 그룹 및 상기 제2 소자 그룹 각각에 인가되는 전압을 동적으로 결정하는 동작 제어부; 및
상기 동작 제어부의 제어에 따라서 제1 전압 및 제2 전압을 상기 제1 소자 그룹 및 상기 제2 소자 그룹에 각각 인가하는 전압 인가부
를 포함하되,
상기 반도체 소자는,
기판;
상기 기판에 형성되는 소스 영역 및 드레인 영역;
상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층;
상기 유전체층 상에 배치되는 제1 전극층;
상기 제1 전극층 상에 배치되는 강유전체층; 및
상기 강유전체층 상에 배치되는 제2 전극층
을 포함하는 것인 하이브리드 반도체 모듈. - 삭제
- 제13항에 있어서,
상기 반도체 소자는,
상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서
를 더 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI기판, GOI 기판 및 SGOI 기판 중 어느 하나를 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑되는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 강유전체층은 PVDF, P(VDF-TrFE), PZT, BTO, BLT, SBT, SLT, 실리콘 도핑된(Si-doped) HfO2 및 HfZrO2를 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈. - 제15항에 있어서,
상기 제1 스페이서 및 제2 스페이서는 질화실리콘, 불소 도핑된 산화실리콘, 탄소-도핑된 산화실리콘, 다공성 산화 실리콘을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가하는 것인 하이브리드 반도체 모듈. - 제13항에 있어서,
상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및
상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부
를 더 포함하는 하이브리드 반도체 모듈.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150070828A KR101639261B1 (ko) | 2015-05-21 | 2015-05-21 | 하이브리드 반도체 소자 및 하이브리드 반도체 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150070828A KR101639261B1 (ko) | 2015-05-21 | 2015-05-21 | 하이브리드 반도체 소자 및 하이브리드 반도체 모듈 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101639261B1 true KR101639261B1 (ko) | 2016-07-13 |
Family
ID=56505765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150070828A KR101639261B1 (ko) | 2015-05-21 | 2015-05-21 | 하이브리드 반도체 소자 및 하이브리드 반도체 모듈 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101639261B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831239B1 (en) | 2016-12-30 | 2017-11-28 | University Of Seoul Industry Cooperation Foundation | Negative capacitance FinFET device and manufacturing method of the same |
| KR20200081005A (ko) * | 2018-12-27 | 2020-07-07 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329282B1 (ko) | 1999-10-27 | 2002-03-18 | 김효근 | 고유전율 게이트 절연막의 제조방법 |
| KR20050065224A (ko) * | 2003-12-24 | 2005-06-29 | 동부아남반도체 주식회사 | 메모리 소자 및 로직 소자를 구비한 반도체 소자 및 그제조 방법 |
| KR20060003509A (ko) * | 2004-07-06 | 2006-01-11 | 삼성전자주식회사 | 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들 |
| KR20100124202A (ko) * | 2009-05-18 | 2010-11-26 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 하이브리드 반도체 기판의 제조 방법 |
-
2015
- 2015-05-21 KR KR1020150070828A patent/KR101639261B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329282B1 (ko) | 1999-10-27 | 2002-03-18 | 김효근 | 고유전율 게이트 절연막의 제조방법 |
| KR20050065224A (ko) * | 2003-12-24 | 2005-06-29 | 동부아남반도체 주식회사 | 메모리 소자 및 로직 소자를 구비한 반도체 소자 및 그제조 방법 |
| KR20060003509A (ko) * | 2004-07-06 | 2006-01-11 | 삼성전자주식회사 | 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들 |
| KR20100124202A (ko) * | 2009-05-18 | 2010-11-26 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 하이브리드 반도체 기판의 제조 방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831239B1 (en) | 2016-12-30 | 2017-11-28 | University Of Seoul Industry Cooperation Foundation | Negative capacitance FinFET device and manufacturing method of the same |
| USRE49015E1 (en) | 2016-12-30 | 2022-04-05 | Samsung Electronics Co., Ltd. | Negative capacitance FinFET device and manufacturing method of the same |
| USRE49563E1 (en) | 2016-12-30 | 2023-06-27 | Samsung Electronics Co., Ltd. | Negative capacitance fet device with reduced hysteresis window |
| KR20200081005A (ko) * | 2018-12-27 | 2020-07-07 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR102608912B1 (ko) * | 2018-12-27 | 2023-12-04 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102321850B1 (ko) | 반도체 디바이스 | |
| TWI731863B (zh) | 氧化物半導體電晶體以及其製作方法 | |
| TWI657569B (zh) | 記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法 | |
| US8513740B2 (en) | Complementary metal oxide semiconductor device having metal gate stack structure and method of manufacturing the same | |
| US20160163708A1 (en) | Semiconductor device including transistors | |
| KR20210138993A (ko) | 박막 구조체 및 이를 포함하는 반도체 소자 | |
| CN111052379A (zh) | 带有后端晶体管的铁电电容器 | |
| US9831239B1 (en) | Negative capacitance FinFET device and manufacturing method of the same | |
| US11980023B2 (en) | Capacitor, method of controlling the same, and transistor including the same | |
| TWI653686B (zh) | 半導體結構與其製作方法 | |
| KR101639261B1 (ko) | 하이브리드 반도체 소자 및 하이브리드 반도체 모듈 | |
| JP2013143446A (ja) | 容量素子、半導体装置及び電子機器 | |
| JP2006278376A (ja) | 半導体装置およびその製造方法 | |
| US9490178B2 (en) | Method of manufacturing a semiconductor device | |
| US10347645B2 (en) | Method for fabricating static random access memory having insulating layer with different thicknesses | |
| KR20220060446A (ko) | 반도체 소자 및 이를 포함하는 반도체 장치 | |
| KR101639260B1 (ko) | 하이브리드 반도체 소자 및 그 제조 방법 | |
| TWI790014B (zh) | 三維單晶堆疊的記憶體結構 | |
| KR102336607B1 (ko) | 터널 전계효과트랜지스터 및 이를 포함하는 삼진 인버터 | |
| KR102131900B1 (ko) | 저전압 구동 스위칭소자 및 이의 제조 방법 | |
| JP2023007361A (ja) | 三進インバータ及びその製造方法 | |
| KR20210086435A (ko) | 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법 | |
| KR20120113520A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 4 |