TWI623656B - 半導體基底結構及其形成方法 - Google Patents

Abstract

本發明提供了半導體基底結構及其形成方法。半導體基底結構包含設置於基底上的晶種層，設置於晶種層上的第一氮化鎵層，設置於第一氮化鎵層上之圖案化的第一硬遮罩層，其中圖案化的第一硬遮罩層包含第一開口。半導體基底結構更包含設置於第一開口內和圖案化的第一硬遮罩層上的第二氮化鎵層，設置於第二氮化鎵層上之圖案化的第二硬遮罩層，其中圖案化的第二硬遮罩層包含第二開口，且第一開口與第二開口在基底上的投影至少一部份不重疊，以及設置於第二開口內和圖案化的第二硬遮罩層上的第三氮化鎵層。

Description

半導體基底結構及其形成方法

本發明是關於半導體基底結構，特別是關於包含磊晶成長氮化鎵層之半導體基底結構及其形成方法。

氮化鎵(GaN)作為半導體材料，因為具有寬能隙(wide band gap，WBG)、高電子遷移率(electron mobility)、高電子飽和速度(saturation velocity)、高熱導率和高化學穩定性等特性，是藍光發光二極體(light emitting diodes，LEDs)、藍紫光雷射二極體(laser diodes，LDs)、氮化鎵功率高電子遷移率電晶體(power high electron mobility transistor，pHEMT)和高頻率放大器等裝置的理想材料。

傳統在矽基底上磊晶成長氮化鎵時，由於氮化鎵與矽基底之間的晶格常數具有差異，造成晶格不匹配(lattice mismatch)的問題，再加上熱膨脹係數的差異，使得在矽基底上磊晶成長氮化鎵時，容易形成高差排(dislocation)密度的氮化鎵磊晶層，即在氮化鎵層內存在垂直於基底、且貫穿氮化鎵層的線差排缺陷，如此大量的差排會持續成長至表層的氮化鎵，大幅降低後續製程所產生之元件的效率，甚至造成半導體基底的破裂。

雖然目前存在的半導體基底及其形成方法在磊晶成長氮化鎵層上的發展已足夠應付它們原先預定的用途，但它們仍未在各個方面皆徹底的符合要求，因此，如何克服半導體基底之氮化鎵磊晶層內高缺陷密度的問題將是目前仍需努力的方向。

本揭示提供了半導體基底結構及其形成方法的實施例，使得磊晶成長氮化鎵時，透過至少兩層以上具有交錯開口之圖案化的硬遮罩層，遮蔽因晶格不匹配而產生之差排(dislocation)，使差排缺陷不會往上延伸進入表面的氮化鎵層，進而降低表面氮化鎵層的內部缺陷，提升後續製程所產生之元件的效能和可靠度。

根據一些實施例，提供了半導體基底結構。半導體基底結構包含設置於基底上的晶種層，設置於晶種層上的第一氮化鎵層，設置於第一氮化鎵層上之圖案化的第一硬遮罩層，其中圖案化的第一硬遮罩層包含第一開口。半導體基底結構更包含設置於第一開口內和圖案化的第一硬遮罩層上的第二氮化鎵層，設置於第二氮化鎵層上之圖案化的第二硬遮罩層，其中圖案化的第二硬遮罩層包含第二開口，且第一開口與第二開口在基底上的投影至少一部份不重疊，以及設置於第二開口內和圖案化的第二硬遮罩層上的第三氮化鎵層。

根據一些實施例，提供了半導體基底結構的形成方法。半導體基底結構的形成方法包含形成晶種層於基底上，磊晶成長第一氮化鎵層於晶種層上，形成圖案化的第一硬遮罩 層於第一氮化鎵層上，其中圖案化的第一硬遮罩層包含第一開口，磊晶成長第二氮化鎵層於第一開口內和圖案化的第一硬遮罩層上，形成圖案化的第二硬遮罩層於第二氮化鎵層上，其中圖案化的第二硬遮罩層包含第二開口，且第一開口與第二開口在基底上的投影至少一部份不重疊，以及磊晶成長第三氮化鎵層於第二開口內和圖案化的第二硬遮罩層上。

100a、100b、100c、100d、100e‧‧‧半導體基底結構

100‧‧‧基底

102‧‧‧晶種層

104‧‧‧緩衝層

106‧‧‧第一氮化鎵層

110‧‧‧第一硬遮罩層

110’‧‧‧圖案化的第一硬遮罩層

112‧‧‧第一光阻層

112’‧‧‧圖案化的第一光阻層

115‧‧‧第一開口

116‧‧‧第二氮化鎵層

120‧‧‧第二硬遮罩層

120’‧‧‧圖案化的第二硬遮罩層

122‧‧‧第二光阻層

122’‧‧‧圖案化的第二光阻層

125‧‧‧第二開口

126‧‧‧第三氮化鎵層

136‧‧‧氮化鎵層

140’‧‧‧圖案化的硬遮罩層

146‧‧‧頂部氮化鎵層

藉由以下的詳述配合所附圖式，我們能更加理解本揭示的觀點。值得注意的是，根據工業上的標準慣例，一些特徵部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地討論，不同特徵部件的尺寸可能被增加或減少。

第1A-1J圖是根據本揭示的一些實施例，顯示形成半導體基底結構不同階段的剖面示意圖；第2-5圖是根據本揭示的一些其他實施例，顯示半導體基底結構的剖面示意圖。

以下揭示提供了很多不同的實施例或範例，用於實施所提供的半導體基底結構之不同元件。各元件和其配置的具體範例描述如下，以簡化本揭示。當然，這些僅僅是範例，並非用以限定本揭示。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本揭示可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非 用以表示所討論的不同實施例及/或形態之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的參考數字被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。

本揭示提供形成半導體基底結構的實施例，第1A-1J圖是根據本揭示的一些實施例，顯示形成第1J圖之半導體基底結構100a不同階段的剖面示意圖。

根據一些實施例，如第1A圖所示，在基底100上形成晶種層102。基底100可由矽(Si)、碳化矽(SiC)、氮化鎵(GaN)、二氧化矽(SiO₂)、藍寶石(Sapphire)或前述之組合所形成。一些實施例中，晶種層102是藉由有機金屬化學氣相沉積(metal organic chemical vapor deposition，MOCVD)、分子束磊晶(molecular beam epitaxy，MBE)或前述之組合所形成。晶種層102可由氮化鋁(AlN)、氧化鋁(Al₂O₃)、氮化鋁鎵(AlGaN)、碳化矽(SiC)、鋁(Al)或前述之組合所形成。一些實施例中，晶種層為多層結構。

接著，如第1B圖所示，在晶種層102上形成緩衝層104，且在緩衝層104上形成第一氮化鎵層106。一些實施例中，緩衝層104和第一氮化鎵層106是藉由有機金屬化學氣相沉積(MOCVD)、分子束磊晶(MBE)或前述之組合所形成。緩衝層104的材料是由晶種層102的材料和磊晶製程時通入的氣體所決定。一些實施例中，緩衝層104可由氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(InAlGaN)前述之 組合所形成。一些實施例中，緩衝層104可為摻雜碳、矽、鎂或鐵的多層結構。一些實施例中，緩衝層104的厚度在約5奈米至約100奈米的範圍內，第一氮化鎵層106的厚度在約100奈米至約2微米的範圍內。第一氮化鎵層106在約800℃至約1150℃的溫度範圍內磊晶形成。

如第1C圖所示，在第一氮化鎵層106上形成第一硬遮罩層110，且在第一硬遮罩層110上形成第一光阻層112。一些實施例中，第一硬遮罩層110是由氮化矽(SiN)、二氧化矽(SiO₂)、氮氧化矽(SiON)或前述之組合所形成。一些實施例中，第一硬遮罩層110是藉由熱氧化(thermal oxidation)、化學氣相沉積(chemical vapor deposition，CVD)、高密度電漿化學氣相沉積(High-density plasma chemical vapor deposition，HDPCVD)、原子層沉積(Atomic layer deposition，ALD)、旋轉塗佈、濺鍍、有機金屬化學氣相沉積(MOCVD)或前述之組合所形成，第一硬遮罩層110之厚度在約5奈米至約500奈米的範圍內。

接著，如第1D圖所示，藉由微影製程的實施，將第一光阻層112圖案化，形成圖案化的第一光阻層112’。一些實施例中，微影製程包含光阻塗佈(如：旋轉塗佈)、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、洗滌和烘乾(如：硬烤)。

根據一些實施例，如第1E圖所示，以圖案化的第一光阻層112’為罩幕，將第一硬遮罩層110蝕刻而圖案化。一些實施例中，蝕刻製程包含乾式蝕刻或濕式蝕刻製程。形成圖 案化的第一硬遮罩層110’後，移除圖案化的第一光阻層112’。圖案化的第一硬遮罩層110’包含第一開口115，且第一開口115暴露出部分的第一氮化鎵層106。一些實施例中，第一開口115的直徑範圍在約0.1微米至約10微米的範圍內。

接續前述，如第1F圖所示，自第一氮化鎵層106藉由第一開口115所暴露出的部分向上磊晶成長第二氮化鎵層116。第二氮化鎵層116的晶粒在第一開口115內依序經歷成核和柱狀成長，接著側向成長於圖案化的第一硬遮罩層110’上。在磊晶成長的過程中，第一氮化鎵層106未被第一開口115暴露出的部分，亦即被圖案化的第一硬遮罩層110’覆蓋的部分，其內部的差排缺陷被圖案化的第一硬遮罩層110’阻擋而無法繼續向上成長，因此第二氮化鎵層116相較於第一氮化鎵層106具有較低的差排缺陷密度。一些實施例中，第二氮化鎵層116的厚度在約100奈米至約2微米的範圍內。

根據一些實施例，如第1G圖所示，在第二氮化鎵層116上形成第二硬遮罩層120，且在第二硬遮罩層120上形成第二光阻層122。用於形成第二硬遮罩層120和第二光阻層122之製程和材料可相似或相同於用於形成第一硬遮罩層110和第一光阻層112之製程和材料，在此便不重複。一些實施例中，第二硬遮罩層120之厚度在約5奈米至約500奈米的範圍內。

如第1H圖所示，將第二光阻層122圖案化，形成圖案化的第二光阻層122’，用於形成圖案化的第二光阻層122’之製程可相似或相同於用於形成圖案化的第一光阻層112’之 製程，在此便不重複。

接續前述，如第1I圖所示，以圖案化的第二光阻層122’為罩幕，將第二硬遮罩層120蝕刻而圖案化，形成圖案化的第二硬遮罩層120’後，移除圖案化的第二光阻層122’。圖案化的第二硬遮罩層120’包含第二開口125，且第二開口125暴露出部分的第二氮化鎵層116。一些實施例中，第一開口115和第二開口125在基底100上的投影至少一部份不重疊。

如第1J圖所示，自第二氮化鎵層116藉由第二開口125所暴露出的部分(即A區域)向上磊晶成長第三氮化鎵層126，其中第二氮化鎵層116之A區域相較於B區域具有較低的差排缺陷密度。第三氮化鎵層126的晶粒在第二開口125內依序經歷成核和柱狀成長，接著側向成長於圖案化的第二硬遮罩層120’上。在磊晶成長的過程中，第二氮化鎵層116未被第二開口125暴露出的部分，亦即被圖案化的第二硬遮罩層120’覆蓋的部分(B區域)，其內部的差排缺陷被圖案化的第二硬遮罩層120’阻擋而無法繼續向上成長，且在第二開口125內磊晶成長的第三氮化鎵層126是在前述具有較低差排密度的第二氮化鎵層116之A區域上方形成，因此第三氮化鎵層126相較於第二氮化鎵層116具有較低的差排缺陷密度。

由於圖案化的第一硬遮罩層110’的第一開口115和圖案化的第二硬遮罩層120’的第二開口125在基底100上的投影至少一部份不重疊，使得一部分未被圖案化的第一硬遮罩層110’阻擋的差排缺陷(即穿過第一開口115向上成長至第二氮化鎵層116內的差排)被圖案化的第二硬遮罩層120’阻擋， 無法繼續成長至第三氮化鎵層126。氮化鎵晶粒自第一氮化鎵層106磊晶成長至第三氮化鎵層126的過程中，每經歷一次圖案化硬遮罩層的阻擋，差排缺陷密度即大幅減少，使得越接近表面的氮化鎵層越具有近乎完美的結晶，達到無差排(dislocation free)晶體的理想效果。

第2圖是根據本揭示的一些實施例，顯示半導體基底結構100b的剖面示意圖。形成半導體基底結構100b的方法相同或相似於形成半導體基底結構100a的方法，在此便不重複。一些實施例中，第一開口115和第二開口125在基底100上的投影完全不重疊，使得自第一氮化鎵層106向上成長，且未被圖案化的第一硬遮罩層110’阻擋的差排缺陷(即穿過第一開口115向上成長至第二氮化鎵層116內的差排)被圖案化的第二硬遮罩層120’完全阻擋，無法繼續成長至第三氮化鎵層126。相較於半導體基底結構100a，半導體基底結構100b能更有效地降低第三氮化鎵層126內的差排密度。

第3圖是根據本揭示的一些實施例，顯示半導體基底結構100c的剖面示意圖。形成半導體基底結構100c的方法相同或相似於形成半導體基底結構100a的方法，在此便不重複。一些實施例中，圖案化的第一硬遮罩層110’包含複數個第一開口115，圖案化的第二硬遮罩層120’包含複數個第二開口125，且這些第一開口115和這些第二開口125在基底100上的投影至少一部份不重疊。

第4圖是根據本揭示的一些實施例，顯示半導體基底結構100d的剖面示意圖。形成半導體基底結構100d的方 法相同或相似於形成半導體基底結構100a的方法，在此便不重複。一些實施例中，圖案化的第一硬遮罩層110’包含複數個第一開口115，圖案化的第二硬遮罩層120’包含複數個第二開口125，半導體基底結構100d與半導體基底結構100c的差異在於這些第一開口115和這些第二開口125在基底100上的投影完全不重疊。相較於半導體基底結構100c，半導體基底結構100d能更有效地降低第三氮化鎵層126內的差排密度。

半導體基底結構100c和100d與半導體基底結構100a和100b相比，其中的圖案化的第一硬遮罩層110’和圖案化的第二硬遮罩層120’分別包含複數個第一開口115和第二開口125在其內，圖案化的硬遮罩層110’和120’內的開口數目可依據實際製程上的需求做選擇，不限定於實施例的圖式所示。

第5圖是根據本揭示的一些實施例，顯示半導體基底結構100e的剖面示意圖。形成半導體基底結構100e的方法相同或相似於形成半導體基底結構100a的方法，在此便不重複。一些實施例中，在第三氮化鎵層126上形成複數組圖案化的硬遮罩層(例如140’)和氮化鎵層(例如136、146)，在磊晶成長氮化鎵晶粒的製程中，使用越多組圖案化的硬遮罩層來阻擋氮化鎵內部之差排成長，可得到越接近無差排缺陷的頂部氮化鎵層146。一些實施例中，半導體基底結構中可形成2至10層之圖案化的硬遮罩層，若使用少於2層之圖案化的硬遮罩層，頂部氮化鎵層146內的差排密度仍未有效地降低，若使用多於10層之圖案化的硬遮罩層，則製程所花費的時間與材料成本太高。如第5圖所示，一些實施例中，頂部氮化鎵層146 的厚度在約100奈米至約5微米的範圍內，可依據後續製程的需求做調整。

本揭示實施例之半導體基底結構的形成方法係在磊晶成長氮化鎵時，透過至少兩層以上具有交錯開口之圖案化的硬遮罩層，遮蔽因基底、晶種層和緩衝層之間晶格不匹配所產生之差排缺陷，防止差排向上成長進入頂部的氮化鎵層。磊晶製程中每經歷一次圖案化之硬遮罩層的阻擋，差排缺陷密度即大幅減少，其中每一層硬遮罩層包含的開口數和整體使用的硬遮罩層數可根據需求做選擇，而相鄰兩層圖案化之硬遮罩層的開口在基底上的投影需至少一部份不重疊，使用越多層的圖案化之硬遮罩層，頂部的氮化鎵層將越能產生無差排的結晶，進而提升後續製程所產生之元件的效能和可靠度。

以上概述數個實施例為特徵，以便在本發明所屬技術領域中具有通常知識者可以更理解本揭示的觀點。在發明所屬技術領域中具有通常知識者應該理解他們能以本揭示為基礎，設計或修改其他製程和結構以達到與在此介紹的實施例相同之目的及/或優勢。在發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本揭示的精神與範圍，且他們能在不違背本揭示之精神和範圍之下，做各式各樣的改變、取代和替換。

Claims (15)

1. 一種半導體基底結構，包括：一晶種層，設置於一基底上；一第一氮化鎵層，設置於該晶種層上；一圖案化的第一硬遮罩層，設置於該第一氮化鎵層上，其中該圖案化的第一硬遮罩層包含一第一開口；一第二氮化鎵層，設置於該第一開口內和該圖案化的第一硬遮罩層上；一圖案化的第二硬遮罩層，設置於該第二氮化鎵層上，其中該圖案化的第二硬遮罩層包含一第二開口，該第一開口與該第二開口在該基底上的投影至少一部份不重疊，且該圖案化的第二硬遮罩層的最底面高於該圖案化的第一硬遮罩層的最頂面；以及一第三氮化鎵層，設置於該第二開口內和該圖案化的第二硬遮罩層上。
2. 如申請專利範圍第1項所述之半導體基底結構，其中該第一開口與該第二開口在該基底上的投影完全不重疊。
3. 如申請專利範圍第1項所述之半導體基底結構，其中該基底包括矽、碳化矽、氮化鎵、二氧化矽、藍寶石或前述之組合。
4. 如申請專利範圍第1項所述之半導體基底結構，其中該晶種層包括氮化鋁、氧化鋁、氮化鋁鎵、碳化矽、鋁或前述之組合。
5. 如申請專利範圍第1項所述之半導體基底結構，更包括： 一緩衝層，設置於該晶種層和該第一氮化鎵層之間，其中該緩衝層包括氮化鋁、氮化鎵、氮化鋁鎵、氮化鋁銦鎵或前述之組合。
6. 如申請專利範圍第1項所述之半導體基底結構，其中該圖案化的第一硬遮罩層和該圖案化的第二硬遮罩層包括氮化矽、二氧化矽、氮氧化矽或前述之組合。
7. 如申請專利範圍第1項所述之半導體基底結構，其中該第二氮化鎵層的差排密度低於該第一氮化鎵層的差排密度，且該第三氮化鎵層的差排密度低於該第二氮化鎵層的差排密度。
8. 如申請專利範圍第1項所述之半導體基底結構，其中該圖案化的第一硬遮罩層更包含複數個該第一開口設置於其內，且該圖案化的第二硬遮罩層更包含複數個該第二開口設置於其內，該些第一開口和該些第二開口在該基底上的投影至少一部份不重疊。
9. 如申請專利範圍第8項所述之半導體基底結構，其中該些第一開口和該些第二開口在該基底上的投影完全不重疊。
10. 一種半導體基底結構的形成方法，包括：形成一晶種層於一基底上；磊晶成長一第一氮化鎵層於該晶種層上；形成一圖案化的第一硬遮罩層於該第一氮化鎵層上，其中該圖案化的第一硬遮罩層包含一第一開口；磊晶成長一第二氮化鎵層於該第一開口內和該圖案化的第一硬遮罩層上； 形成一圖案化的第二硬遮罩層於該第二氮化鎵層上，其中該圖案化的第二硬遮罩層包含一第二開口，該第一開口與該第二開口在該基底上的投影至少一部份不重疊，且該圖案化的第二硬遮罩層的最底面高於該圖案化的第一硬遮罩層的最頂面；以及磊晶成長一第三氮化鎵層於該第二開口內和該圖案化的第二硬遮罩層上。
11. 如申請專利範圍第10項所述之半導體基底結構的形成方法，其中該第一開口與該第二開口在該基底上的投影完全不重疊。
12. 如申請專利範圍第10項所述之半導體基底結構的形成方法，其中該第二氮化鎵層的差排密度低於該第一氮化鎵層的差排密度，且該第三氮化鎵層的差排密度低於該第二氮化鎵層的差排密度。
13. 如申請專利範圍第10項所述之半導體基底結構的形成方法，其中該第一氮化鎵層和該第二氮化鎵層藉由800℃到1150℃的溫度範圍中之有機金屬化學氣相沉積法、分子束磊晶或前述之組合形成。
14. 如申請專利範圍第10項所述之半導體基底結構的形成方法，其中在該圖案化的第一硬遮罩層內更形成複數個該第一開口，且在該圖案化的第二硬遮罩層內更形成複數個該第二開口，該些第一開口和該些第二開口在該基底上的投影至少一部份不重疊。
15. 如申請專利範圍第14項所述之半導體基底結構的形成方 法，其中該些第一開口和該些第二開口在該基底上的投影完全不重疊。