TWI713221B

TWI713221B - 高電子遷移率電晶體裝置及其製造方法

Info

Publication number: TWI713221B
Application number: TW107137949A
Authority: TW
Inventors: 謝祁峰; 王端瑋; 孫健仁
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2018-10-26
Filing date: 2018-10-26
Publication date: 2020-12-11
Also published as: TW202017187A

Abstract

一種高電子遷移率電晶體裝置，其包含基底；多對交替層設置於基底上方且每對交替層包含摻雜碳的氮化鎵層和未摻雜的氮化鎵層；至少一應力鬆弛層設置於這些交替層之間；以及氮化鎵層設置於這些交替層上方。

Description

高電子遷移率電晶體裝置及其製造方法

本揭露係有關於一種半導體製造技術，特別是有關於高電子遷移率電晶體裝置及其製造方法。

高電子遷移率電晶體(high electron mobility transistor，HEMT)，又稱為異質結構場效電晶體(heterostructure FET，HFET)或調變摻雜場效電晶體(modulation-doped FET，MODFET)，為一種場效電晶體(field effect transistor，FET)，其由具有不同能隙(energy gap)的半導體材料組成。在鄰近不同半導體材料的所形成界面處會產生二維電子氣(two dimensional electron gas，2 DEG)層。由於二維電子氣的高電子移動性，高電子遷移率電晶體可以具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等優點，因而適合用於高功率元件上。

在高電子遷移率電晶體的氮化鎵層中摻雜碳可以增加氮化鎵材料的電阻率，使其達到高耐壓應用。然而，在摻雜碳的過程中，例如在低溫下以及低的第V族對第III族比例下生長氮化鎵，可能會引入缺陷，影響高電子遷移率電晶體的效能。因此，現有的高電子遷移率電晶體無法在每個方面皆令人滿意。

根據本揭露的一些實施例，提供高電子遷移率電晶體裝置。此裝置包含基底；多對交替層設置於基底上方且每對交替層包含摻雜碳的氮化鎵層和未摻雜的氮化鎵層；至少一應力鬆弛層設置於這些交替層之間；以及氮化鎵層設置於這些交替層上方。

在一些實施例中，應力鬆弛層為含鋁層。

在一些實施例中，含鋁層包含氮化鋁、氮化鋁鎵或前述之組合。

在一些實施例中，應力鬆弛層設置於這些交替層中的每兩對之間。

在一些實施例中，應力鬆弛層中的厚度在0.1nm至10nm的範圍。

在一些實施例中，摻雜碳的氮化鎵層的厚度在1nm至600nm的範圍，且未摻雜的氮化鎵層的厚度在1nm至200nm的範圍。

在一些實施例中，摻雜碳的氮化鎵層的厚度與未摻雜的氮化鎵層的厚度之比值在3.5至5的範圍。

在一些實施例中，高電子遷移率電晶體裝置更包含成核層，設置於基底和這些交替層之間。

在一些實施例中，成核層包含氮化鋁、氮化鋁鎵或前述之組合。

在一些實施例中，高電子遷移率電晶體裝置更包含緩衝層，設置於基底和這些交替層之間。

在一些實施例中，緩衝層包含氮化鎵、氮化鋁、氮化鋁鎵或前述之組合。

在一些實施例中，緩衝層包含漸變式緩衝層、超晶格緩衝層或前述之組合。

在一些實施例中，高電子遷移率電晶體裝置更包含阻障層，設置於氮化鎵層上方；以及源極、汲極、閘極，設置於阻障層上方。

根據本揭露的一些實施例，提供高電子遷移率電晶體裝置的製造方法。此方法包含：形成基底；在基底上方形成多對交替層，其中每對交替層包含摻雜碳的氮化鎵層和未摻雜的氮化鎵層；在這些交替層之間形成至少一應力鬆弛層；以及在這些交替層上方形成氮化鎵層。

在一些實施例中，這些交替層包含氮化鋁、氮化鋁鎵或前述之組合，且應力鬆弛層包含氮化鋁(AlN)、氮化鋁鎵(AlGaN)或前述之組合。

在一些實施例中，高電子遷移率電晶體裝置的製造方法更包含在這些交替層中的每兩對之間形成應力鬆弛層。

在一些實施例中，應力鬆弛層的厚度在0.1nm至10nm的範圍。

在一些實施例中，摻雜碳的氮化鎵層的厚度在1nm至600nm的範圍，未摻雜的氮化鎵層的厚度在1nm至200nm的範圍，且摻雜碳的氮化鎵層的厚度與未摻雜的氮化鎵層的厚度之比值在3.5至5的範圍。

在一些實施例中，高電子遷移率電晶體裝置的製造方法更包含在基底和這些交替層之間形成成核層，其中成核層包含氮化鋁、氮化鋁鎵或前述之組合。

在一些實施例中，高電子遷移率電晶體裝置的製造方法更包含在基底和這些交替層之間形成緩衝層，其中緩衝層包含漸變式緩衝層、超晶格緩衝層或前述之組合。

110‧‧‧基底

120‧‧‧成核層

130‧‧‧緩衝層

140‧‧‧交替層

142‧‧‧摻雜碳的氮化鎵層

144‧‧‧未摻雜的氮化鎵層

150‧‧‧應力鬆弛層

160‧‧‧氮化鎵層

170‧‧‧阻障層

180‧‧‧源極

190‧‧‧閘極

200‧‧‧汲極

220‧‧‧超晶格緩衝層

222a、224a、226a‧‧‧氮化鋁鎵層

222b、224b、226b‧‧‧氮化鋁層

230‧‧‧漸變式緩衝層

232、234、236‧‧‧氮化鋁鎵層

1000、2000、3000、4000‧‧‧高電子遷移率電晶體裝置

以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。

第1A-1E圖是根據一些實施例繪示在製造高電子遷移率電晶體裝置的各個階段之剖面示意圖。

第2-4圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。

以下概述一些實施例，以使得本發明所屬技術領域中具有通常知識者可以更容易理解本發明，但這些實施例並非用於限制本發明。可以理解的是，本發明所屬技術領域中具有通常知識者可以根據需求，調整以下描述的實施例，例如改變製程順序及/或包含比在此描述的更多或更少步驟。此外，還可以在以下敘述的實施例的基礎上添加其他元件。舉例來說，「在第一元件上形成第二元件」的描述可能包含第一元件與第二元件直接接觸的實施例，也可能包含第一元件與第二元件之間具有其他元件，使得第一元件與第二元件不直接接觸的實施例，並且第一元件與第二元件的上下關係可能隨著裝置在不同方位操作或使用而改變。

以下根據本發明的一些實施例，描述在高電子遷移率電晶體裝置設置包含摻雜碳的氮化鎵層和未摻雜的氮化鎵層的交替層，以在增加耐壓的同時，改善晶體品質。此外，在交替層上方設置至少一應力鬆弛層，以緩解應力，進而增加交替層和厚度，使高電子遷移率電晶體裝置達到更高的耐壓程度。

第1A-1E圖是根據一些實施例繪示在製造高電子遷移率電晶體裝置1000的各個階段之剖面示意圖。如第1A圖所示，高電子遷移率電晶體裝置1000包含基底110，基底110可以是整塊的(bulk)半導體基底或包含由不同材料形成的複合基底，並且可以使用任何適用於半導體裝置的基底材料，例如矽、鍺、碳化矽、氮化鎵、藍寶石。

在一些實施例中，在基底110上方形成成核層120，以緩解基底110與上方成長的膜層之間的晶格差異。舉例來說，成核層120的材料可以包含例如氮化鋁(Aluminium Nitride，AlN)、氮化鋁鎵(Aluminium Gallium Nitride，AlGaN)、類似的材料或前述之組合，並且成核層120的厚度可以是在約100奈米(nanometer，nm)至約1000nm的範圍，例如約200nm。成核層120的形成可以包含沉積製程，例如有機金屬化學氣相沉積(Metal Organic Chemical Vapor Deposition， MOCVD)、分子束磊晶(Molecular Beam Epitaxy，MBE)、液相磊晶(Liquid Phase Epitaxy，LPE)或其他的沉積技術。

在一些實施例中，在成核層120上方形成緩衝層130，以緩解不同膜層之間的晶格差異。成核層120是選擇性的。在另一些實施例中，不設置成核層120，直接在基底上形成緩衝層130。緩衝層130可以包含三族氮化物，例如氮化鎵(Gallium Nitride，GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、類似的材料或前述之組合，並且緩衝層130的厚度可以是在約0.1微米(micrometer，μm)至約10μm的範圍，例如約0.3μm。緩衝層130的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。

然後如第1B圖所示，在緩衝層130上方形成交替層140，交替層140包含摻雜碳的氮化鎵層(Carbon-doped Gallium Nitride，CGaN)142和未摻雜的氮化鎵層(undoped Gallium Nitride，uGaN)144。在氮化鎵層摻雜碳，形成摻雜碳的氮化鎵層(CGaN)142，可以增加電阻率，使高電子遷移率電晶體裝置1000達到高耐壓應用。在一些實施例中，摻雜碳的氮化鎵層(CGaN)142具有在約10¹⁸至約10²²/立方公分的範圍的碳濃度。在摻雜碳的過程中，為了使碳容易進入氮化鎵層，可在低溫下以及低的第V族對第III族比例下生長氮化鎵。然而，這種生長條件容易導致晶體品質較差以及表面粗糙等問題，且隨著摻雜碳的氮化鎵層(CGaN)的厚度增加，上述的問題更顯著，進而對高電子遷移率電晶體裝置的性能產生不良影響，例如影響二維電子氣的特性。

對此，在摻雜碳的氮化鎵層(CGaN)142上方形成未摻雜的氮化鎵層(uGaN)144，以改善摻雜碳的氮化鎵層(CGaN)142的粗糙表面，而可以在增加摻雜碳的氮化鎵層(CGaN)142的厚度的同時，維持整體氮化鎵層的晶體品質，並且具有較不粗糙的表面。換句話說，在摻雜碳的氮化鎵層(CGaN)142上方形成未摻雜的氮化鎵層(uGaN)144可以保持高電子遷移率電晶體裝置1000的性能，例如二維電子氣特性，還可以進一步提升耐壓程度。

可以根據需求設置不同數量的交替層140，例如形成14對交替層140，其中每一對交替層140各自包含一層摻雜碳的氮化鎵層(CGaN)142和一層未摻雜的氮化鎵層(uGaN)144。

在一些實施例中，摻雜碳的氮化鎵層(CGaN)142和未摻雜的氮化鎵層(uGaN)144的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。摻雜碳的氮化鎵層(CGaN)142的厚度可以是在約1nm至約600nm的範圍，例如約500nm。未摻雜的氮化鎵層(uGaN)144的厚度可以是在約1nm至約200nm的範圍，例如約125nm。摻雜碳的氮化鎵層(CGaN)142的厚度與未摻雜的氮化鎵層(uGaN)144的厚度的比值在約3.5至約5的範圍，例如約4。

未摻雜的氮化鎵層(uGaN)144越厚，亦即摻雜碳的氮化鎵層(CGaN)142的厚度與未摻雜的氮化鎵層(uGaN)144的厚度的比值越小，越可補償摻雜碳的氮化鎵層(CGaN)142的晶體品質和表面粗糙度。另一方面，摻雜碳的氮化鎵層(CGaN)142的厚度越厚，亦即摻雜碳的氮化鎵層(CGaN)142的厚度與未摻雜的氮化鎵層(uGaN)144的厚度的比值越大，可以達到更好的耐壓特性。可根據需求設置摻雜碳的氮化鎵層(CGaN)142的厚度與未摻雜的氮化鎵層(uGaN)144的厚度的比值。

如第1C圖所示，在交替層140上形成至少一應力鬆弛層150。在一些實施例中，應力鬆弛層150可以是含鋁層，例如氮化鋁(AlN)、氮化鋁鎵(AlGaN)或前述之組合，並且應力鬆弛層150的厚度可以是在約0.1nm至約10nm的範圍，例如約1nm。應力鬆弛層150的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。

如前所述，可以根據需求設置多對交替層140，然而，由於交替層140與基底110的熱膨脹係數不同，隨著交替層140的數量和厚度增加，產生的應力越大，導致曲度(bow)、裂痕與厚度不均的問題，這些問題限制了可以設置的交替層140數量。本案在交替層140上設置應力鬆弛層150，可以緩解設置交替層140的應力，因此可以增加交替層140的數量和厚度，使高電子遷移率電晶體裝置1000達到更高的耐壓程度。

然後如第1D圖所示，根據一些實施例，在應力鬆弛層150上方形成氮化鎵層160。氮化鎵層160具有較佳晶體品質，可以提供用於形成其他元件的平坦表面。氮化鎵層160的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。可以根據需求選擇氮化鎵層160的厚度。在一些實施例中，氮化鎵層160的厚度在約10nm和約1μm的範圍，例如約0.5μm。

然後如第1E圖所示，在氮化鎵層160上方形成阻障層170。阻障層170的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。可以根據需求選擇阻障層170的厚度。在一些實施例中，阻障層170的材料可以包含第III族氮化物，例如III-V族化合物半導體材料。阻障層170可以包含單層或多層結構。舉例來說，阻障層170包含AlN、AlGaN、AlInN、AlGaInN、類似的材料或前述之組合。可以根據需求將阻障層170摻雜或不摻雜。選擇阻障層170的材料，以在氮化鎵層160和阻障層170之間的界面產生二維電子氣。

然後根據一些實施例，在阻障層170上方設置源極180、閘極190和汲極200，形成高電子遷移率電晶體裝置1000。可以使用任何合適的材料、製程和順序形成源極180、閘極190和汲極200，並且根據需求調整元件的間距和位置。在第1E圖繪示的實施例中，源極180、閘極190和汲極200位於阻障層170上，但本發明不限於此。

此外，可以根據需求設置應力鬆弛層150和交替層140的數量及配置。第2-4圖是根據一些其他實施例繪示高電子遷移率電晶體裝置的剖面示意圖。根據一些實施例，如第2圖所示，在高電子遷移率電晶體裝置2000中，在兩對交替層140之間設置應力鬆弛層150，隨後在交替層140上方設置接觸交替層140的氮化鎵層160。雖然並未繪示，根據一些實施例，可以在高電子遷移率電晶體裝置2000之交替層140和氮化鎵層160之間設置多對交替層140和多層應力鬆弛層150。這些應力鬆弛層150可以位於每一對交替層140上方，或者只位於特定的交替層140之間。根據需求，這些應力鬆弛層150可以具有相同或不同的厚度。

此外，根據另一些實施例，如第3圖所示，在高電子遷移率電晶體裝置3000中，分別在兩對交替層140上方設置兩層應力鬆弛層150，隨後在應力鬆弛層150上方設置接觸應力鬆弛層150的氮化鎵層160。雖然並未繪示，根據一些實施例，可以在高電子遷移率電晶體裝置3000之應力鬆弛層150和氮化鎵層160之間設置多對交替層140和多層應力鬆弛層150。這些應力鬆弛層150可以位於每一對交替層140上方，或者只位於特定的交替層140之間。根據需求，這些應力鬆弛層150可以具有相同或不同的厚度。

此外，根據又一些實施例，如第4圖所示，高電子遷移率電晶體裝置4000的緩衝層130可以包含漸變式緩衝層(gradient buffer layer)、超晶格緩衝層(superlattice buffer layer)、類似的緩衝層或前述之組合。雖然第4圖繪示緩衝層130包含超晶格緩衝層220和漸變式緩衝層230，但可以只使用超晶格緩衝層220或漸變式緩衝層230。

在一些實施例中，超晶格緩衝層220包含多組具有濃度差異的膜層，每組膜層包含多對氮化鋁層和氮化鋁鎵層。舉例來說，如第4圖所示，超晶格緩衝層220包含第一組包含氮化鋁鎵層222a和氮化鋁層222b的膜層、第二組包含氮化鋁鎵層224a和氮化鋁層224b的膜層、第三組包含氮化鋁鎵層226a和氮化鋁層226b的膜層，但本發明不限於此，超晶格緩衝層220可以包含更多組膜層及/或更多對氮化鋁層和氮化鋁鎵層。超晶格緩衝層220的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。根據需求，超晶格緩衝層220的每一對氮化鋁鎵層和氮化鋁層與其他對氮化鋁鎵層和氮化鋁層可以具有相同或不同的厚度和氮化鋁鎵層的鋁濃度。

在一些實施例中，漸變式緩衝層230包含多層具有濃度差異的氮化鋁鎵層。舉例來說，如第4圖所示，漸變式緩衝層230包含三層氮化鋁鎵層232、234、236，但本發明不限於此，可以設置更多或更少層氮化鋁鎵層。漸變式緩衝層230的形成可以包含沉積製程，例如有機金屬化學氣相沉積、分子束磊晶、液相磊晶或其他的沉積技術。根據需求，漸變式緩衝層230的每層氮化鋁鎵層可以各自具有相同或不同的厚度和鋁濃度。

如第4圖所示，設置包含超晶格緩衝層220和漸變式緩衝層230的緩衝層130，可以減緩在緩衝層130上方設置的交替層140的應力，避免產生裂縫，因此可增加交替層140的厚度。此外，在相同厚度下，相較於只形成超晶格緩衝層220，形成包含超晶格緩衝層220和漸變式緩衝層230的緩衝層130可大幅縮短成長時間。另外，相較於只形成漸變式緩衝層 230，形成包含超晶格緩衝層220和漸變式緩衝層230的緩衝層130可以在上方形成的交替層140具有較佳的結晶品質。因此可以在提高產能的同時，提升高電子遷移率電晶體裝置的效能和良率。

隨後參照前述的方法、材料和配置，在漸變式緩衝層230上方設置多對交替層140和至少一層應力鬆弛層150，然後設置氮化鎵層160。然後設置阻障層170、源極180、閘極190和汲極200，形成高電子遷移率電晶體裝置4000。

綜上所述，根據本發明的一些實施例，在摻雜碳的氮化鎵層上方設置未摻雜的氮化鎵層，可以改善摻雜碳的氮化鎵層的晶體品質和表面粗糙度。因此，可以保持高電子遷移率電晶體裝置的性能，例如二維電子氣特性，進一步提升裝置耐壓程度。

此外，根據本發明的一些實施例，在包含摻雜碳的氮化鎵層和未摻雜的氮化鎵層的交替層上方設置應力鬆弛層，可以緩解設置交替層的應力，因此可以增加交替層的數量和厚度，使高電子遷移率電晶體裝置達到更高的耐壓程度。

另外，根據本發明的一些實施例，在基底上方設置包含漸變式緩衝層和超晶格緩衝層的緩衝層，可以減緩在緩衝層上方設置的交替層的應力，避免產生裂縫或翹曲，因此可增加交替層的厚度。此外，相較於只形成超晶格緩衝層或漸變式緩衝層，包含漸變式緩衝層和超晶格緩衝層的緩衝層可以在提高產能的同時，提升高電子遷移率電晶體裝置的效能和良率。

雖然本發明已以多個實施例描述如上，但這些實施例並非用於限定本發明。本發明所屬技術領域中具有通常知識者應可理解，他們能以本發明實施例為基礎，做各式各樣的改變、取代和替換，以達到與在此描述的多個實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也可理解，此類修改或設計並未悖離本發明的精神和範圍。因此，本發明之保護範圍當視後附的申請專利範圍所界定者為準。