CN117305984A - 一种高质量异质外延方法及其制备得到的外延层结构 - Google Patents

一种高质量异质外延方法及其制备得到的外延层结构 Download PDF

Info

Publication number
CN117305984A
CN117305984A CN202311171551.XA CN202311171551A CN117305984A CN 117305984 A CN117305984 A CN 117305984A CN 202311171551 A CN202311171551 A CN 202311171551A CN 117305984 A CN117305984 A CN 117305984A
Authority
CN
China
Prior art keywords
sic
epitaxial layer
substrate
high quality
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311171551.XA
Other languages
English (en)
Inventor
吴阳阳
袁俊
陈伟
王宽
徐少东
郭飞
成志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiufengshan Laboratory
Original Assignee
Hubei Jiufengshan Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiufengshan Laboratory filed Critical Hubei Jiufengshan Laboratory
Priority to CN202311171551.XA priority Critical patent/CN117305984A/zh
Publication of CN117305984A publication Critical patent/CN117305984A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体器件技术领域，具体涉及一种高质量异质外延方法。该方法是首先在衬底上制作沟槽结构，接着异质外延外延层，最后通过激光扫描外延层对其进行退火处理，使外延层中的应力释放或再次分配，退火后外延层中的缺陷将集中于沟槽内的外延材料部分，而沟槽上方以及沟槽上方附近的外延层的缺陷密度将大幅度降低，从而使得外延层的质量得到提高，并且由于所形成的沟槽结构中存在高密度缺陷，载流子无法通过沟槽结构，所形成的沟槽结构可以起到隔离电信号的作用。

Description

一种高质量异质外延方法及其制备得到的外延层结构
技术领域
本发明涉及半导体器件技术领域，具体涉及一种高质量异质外延方法及其制备得到的外延层。
背景技术
功率器件和功率集成电路往往在生长于半导体衬底(晶圆)上的外延层中形成，以SiC、Ga2O3制备的功率器件如二极管、晶体管和功率集成电路具有更小的面积以及更优异的电气特性，在如今具有更高功率以及更低功耗需求的电力电子应用中，SiC和Ga2O3材料具有更重大的研究意义以及更广阔的市场应用前景，生产高质量、更大尺寸的SiC、Ga2O3一直是业界不懈追求的目标。
然而，当前的SiC、Ga2O3的单晶衬底和外延生长技术尚不成熟。以SiC为例，单晶生长的SiC衬底存在晶体缺陷密度高、生长过程中多型体(3C-SiC、4H-SiC、6H-SiC等)控制较差等难题，这使得高质量、大尺寸(＞8英寸)的SiC单晶衬底制备困难、价格昂贵，严重限制了SiC、Ga2O3在集成器件领域的使用。
因此，开发一种能够适用于SiC、Ga2O3的高质量异质外延方法具有重要意义。
发明内容
基于此，本发明提供了一种高质量异质外延方法，采用该异质外延方法可以将外延层的缺陷集中在沟槽中，使沟槽以外的质量得到提高，且由于沟槽中存在高密度缺陷，沟槽还可以起到隔离电信号的作用。
本发明采用如下技术方案来实现上述技术目的：一种高质量异质外延方法，包括以下步骤：
S1，在衬底上制作沟槽结构；
S2，在制作有沟槽结构的一面异质外延外延层；
S3，通过激光扫描外延层对其进行退火处理，使外延层中的应力释放或再次分配，即得。
作为一种优选的实施方式，步骤S1中还包括对沟槽结构进行离子注入的步骤，且离子注入的杂质类型与衬底本身的掺杂类型相反。
作为一种优选的实施方式，所述离子注入的位置包括但不限于沟槽结构底部和/或沟槽结构周边。
作为一种优选的实施方式，所述沟槽结构横截面的形状包括但不限于方形、长条形、圆形、六边形或其它不规则形状。
作为一种优选的实施方式，所述沟槽结构为连续结构或间断结构。
作为一种优选的实施方式，所述衬底材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石。
作为一种优选的实施方式，所述外延层的材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石。
作为一种优选的实施方式，所述中间层的材料为绝缘材料或导电材料。
作为一种优选的实施方式，衬底上制作有中间层，所述沟槽结构制作在中间层上，且所述沟槽结构贯穿或不贯穿中间层。
作为一种优选的实施方式，步骤S3中的激光扫描为飞秒激光扫描。
本发明的目的还在于保护通过上述方法制备得到的外延层。
本发明所提供的高质量异质外延方法，首先在衬底上制作沟槽结构，接着异质外延外延层，最后通过激光扫描外延层对其进行退火处理，使外延层中的应力释放或再次分配，退火后外延层中的缺陷将集中于沟槽内的外延材料部分，而沟槽上方以及沟槽上方附近的外延层的缺陷密度将大幅度降低，从而使得外延层的质量得到提高。采用激光进行退火处理，激光产生的热量集中在外延层中，可以减轻常规退火过程对衬底材料产生的影响。采用上述方法制备得到的外延层至少具有以下优点：
(1)外延层中的缺陷将被集中在衬底表面的沟槽内，而沟槽以外的外延层中缺陷密度将被降低，外延层的质量得到提高；
(2)由于所形成的沟槽结构中存在高密度缺陷，导致载流子无法通过沟槽结构，所形成的沟槽结构可以起到隔离电信号的作用。
附图说明
图1为本发明所提供的高质量异质外延方法的工艺流程图；
图2为本发明所提供的高质量异质外延方法制备得到的其中两种结构；
图3为本发明所提供的高质量异质外延方法制备得到的其中四种结构；
图4为本发明所提供的高质量异质外延方法中沟槽结构的几种示意图；
图5为本发明所提供的高质量异质外延方法中沟槽结构的几种示意图；
图中：
1衬底、2沟槽结构、3外延层、4中间层。
具体实施方式
异质外延是指作为支撑的衬底材料与衬底上生长的外延层材料不相同，例如：可以在Si衬底上异质外延3C-SiC。但是由于异质外延技术中衬底材料和外延材料的晶格参数、热膨胀系数往往是不同的，如SC-SiC和Si之间存在较大的晶格失配(20％)和热膨胀系数失配(8％)，导致外延层的内部存在高密度的位错和堆垛层错等缺陷。虽然外延技术在不断改进，但当前在衬底上异质外延的外延层内部的缺陷的密度仍然很高，进一步使得利用该外延片制备的器件和电路的泄露电流较大，击穿电压较低。
基于此，本发明提供了一种新的高质量异质外延方法，参见图1，具体包括以下步骤：
S1，在衬底1上制作沟槽结构2；
S2，在制作有沟槽结构的一面异质外延外延层3；
S3，通过激光扫描外延层3对其进行退火处理，使外延层3中的应力释放或再次分配，即得。
本发明所提供的高质量异质外延方法，首先在衬底1表面和/或衬底上的中间层4上制作沟槽结构2，接着异质外延外延层3，最后通过激光扫描外延层3对其进行退火处理，使外延层3中的应力释放或再次分配，退火后外延层3中的缺陷将集中于沟槽内的外延材料部分，而沟槽上方以及沟槽上方附近的外延层的缺陷密度将大幅度降低，从而使得外延层3的质量得到提高。
本申请中，激光扫描可优选为采用飞秒激光进行扫描退火，采用激光进行退火处理的好处是：激光产生的热量集中在外延层中，可以减轻常规退火过程对衬底材料产生的影响。进一步详细举例解释为：以在Si衬底上外延SiC为例，由于SiC退火所需的温度高于Si的熔点，因此无法使用常规的退火技术，即对整片材料(衬底+外延)同时加热，而使用飞秒激光对材料的表面扫描，可以实现仅对上部的外延层材料加热，而衬底的温度仍较低，减少对衬底的影响。
采用上述方法制备得到的外延层至少具有以下优点：(1)外延层中的缺陷将被集中在衬底表面的沟槽内，而沟槽以外的外延层中缺陷密度将被降低，外延层的质量得到提高；(2)由于所形成的沟槽结构中存在高密度缺陷，导致载流子无法通过沟槽结构，所形成的沟槽结构可以起到隔离电信号的作用。
在本发明中，外延层3可以直接制备在衬底1上，也可以先在衬底1上制作中间层2，然后单独在中间层2或同时在中间层2和衬底1上制作沟槽结构2，最后再在中间层2上制作外延层3，具体可参见图2。
其中，中间层2的材料既可以是绝缘材料，也可以是导电材料。
绝缘材料可以采用SiO2，也可以是其他介质材料如高K介质，采用绝缘材料的优点是：该中间层可以起到隔离作用，利用这种外延层制备成器件、电路之后，器件、电路的寄生电容降低，泄露电流变小，功耗降低。
导电材料可以选用高掺杂浓度的半导体(简并半导体)，采用导电材料的优点是：通过设计中间层的分布、形状，使中间层起到互连线作用，且沟槽结构可以隔离不同区域之间的中间层。
进一步，本发明中，步骤S1中还包括对沟槽结构进行离子注入的步骤，且离子注入的杂质类型与衬底本身的掺杂类型相反。即P型掺杂的衬底注入N型杂质，N型掺杂的衬底注入P型杂质，其优点在于，增强对电信号的隔离作用。
可以理解的是，离子注入的位置包括但不限于沟槽结构2底部和/或沟槽结构周边，具体可参见图3。
进一步，沟槽结构的横截面形状包括但不限于方形、长条形、圆形、六边形或其它不规则形状，具体可参见图4。
进一步，所形成的沟槽结构2可以是连续结构，也可以是间断结构，具体可参见图5。
可以理解的，本发明中所用的衬底的材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石。外延的材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石，优选的为SiC、Ga2O3。
进一步，衬底1上制作有中间层4，所述沟槽结构2制作在中间层4上，且所述沟槽结构2贯穿或不贯穿中间层4。
本发明还提供了利用上述方法制备得到的外延层。
为了使本发明的技术方案更加清楚完整，下面结合具体实施例对本发明作进一步的详细说明，以使本领域的技术人员更加清楚地理解本发明。以下实施例，仅用于说明本发明，但不用来限制本发明的范围。
一种3C-SiC的高质量异质外延方法，其是首先在Si衬底表面形成沟槽结构，接着在Si衬底上异质外延3C-SiC外延层，最后通过飞秒激光扫描3C-SiC外延层对其进行退火处理，退火处理使外延层中的应力被释放或再次分配，退火后外延层中的缺陷将集中于沟槽内的3C-SiC中，而沟槽上方以及沟槽上方附近的3C-SiC的缺陷密度将大幅度降低，3C-SiC外延层的质量得到提高，具体的工艺流程如下：
(1)准备Si衬底，并对Si衬底表面进行清洁处理。
(2)通过光刻、干法刻蚀或湿法刻蚀等方式在Si衬底上形成沟槽结构，沟槽结构的数量、大小和间距可以根据器件数量、电路的面积进行调整。例如：将要制备的电路面积越大，设置的沟槽结构的数量可以越多。
(3)通过化学气相沉积(CVD)在Si衬底上异质外延生长3C-SiC外延层。
(4)使用飞秒激光扫描3C-SiC对外延进行退火处理，退火处理使外延层中积累的应力得到释放和重新分布，外延层中的缺陷集中在沟槽内部，而沟槽区域以外的3C-SiC中的缺陷密度将大幅度降低，外延层的质量得到提高。
在上述方案的基础上，将衬底材料、外延材料替换为其它晶系，如4H-SiC、6H-SiC等，将衬底材料、外延层材料替换为其它半导体材料，如SiC、GaN、Ga2O3、AlN、金刚石(C)等，将半导体材料施加N型或P型掺杂的情况同样适用，并均在本专利申请保护的范围内。
在此有必要指出的是，以上实施例仅限于对本发明的技术方案做进一步的阐述和说明，并不是对本发明的技术方案的进一步的限制，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高质量异质外延方法，其特征在于，包括以下步骤：
S1，在衬底上制作沟槽结构；
S2，在制作有沟槽结构的一面异质外延外延层；
S3，通过激光扫描外延层对其进行退火处理，使外延层中的应力释放或再次分配，即得。
2.根据权利要求1所述的高质量异质外延方法，其特征在于，步骤S1中还包括对沟槽结构进行离子注入的步骤，且离子注入的杂质类型与衬底本身的掺杂类型相反。
3.根据权利要求2所述的高质量异质外延方法，其特征在于，所述离子注入的位置包括但不限于沟槽结构底部和/或沟槽结构周边。
4.根据权利要求1所述的高质量异质外延方法，其特征在于，所述沟槽结构横截面的形状包括但不限于方形、长条形、圆形、六边形或其它不规则形状。
5.根据权利要求1～4任一项所述的高质量异质外延方法，其特征在于，所述沟槽结构为连续结构或间断结构。
6.根据权利要求1～4任一项所述的高质量异质外延方法，其特征在于，所述衬底材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石；所述外延层的材料包括但不限于Si、3C-SiC、4H-SiC、6H-SiC、GaN、Ga2O3、AlN、金刚石。
7.根据权利要求1～4任一项所述的高质量异质外延方法，其特征在于，衬底上制作有中间层，所述沟槽结构制作在中间层上，且所述沟槽结构贯穿或不贯穿中间层。
8.根据权利要求1～4任一项所述的高质量异质外延方法，其特征在于，步骤S3中的激光扫描为飞秒激光扫描。
9.根据权利要求1～4任一项所述的高质量异质外延方法，其特征在于，所述中间层的材料为绝缘材料或导电材料。
10.权利要求1～9任一项所述的方法制备得到的外延层结构。
CN202311171551.XA 2023-09-11 2023-09-11 一种高质量异质外延方法及其制备得到的外延层结构 Pending CN117305984A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311171551.XA CN117305984A (zh) 2023-09-11 2023-09-11 一种高质量异质外延方法及其制备得到的外延层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311171551.XA CN117305984A (zh) 2023-09-11 2023-09-11 一种高质量异质外延方法及其制备得到的外延层结构

Publications (1)

Publication Number Publication Date
CN117305984A true CN117305984A (zh) 2023-12-29

Family

ID=89287523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311171551.XA Pending CN117305984A (zh) 2023-09-11 2023-09-11 一种高质量异质外延方法及其制备得到的外延层结构

Country Status (1)

Country Link
CN (1) CN117305984A (zh)

Similar Documents

Publication Publication Date Title
JP4597514B2 (ja) 劣化を最少に抑えたＳｉＣバイポーラ半導体デバイス
KR101418615B1 (ko) 반절연 에피텍시 상의 실리콘 탄화물 및 관련 와이드 밴드갭 트랜지스터들
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
KR20120023710A (ko) 반도체 장치
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
US20220367188A1 (en) Substrate for an electronic device and method for producing the same
KR100250183B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
CN113994032A (zh) 电子器件用基板及其制造方法
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
KR100738766B1 (ko) 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법
JP2019067982A (ja) 炭化珪素半導体装置
KR20110120335A (ko) 탄화규소 기판의 제조 방법
CN116705605B (zh) 一种硅基氮化镓hemt器件及其制备方法
TW202214919A (zh) 半導體基板及其製造方法
JP6125568B2 (ja) 半導体用の最適化層
CN117305984A (zh) 一种高质量异质外延方法及其制备得到的外延层结构
JP4826373B2 (ja) 単結晶ウェハの製造方法
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
CN115440573A (zh) 单晶SiC/Si晶圆基底、异质结构及其制备方法
CN212257406U (zh) 半导体结构
CN112713189B (zh) 一种具有氮化镓高阻层的hemt器件的外延结构及其制备方法
KR100579217B1 (ko) 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 430000, No. 9 Jiulonghu Street, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: Hubei Jiufengshan Laboratory

Address before: 430000 Floor 19, No. 18, Huaguang Avenue, Guandong Science and Technology Industrial Park, Donghu Development Zone, Wuhan, Hubei Province

Applicant before: Hubei Jiufengshan Laboratory

Country or region before: China