KR100250183B1 - 에피택셜 웨이퍼 및 그 제조방법 - Google Patents

에피택셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100250183B1
KR100250183B1 KR1019930018987A KR930018987A KR100250183B1 KR 100250183 B1 KR100250183 B1 KR 100250183B1 KR 1019930018987 A KR1019930018987 A KR 1019930018987A KR 930018987 A KR930018987 A KR 930018987A KR 100250183 B1 KR100250183 B1 KR 100250183B1
Authority
KR
South Korea
Prior art keywords
wafer
epitaxial
epitaxial layer
layer
substrate wafer
Prior art date
Application number
KR1019930018987A
Other languages
English (en)
Other versions
KR940007977A (ko
Inventor
다까히사 구사까
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940007977A publication Critical patent/KR940007977A/ko
Application granted granted Critical
Publication of KR100250183B1 publication Critical patent/KR100250183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

불순물 농도가 안정된 에피택셜층을 형성하고, 또한 중금속계의 오염을 적게하여, 특성이 균일하고 또한 우수한 반도체장치를 형성할 수 있는 에피택셜 웨이퍼를 제공한다.
Si 웨이퍼(11)에 As(12) 및 C(13)를 이온주입한 후, Si 웨이퍼(11)상에 에피택셜층(14)을 형성한다. As는 확산계수가 작으므로, Si 웨이퍼(11)로부터 에피택셜층(14)에의 As(12)의 확산이 적고, 또한 As(12)의 이온주입에 의해 Si 웨이퍼(11)의 불순물 농도가 균일에 근접하고 있다. 또한, C(13)는 Si 웨이퍼(11)에 게터링사이트를 형성한다.

Description

에피택셜 웨이퍼 및 그 제조방법
제 1도는 본 발명의 제 1 실시예에서 제조한 에피택셜 웨이퍼의 측 단면도.
제 2도는 본 발명의 제 2 및 제 3 실시예와 제 2 종래예와의 저항율의 프로파일을 나타낸 그래프.
제 3도는 에피택셜층의 막두께와 CCD의 셔터전압과의 관계를 나타낸 그래프.
제 4도는 액피택셜층의 불순물 농도와 CCD의 셔터전압과의 관계를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : Si 웨이퍼 12 : AS
13 : C 14 : 에피택셜층
15 : 에피택셜 웨이퍼
본 발명은 기판웨이퍼상에 에피택셜층이 형성되어 있는 에피택셜웨이퍼 및 그 제조방법에 관한 것이다.
현재의 반도체장치의 대부분은 단결정(單結晶)의 기판웨이퍼만이든가, 또는 그 위에 에피택셜층을 1층만 성장시킨 에피택셜 웨이퍼로 제조되어 있다. 에피택셜 웨이퍼는 반도체장치를 제조하는 관점에서 보면, 기판웨이퍼와는 상이한 저항율을 가진 전기적 활성층을 형성할 수 있으므로 반도체장치를 설계할 때의 자유도가 크고, 또 결정결함의 원인이 되는 산소나 탄소의 농도가 낮은 고순도의 단결정 박막을 임의의 두께로 형성할 수 있는 등 이점이 많다.
그러므로, 고내압(高耐壓) 반도체장치나 바이폴라집적회로장치나 CCD 등에서 제품에 실용화되고 있다. 특히 CCD에 에피택셜 웨이퍼를 사용하는 경우에는, 저저항(低抵抗)의 기판웨이퍼상에 동일 도전형으로 고저항(高低抗)의 에피택셜층을 형성하여 CCD를 형성함으로써, 고저항의 기판웨이퍼만에 CCD를 형성한 경우에 비해서, 전자(電子)셔터용의 전압 등으로서의 기판전압을 대폭 저감시키는 가능성이 생긴다. 이와 같은 에피택셜 웨이퍼에서는 종래는 기판웨이퍼에 불순물로서 P를 첨가하고 있었다.
또한, 저저항의 에피택셜층과 고저항의 에피택셜층과의 2층의 에피택셜층을 기판웨이퍼상에 순차 형성시킨 에피택셜 웨이퍼로 반도체장치를 형성하면, 기판웨이퍼의 특성에 의한 제약이 원리적으로 없고, 또 기판웨이퍼의 불순물농도의 불균일성이 반도체장치의 특성에 반영되는 것도 없으므로, 이상적인 구조라고 생각된다. 그리고, 이와 같은 에피택셜 웨이퍼에서도 종래는 하층측의 에피택셜층에 불순물로서 P를 첨가하고 있었다.
그런데, 제 3도는 전술한 바와 같이 기판웨이퍼상에 2층의 에피택셜층을 적층시킨 에피택셜 웨이퍼에 CCD를 형성한 경우의, 상층측의 에피택셜층의 막두께와 CCD의 셔터전압과의 관계를 나타내고 있다. 즉, 이 제 3도로부터 명백한 바와 같이, 상층측의 에피택셜층의 막두께가 10㎛ 이하가 아니면, 셔터전압을 저감시키는 효과가 없다. 그리고, 막두께의 하한인 4㎛ 는 CCD를 형성하기 위하여 필요한 두께이다.
한편, 제 4도는 상층측의 에피택셜층의 막두께를 8㎛으로 고정하고 또한 그 불순물 농도를 CCD로서 동작가능한 최적치로 고정한 경우의, 상층측의 에피택셜층의 불순물 농도에 대한 하층측의 에피택셜층의 불순물 농도의 비를 나타내고 있다. 즉, 이 제 4도로부터 명백한 바와 같이, 불순물 농도의 비가 10배 이상이 아니면, 셔터전압을 저감시키는 효과가 없다.
그런데, P는 확산계수가 크다. 그러므로, 에피택셜층이 1층인 제 1종래예의 에피택셜 웨이퍼에서는 고온의 열처리를 받으면, P가 기판웨이퍼로부터 에피택셜층으로 확산하여, 불순물 농도가 안정된 에피택셜층을 형성할 수 없었다. 더욱이, 에피택셜층이 1층이므로, 기판웨이퍼의 불순물 농도의 불균일성이 반도체장치의 특성에 반영되어, CCD 에서는 화상의 불균일이 생기고 있었다. 따라서, 이 제 1종래예의 에피택셜 웨이퍼에서는 특성이 균일한 반도체장치를 형성할 수 없었다.
그리고, 불순물로서 As를 첨가한 기판웨이퍼상에 에피택셜층을 형성하면, 기판웨이퍼로부터 에피택셜층에의 불순물의 확산을 적게 하여 불순물 농도가 안정된 에피택셜층을 형성할 수 있다. 그러나, 기판웨이퍼의 불순물 농도의 불균일성이 반도체장치의 특성에 반영된다는 문제는 여전히 남는다. 또한, As는 안정성에도 문제가 있고, 불순물로서 P를 첨가한 기판웨이퍼 만큼 일반적이 아니다.
또한, 에피택셜층의 성장시에는 일반적으로 중금속계의 오염이 혼입되므로, 에피택셜 웨이퍼의 표면부근의 오염에 의해 전기적 활성층의 발생라이프타임, 즉 캐리어의 발생에서 재결합까지의 시간이 5m초 이하로, CZ법으로 성장시킨 기판웨이퍼의 10m초에 비해 짧다. 그러므로, 특성이 우수한 반도체장치를 형성하는 것도 곤란하며, CCD에서는 백점(白点)이나 암전류(暗電流)의 증가를 볼 수 있었다.
또, 에피택셜층이 2층인 제 2 종래예의 에피택셜 웨이퍼에서는, 전술한 바와 같이 상층측의 에피택셜층의 막두께를 10㎛ 이하로 얇게 하면, 이 상층측의 에피택셜층의 전체에 P가 확산한다. 즉, 제 2도중에 점선으로 표시한 바와 같이, 상층측의 에피택셜층의 표면부근부터 저항이 이미 저하하기 시작하고 있으며, 상층측의 에피택셜층에 CCD를 형성하는 것이 곤란하였다. 또한, 중금속계의 오염은 이 제 2 종래예의 에피택셜 웨이퍼에서도 발생하고 있었다.
청구항 1의 에피택셜 웨이퍼의 제조방법은 기판웨이퍼(11)상에 에피택셜층(14)이 형성되어 있는 에피택셜 웨이퍼(15)의 제조방법에 있어서, 상기 기판웨이퍼(11)에 As(12) 및 C(13)를 도입하는 공정과, 상기 도입의 후에, 상기 기판웨이퍼(11)상에 상기 에피택셜층(14)을 형성하는 공정을 가지는 것을 특징으로 한다.
청구항 2의 에피택셜 웨이퍼는 기판웨이퍼상에 하층측의 제 1의 에피택셜층과 상층측의 제 2의 에피택셜층이 순차 적층되어 있는 에피택셜 웨이퍼에 있어서, 상기 제 1의 에피택셜층의 불순물 농도가 상기 제 2의 에피택셜층의 불순물 농도의 10배 이상이며, 상기 제 1의 에피택셜층 중의 상기 불순물로서 As 또는 Sb가 사용되고 있으며, 상기 제 2의 에피택셜층의 막두께가 4∼10㎛인 것을 특징으로 한다.
청구항 3의 에피택셜 웨이퍼의 제조방법은 기판웨이퍼상에 하층측의 제 1의 에피택셜층과 상층측의 제 2의 에피택셜층이 순차 적층되어 있는 에피택셜 웨이퍼의 제조방법에 있어서, 불순물로서의 As 또는 Sb의 농도가 상기 제 2의 에피택셜층의 불순물 농도의 10배 이상인 상기 제 1의 에피택셜층을 상기 기판웨이퍼상에 형성하는 공정과, 막두께가 4∼10㎛인 상기 제 2의 에피택셜층을 상기 제 1의 에피택셜층상에 형성하는 공정을 가지는 것을 특징으로 한다.
청구항 1의 에피택셜 웨이퍼의 제조방법에서는 기판웨이퍼(11)에 확산계수가 작은 As(12)를 불순물로서 도입하고 있으므로, 기판웨이퍼(11)로부터 에피택셜층(14)에의 불순물의 확산이 적다. 그러므로, 에피택셜층(14)의 불순물 농도가 기판웨이퍼(11)의 불순물 농도에 의한 영향을 잘 받지 않아서, 불순물 농도가 안전된 에피택셜층(14)을 형성할 수 있다.
더욱이, 에피택셜층(14)의 형성전에 기판웨이퍼(11)에 불순물로서의 As(12)를 도입하고 있으므로, 도입전의 기판웨이퍼(11)의 불순물 농도가 불균일해도, 이 불균일성을 As(12)의 도입에 의해 저감시킬 수 있다. 그러므로, 기판웨이퍼(11)의 불균일 농도를 균일하게 근접시킬 수 있다.
또한, 기판웨이퍼(11)에 C(13)를 도입하고나서 기판웨이퍼(11)상에 에피택셜층(14)을 형성하고 있으나, C(13)에 의해 기판웨이퍼(11)에 게터링사이트가 형성되고, 에피택셜층(14)의 형성공정에서 혼입하는 중금속계의 오염이 에피택셜층(14)으로부터 게터링된다.
청구항 2, 3의 에피택셜 웨이퍼 및 그 제조방법에서는 제 1의 에피택셜층 중의 불순물로서 확산계수가 작은 As 또는 Sb를 사용하고 있으므로, 제 1의 에피택셜층의 불순물 농도를 제 2의 에피택셜층의 불순물 농도의 10배 이상으로 높게 해도, 제 1의 에피택셜층으로부터 제 2의 에피택셜층에의 불순물의 확산이 적다. 그러므로, 제 2의 에피택셜층의 막두께를 4∼10㎛로 얇게 할 수 있다.
또, 제 1의 에피택셜층 중의 불순물로서 Sb를 사용하면, 기판웨이퍼와 제 1의 에피택셜층과의 계면(界面)에서 격자부정합(格子不整合)이 생기고, 이 격자부정합에 기인하는 전위(轉位)가 유기된다. 그러므로, 이 전위가 게터링사이트로 되고, 제 1 및 제 2의 에피택셜층의 형성공정에서 혼입하는 중금속계의 오염이 기판웨이퍼와 제 1의 에피택셜층과의 계면에 게터링된다.
다음에, 본원 발명의 제 1∼제 3의 실시예에 대하여 제 1도, 제 2도를 참조하면서 설명한다. 제 1도는 제 1실시예를 도시하고 있다. 이 제 1 실시예 에서는 CZ법으로 성장시켜 면방위(面方位)가 〈100〉이며 저항율이 2∼3cm인 N형의 Si 웨이퍼(11)를 세정하여 건조시킨후, 열산화를 행하여, 막두께가 20㎛ 정도의 SiO2막(도시하지 않음)을 Si 웨이퍼(11)의 표면에 형성한다.
그리고, SiO2막에 의해 채널링을 방지하면서, 650keV의 가속에너지 및 5×1012cm-2의 도즈량으로 As(12)를 Si 웨이퍼(11)에 이온 주입하고, 다시 700keV의 가속에너지 및 5×1014cm-2의 도즈량으로 C(13)을 Si 웨이퍼(11)에 이온주입한다. 그 후, 플루오르산계의 액으로 SiO2막을 에칭한다.
다음에, Si 웨이퍼(11)를 RCA 세정한 후, 이 Si 웨이퍼(11)를 에피택셜노(爐)에 장착한다. 그리고, N2가스로 에피택셜노내의 대기를 치환한 후, 다시 H2가스로 N2가스를 치환한다.
그 후, 에피택셜노내의 온도를 700∼900℃로 상승시킨 후, 소정 시간에 걸쳐서 유지한다. 그리고, 다시 1150℃ 까지 승온시키고, H2가스로 Si 웨이퍼(11)의 표면의 자연산화막을 제거하는 동시에, HCl 가스로 Si 웨이퍼(11)의 표면을 얕게 에치오프하여 청정한 표면을 노출 시킨다.
다음에, 에피택셜 성장온도인 1100℃ 까지 에피택셜노내의 온도를 강하시킨 후, 에피택셜노내의 가스를 원료가스로 전환하여, Si 웨이퍼(11)의 표면상에 에피택셜층(14)을 성장시킨다. 원료가스로서는 SiHCl3+ PH3+ H2를 사용하여, 약 1㎛ 분-1의 속도로 약 10㎛의 막두께로 성장시킨다. 이 에피택셜층(14)의 저항율은 20∼30cm 정도이다.
에피택셜층(14)을 성장시킨 후, 에피택셜노내를 자연냉각시켜서, 온도가 200℃ 까지 내려간 시점에서 에피택셜노내에로 남아 있는 원료가스를 N2가스로 치환하고나서, 에피택셜노내로부터 에피택셜 웨이퍼(15)를 꺼낸다.
이상과 같은 제 1 실시예에서 제조한 에피택셜 웨이퍼(15)에서는 에피택셜층(14)의 바로 아래의 Si 웨이퍼(11)에 이온주입한 불순물이 As(12)이며, As는 확산계수가 크다. 그러므로, 열공정을 거친 후에도 Si 웨이퍼(11)로부터 에피택셜층(14)에의 As(12)의 확산이 적고, 에피택셜층(14)의 불순물 농도가 안정되어 있다. 따라서, 이 에피택셜층(14)에 형성하는 반도체장치가 As(12)의 영향을 받는 일은 없다.
또한, Si 웨이퍼(11)의 당초의 불순물 농도가 불균일해도, 이 당초의 불순물 농도 이상으로 As(12)를 이온주입하고 있으므로, Si 웨이퍼(11)의 불순물 농도가 균일에 근접하고 있다. 따라서, 이 에피택셜 웨이퍼(15)에 CCD를 형성하면, 이 CCD에서는 화상불균일이 적다.
또, Si 웨이퍼(11)에 C(13)를 이온주입하고나서 Si 웨이퍼(11)상에 에피택셜층(14)을 형성하고 있으나, C(13)에 의해 Si 웨이퍼(11)에 게터링사이트가 형성되고, 에피택셜층(14)의 형성공정에서 혼입하는 중금속계의 오염이 에피택셜층(14)으로부터 게터링된다. 그러므로, 에피택셜층(14)에서는 발생라이프타임이 10m초로, CZ법으로 성장시킨 기판웨이퍼와 동등한 값이다.
그리고, 이 제 1 실시예에서는 전술한 효과를 Si 웨이퍼(11) 중의 As(12)와 C(13)에 의해 얻고 있으나, As(12)와 C(13)는 연속적인 이온주입에 의해 Si 웨이퍼(11)내에 도입하고 있으므로, 매우 용이한 공정으로 이들 효과를 실현할 수 있다.
다음에, 제 2 실시예에 대하여 설명한다. 이 제 2 실시예에서는 CZ법으로 성장시켜 면방위가 ＜100＞인 Si 웨이퍼를 RCA 세정한 후 , 이 Si 웨이퍼를 에피택셜노에 장착한다. 그리고, N2가스로 에피택셜노내의 대기를 치환한 후, 다시 H2가스로 N2가스를 치환한다.
그 후, 에피택셜노내의 온도를 700 ∼ 900℃ 로 상승시킨 후, 소정 시간에 걸쳐서 유지한다. 그리고, 다시 1150℃ 까지 승온시키고, H2가스로 Si 웨이퍼의 표면의 자연산화막을 제거하는 동시에, HCl 가스로 Si 웨이퍼의 표면을 얕게 에치오프하여 청청한 표면을 노출시킨다.
다음에, 에피택셜성장온도인 1100℃까지 에피택셜노내의 온도를 강하시킨 후, 에피택셜노내의 가스를 원료가스로 전환하여, Si 웨이퍼의 표면상에 제 1 층째의 에피택셜층을 성장시킨다. 원료가스로서는 SiHCl3+ AsH3+ H2를 사용하여, 약 1㎛ 분-1의 속도로 약 5㎛의 막두께로 성장시킨다. 이 제 1층째의 에피택셜층의 저항율은 0.1cm 정도이다.
제 1층째의 에피택셜층을 성장시킨 후, 에피택셜노내를 자연냉각시켜, 온도가 200℃ 까지 내려간 시점에서 에피택셜노내에 남아 있는 원료가스를 N2가스로 치환하고나서, 에피택셜노내로부터 Si 웨이퍼를 꺼낸다.
그 후, 제 1층째의 에피택셜층을 성장시킨 상태의 Si 웨이퍼를 RCA 세정한 후, 전술한 공정과 대략 같은 공정을 반복하여, 제 1층째의 에피택셜층상에 제 2층째의 에피택셜층을 성장시킨다. 단, 이 때의 원료가스로서는 SiHCl3+ PH3+ H2를 사용하여, 약 6㎛의 막두께로 성장시킨다. 이 제 2층째의 에피택셜층의 P의 농도는 제 1 층째의 에피택셜층의 As의 농도의 1/10 이하이다. 그러므로, 제 2층째의 에피택셜층의 저항율은 10∼20cm 정도이다.
제 2도 중 실선은 제 2 실시예의 저항율의 프로파일을 나타내고 있다. 이 제 2 실시예에서는 제 1 층째의 에피택셜층의 불순물로서 As 를 사용하고 있으며, As는 확산계수가 작다. 그러므로, 제 2도로부터도 명백한 바와 같이, 제 1 및 제 2 층째의 에피택셜층 끼리의 계면에 있어서의 저항율의 프로파일, 즉 불순물 농도의 프로파일의 구배가 급준하며, 제 2 층째 즉 상층측의 에피택셜층의 표면으로부터 4㎛ 정도의 깊이까지는 저항율이 일정하고 이 영역에 CCD등의 반도체장치를 형성할 수 있다.
다음에, 제 3 실시예에 대하여 설명한다. 이 제 3 실시예는 제 1층째의 에피택셜층을 성장시키기 위한 원료가스로서 SiHCl3+ SbCl3+ H2를 사용하며, 따라서 제 1층째의 에피택셜층의 불순물로서 As를 사용하는 대신에 Sb를 사용하는 것을 제외하고, 전술한 제 2 실시예와 실질적으로 같은 공정으로 제조한다. 이 제 3 실시예에서도 저항율의 프로파일이 제 2도에 도시한 바와 같이 제 2 실시예와 대략 같게 된다. 또한, 이 제 3 실시예에서는 발생라이프타임이 10m 초로, CZ 법으로 성장시킨 기판웨이퍼와 같은 값이다.
청구항 1의 에피택셜 웨이퍼의 제조방법에서는, 불순물 농도의 안정된 에피택셜층을 형성할 수 있고, 또한 기판웨이퍼의 불순물 농도를 균일하게 근접시킬 수 있으므로, 특성이 균일한 반도체장치를 형성할 수 있다.
또한, 에피택셜층의 형성공정에서 혼입하는 중금속계의 오염이 에피택셜층으로부터 게터링되므로, CZ법으로 성장시킨 기판웨이퍼 및 발생라이프타임이 길고, 특성이 우수한 반도체장치를 형성할 수 있다.
청구항 2, 3의 에피택셜 웨이퍼 및 그 제조방법에서는, 기판웨이퍼상에 적층시킨 제 1 및 제 2의 에피택셜층 중 제 2의 에피택셜층의 막두께를 4∼10㎛로 얇게 할 수 있으므로, 기판전압을 저감시킬 수 있다.
또, 제 1의 에피택셜층 중의 불순물로서 Sb를 사용하면, 제 1 및 제 2의 에피택셜층의 형성공정에서 혼입하는 중금속계의 오염이 기판웨이퍼와 제 1의 에피택셜층과의 계면에 게터링되므로, CZ법으로 성장시킨 기판웨이퍼와 동등하게 발생라이프타임이 길고, 특성이 우수한 반도체장치를 형성할 수 있다.

Claims (3)

  1. 기판웨이퍼상에 에피택셜층이 형성되어 있는 에피택셜 웨이퍼의 제조방법에 있어서,
    상기 기판웨이퍼에 As 및 C를 도입하는 공정과,
    상기 도입의 후에, 상기 기판웨이퍼상에 상기 에피택셜층을 형성 하는 공정을 가지는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  2. 기판웨이퍼상에 하층측의 제 1의 에피택셜층과 상층측의 제 2의 에피택셜층이 순차 적층되어 있는 에피택셜 웨이퍼에 있어서,
    상기 제 1의 에피택셜층의 불순물 농도가 상기 제 2의 에피택셜층의 불순물 농도의 10배 이상이며,
    상기 제 1의 에피택셜층 중의 상기 불순물로서 As 또는 Sb가 사용되고 있으며,
    상기 제 2의 에피택셜층의 막두께가 4∼10㎛인 것을 특징으로 하는 에피택셜 웨이퍼.
  3. 기판웨이퍼상에 하층측의 제 1의 에피택셜층과 상층측의 제 2의 에피택셜층이 순차 적층되어 있는 에피택셜 웨이퍼의 제조방법에 있어서,
    불순물로서의 As 또는 Sb의 농도가 상기 제 2의 에피택셜층의 불순물 농도의 10배 이상인 상기 제 1의 에피택셜층을 상기 기판웨이퍼상에 형성하는 공정과,
    막두께가 4∼10㎛인 상기 제 2의 에피택셜층을 상기 제 1의 에피택셜층상에 형성하는 공정을 가지는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
KR1019930018987A 1992-09-25 1993-09-20 에피택셜 웨이퍼 및 그 제조방법 KR100250183B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-280,818 1992-09-25
JP28081892 1992-09-25
JP92-355,507 1992-12-18
JP35550792A JP3353277B2 (ja) 1992-09-25 1992-12-18 エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
KR940007977A KR940007977A (ko) 1994-04-28
KR100250183B1 true KR100250183B1 (ko) 2000-05-01

Family

ID=26553933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018987A KR100250183B1 (ko) 1992-09-25 1993-09-20 에피택셜 웨이퍼 및 그 제조방법

Country Status (3)

Country Link
US (1) US5405803A (ko)
JP (1) JP3353277B2 (ko)
KR (1) KR100250183B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
US6181721B1 (en) * 1996-05-20 2001-01-30 Sdl, Inc. Visible wavelength, semiconductor optoelectronic device with a high power broad, significantly laterally uniform, diffraction limited output beam
JPH09321266A (ja) * 1996-05-27 1997-12-12 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
JPH11297976A (ja) * 1998-04-07 1999-10-29 Sony Corp エピタキシャル半導体基板およびその製造方法ならびに半導体装置の製造方法ならびに固体撮像装置の製造方法
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
KR100588217B1 (ko) * 2004-12-31 2006-06-08 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성 방법
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
KR100739099B1 (ko) * 2005-12-21 2007-07-12 주식회사 실트론 에피택셜 웨이퍼 및 그 제조방법
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
EP1833100A2 (en) * 2006-03-06 2007-09-12 Matsushita Electric Industrial Co., Ltd. Light-detecting device and manufacturing method thereof
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5401809B2 (ja) * 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5401808B2 (ja) * 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5391651B2 (ja) * 2008-10-30 2014-01-15 信越半導体株式会社 半導体基板の製造方法
CN102414805B (zh) * 2009-05-28 2014-04-23 丰田自动车株式会社 二极管
JP2010283193A (ja) * 2009-06-05 2010-12-16 Sumco Corp 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP5546222B2 (ja) * 2009-12-04 2014-07-09 キヤノン株式会社 固体撮像装置及び製造方法
JP5772491B2 (ja) 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247859A (en) * 1974-11-29 1981-01-27 Westinghouse Electric Corp. Epitaxially grown silicon layers with relatively long minority carrier lifetimes
US4170501A (en) * 1978-02-15 1979-10-09 Rca Corporation Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
JPS6084813A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 半導体装置の製造方法
JP2555702B2 (ja) * 1988-07-25 1996-11-20 日本電装株式会社 空調装置の騒音低減装置

Also Published As

Publication number Publication date
JPH06163410A (ja) 1994-06-10
JP3353277B2 (ja) 2002-12-03
US5405803A (en) 1995-04-11
KR940007977A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100250183B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
US7285475B2 (en) Integrated circuit having a device wafer with a diffused doped backside layer
US8822315B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
US20060088979A1 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US6342436B1 (en) Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device
JPH10223640A (ja) 半導体基板およびその製造方法
EP1160845A3 (en) Method for fabricating a silicon carbide semiconductor device
US6339011B1 (en) Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
KR100536930B1 (ko) 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법
EP0417737B1 (en) Method of manufacturing a semiconductor device using ion implantation
JP3147338B2 (ja) 半導体基板の製造方法
JPH0521448A (ja) 半導体装置の製造方法
JPS6142855B2 (ko)
EP1488450B1 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP3156897B2 (ja) 半導体基板及び半導体基板の作製方法
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JP3145694B2 (ja) 半導体装置
KR930010675B1 (ko) Mbe를 이용한 반도체 소자 제조방법
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
KR960002105B1 (ko) 피엔(pn) 접합 구조를 갖는 반도체 소자의 제조 방법
Schulze Reduction of process-induced defects in power devices
JP3123321B2 (ja) 半導体エピタキシャルウエハ、その製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee