CN115207094A - 半导体设备及其制造方法 - Google Patents
半导体设备及其制造方法 Download PDFInfo
- Publication number
- CN115207094A CN115207094A CN202110395444.XA CN202110395444A CN115207094A CN 115207094 A CN115207094 A CN 115207094A CN 202110395444 A CN202110395444 A CN 202110395444A CN 115207094 A CN115207094 A CN 115207094A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan layer
- gan
- hemt
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 229910002601 GaN Inorganic materials 0.000 claims description 112
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 31
- 238000001312 dry etching Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000003631 wet chemical etching Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910016570 AlCu Inorganic materials 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 abstract 6
- 230000007547 defect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
公开了半导体设备及其制造方法。本发明涉及一种基于氮极性GaN的高电子迁移率晶体管HEMT。本发明还涉及一种制造这种HEMT的方法。根据本发明，基于氮极性GaN的HEMT包括：设置在缓冲层上的AlGaN背势垒、设置在缓冲层上的沟道层、设置在沟道层上的AlGaN帽层、以及设置在AlGaN帽层上的第二GaN层。根据本发明，沟道层包括第一GaN层和AlGaN沟道层，其中，AlGaN沟道层设置在第一GaN层和AlGaN背势垒之间。此外，肖特基接触设置在第一GaN层上。
Description
技术领域
本发明涉及一种基于氮极性(N-polar)GaN(氮化镓)的高电子迁移率晶体管(HEMT)。本发明进一步涉及制造这种HEMT的方法。
背景技术
基于GaN的HEMT设备越来越多地用于高频高功率应用中，例如，作为用于移动无线通信的基站放大器中的有源组件。近来，基于氮极性GaN的HEMT设备得到了关注。在基于氮极性GaN的HEMT设备中，材料内的极化相对于更传统的基于镓极性(Ga-polar)GaN的HEMT设备是反向的。
根据权利要求1的前序部分所述的基于氮极性GaN的HEMT设备从尼帝·布朗(Nidhi Brown)等人于2010年在Japanese Journal of Applied Physics(日本应用物理学杂志)第49卷第2R号上发表的论文“Very Low Ohmic Contact Resistance through anAlGaN Etch-Stop in Nitrogen-Polar GaN-Based High Electron MobilityTransistors(在基于氮极性GaN的高电子迁移率晶体管中通过AlGaN蚀刻停止产生的超低欧姆接触电阻)”中已知。该已知设备具有外延结构，该外延结构包括衬底、设置在衬底上的缓冲层和设置在缓冲层上的AlGaN(铝氮化镓)背势垒。外延结构进一步包括设置在缓冲层上的GaN沟道层。在已知的基于氮极性GaN的HEMT中，在GaN沟道层中形成二维电子气体(2DEG)或三维电子气体(3DEG)。
为了避免相对大的栅极漏电流，已知的HEMT的沟道层由AlGaN帽层覆盖，在该AlGaN帽层上形成肖特基接触。此外，为了获得低欧姆电阻漏极接触和源极接触，在AlGaN帽层上设置第二GaN层，在该第二GaN层上设置这些接触。
为了设置肖特基接触，第二GaN层需要向下蚀刻到AlGaN帽层。GaN需要在升高的温度下的干法蚀刻步骤或基于KOH的蚀刻步骤。与第二GaN层的干法蚀刻相关联的问题是在蚀刻期间引入到外延结构(即下面的AlGaN帽层)的损害。这种损害使肖特基接触的栅极泄漏性能变差。另一方面，第二GaN层的基于KOH的蚀刻的问题是缺乏对下面的AlGaN帽层的选择性，从而造成深度控制的困难。
发明内容
本发明的目的在于提供一种基于氮极性GaN的HEMT，其具有改进的深度控制以及至少可接受的栅极漏电流。该目的通过如权利要求1所限定的基于氮极性GaN的HEMT来实现，其特征在于，沟道层进一步包括设置在第一GaN层和AlaGa(1-a)N背势垒层之间的AlbGa(1-b)N沟道层，且肖特基接触设置在第一GaN层上。
根据本发明，AlGaN帽层不用于设置肖特基接触。相反，该层在第二GaN层的蚀刻期间用作蚀刻停止层。例如，通过使用基于氟的干法蚀刻工艺，可以蚀刻第二GaN层，而很难蚀刻下面的AlGaN帽层。另一方面，AlGaN帽层本身可以首先被氧化，然后使用湿法化学蚀刻工艺来蚀刻。与干法蚀刻工艺不同，湿法化学蚀刻工艺不会蚀刻或损坏第一GaN层。通过另外使用AlGaN沟道层，可以获得AlGaN背势垒和第一GaN层之间的相对平滑的过渡，从而提高外延层的晶体质量，即缺陷更少，并因此肖特基接触的与缺陷相关的栅极漏电流更少。此外，由湿法化学蚀刻提供的高选择性使得能够实现精确的深度控制。
AlaGa(1-a)N背势垒、AlbGa(1-b)沟道层和AlcGa(1-b)帽层的Al含量彼此相关。更具体地，1>a>b≥c>0。在特定实施例中，至少在AlaGa(1-a)N背势垒与AlbGa(1-b)N沟道层之间的交界处，a-b≥0.05，更优选地，a-b≥0.1。
AlaGa(1-a)N背势垒中的Al含量可以在从衬底到第二GaN层的方向上恒定。可选地，AlaGa(1-a)N背势垒中的Al含量可以在从衬底到第二GaN层的方向上降低。这可以通过使得结构内的不同带隙之间能够平滑过渡来帮助减少外延结构中的缺陷数量。
类似地，AlbGa(1-b)N沟道中的Al含量可以在从衬底到第二GaN层的方向上恒定。可选地，AlbGa(1-b)N沟道层中的Al含量可以在从衬底到第二GaN层的方向上降低。此外，AlcGa(1-c)N帽层中的Al含量可以在从衬底到第二GaN层的方向上恒定，或者AlcGa(1-c)N帽层中的Al含量可以在从衬底到第二GaN层的方向上降低。
在特定实施例中，缓冲层包括未掺杂或无意掺杂的GaN层。
可以选择外延结构中的各个层的厚度，使得AlaGa(1-a)N背势垒的厚度在10nm至200nm的范围内，AlbGa(1-a)N沟道层的厚度在5nm至30nm的范围内，第一GaN层的厚度在1nm至10nm的范围内，AlcGa(1-c)N帽层的厚度在5nm至50nm的范围内，和/或第二GaN层的厚度在0nm至50nm的范围内。
可以选择外延结构中的各个层中的n型掺杂的浓度，使得AlaGa(1-a)N背势垒中的n型掺杂的浓度在0.1至1倍1019#/cm3的范围内，AlbGa(1-b)N沟道层中的n型掺杂的浓度在0至1倍1019#/cm3的范围内，AlcGa(1-c)N沟道层中的n型掺杂的浓度在0至1倍1019#/cm3的范围内，第一GaN层中的n型掺杂的浓度在0至1倍1019#/cm3的范围内，第二GaN层中的n型掺杂的浓度在0.1至1倍1019#/cm3的范围内。
衬底可以是硅衬底、氮化镓衬底、碳化硅衬底或蓝宝石衬底。缓冲层可以包括GaN层。可选地，可以使用AlN或AlGaN。缓冲层的厚度通常在0至10微米的范围内，且缓冲层中的Si/Fe/C掺杂的浓度优选地小于1倍1019#/cm3。
欧姆接触可以包括退火的金属层堆叠，例如Ti/Al/Ni/Au金属堆叠。可选地，可以使用Ti/Al/Ti/TiN、Ti/Cu/Ti/TiN或Ti/AlCu/Ti/TiN。类似地，肖特基接触可以包括金属层堆叠，例如Ni/Au、Ni/Pt/Au或TiN/AlCu/TiN。
根据第二方面，本发明提供一种制造如上所限定的HEMT的方法。该方法包括以下步骤：提供如上所述的外延结构；在第二GaN层上提供第一掩膜层；以及例如使用光刻对第一掩膜层进行图案化，以限定肖特基区域。这里，肖特基区域是将在后面的阶段，限定肖特基接触的区域。
根据本发明的方法进一步包括以下步骤：打开第一掩膜层的肖特基区域；通过所打开的第一掩膜层对第二GaN层进行干法蚀刻，以暴露AlcGa(1-c)N帽层。接着，对所暴露的AlcGa(1-c)N帽层进行氧化。这使得能够在下一步骤中对所氧化的暴露的AlcGa(1-c)N帽层进行蚀刻。该蚀刻包括湿法化学蚀刻，以暴露第一GaN层。一旦暴露，则可以在所暴露的第一GaN层上设置肖特基接触。
通常，通过沉积或蒸发在第二GaN层上设置金属层堆叠来形成欧姆接触。然后进行高温退火工艺以获得所需的欧姆接触行为。本发明使得该步骤能够在第一GaN层未暴露即第一GaN层仍被AlcGa(1-c)N帽层保护的时刻执行。因此，第一GaN层的表面与存在于第一GaN层的表面的任何物质发生反应的风险较小。这种反应会降低肖特基接触的质量，例如，栅极漏电流会增加。
根据本发明，在蚀刻穿过AlcGa(1-c)N帽层之后，在第一GaN层上形成肖特基接触。由于后一层中的Al含量不为零，因此可以在AlcGa(1-c)N帽层被氧化之后使用湿法化学蚀刻步骤。与干法蚀刻技术相比，在下面的第一GaN层中引入较少的损害。此外，使用湿法化学蚀刻步骤使得能够获得高选择性。更具体地，使用湿法化学蚀刻步骤，AlcGa(1-c)N帽层的蚀刻速率相对于第一GaN层的蚀刻速率的比率可以超过10:1。因此，可以精确控制肖特基接触的位置相对于二维电子气体在AlbGa(1-b)N沟道层中的位置。
因此，由于蚀刻在第一GaN层处停止，同时由于引入到第一GaN层的损害较低而仍然呈现低的栅极漏电流，因此上述两个效应组合使得能够进行高程度的深度控制。通过使用AlbGa(1-b)N沟道层而不是GaN层来进一步增强这种效应。AlbGa(1-b)N沟道层呈现从AlaGa(1-a)N背势垒到第一GaN层的更平滑的过渡，从而引入晶体缺陷。
对所氧化的暴露的AlcGa(1-c)N帽层进行蚀刻可以包括在所述湿法化学蚀刻之前的初始干法蚀刻步骤，所述初始干法蚀刻步骤优选地包括使用基于Cl2、BCl3或CF4的化学物质。执行初始干法蚀刻步骤可以减少蚀刻穿过所氧化的暴露的AlcGa(1-c)N帽层的总蚀刻时间，并可抑制横向蚀刻。此外，可选地，湿法化学蚀刻可包括在升高的温度下，使用基于KOH、NaOH或H3PO4的化学物质。
对所暴露的AlcGa(1-c)N帽层进行氧化可以包括可选地在升高的温度下，使AlcGa(1-c)N帽层经受O2、O3或H2O。通过使用相对薄的AlcGa(1-c)N帽层，可以确保AlcGa(1-c)N帽层的完全氧化。
对第二GaN层进行干法蚀刻可以包括：使用基于氟的蚀刻工艺。氟物质将附着到AlcGa(1-c)N帽层的Al上，从而显著降低蚀刻速率。例如，对于基于SF6的蚀刻工艺，第二GaN层的蚀刻速率相对于AlcGa(1-c)N帽层的蚀刻速率可以是20:1或更大的比率。可以使用不同的干法蚀刻工艺，例如反应离子蚀刻RIE或电感耦合等离子体ICP蚀刻。
方法可进一步包括：在第一GaN层上设置金属以形成肖特基接触；以及在第二GaN层上设置金属以形成漏极欧姆接触和源极欧姆接触。如上所述，优选地在设置金属以形成肖特基接触之前形成漏极接触和源极接触。
方法还可包括：在设置肖特基接触之前在所暴露的第一GaN层上设置绝缘层。以此方式，形成金属-绝缘体-半导体HEMT(MIS-HEMT)。绝缘层可以包括氮化硅层、Al2O3或AlON。
附图说明
接下来，将参考附图描述本发明，其中：
图1示出了基于氮极性GaN的HEMT的已知示例；
图2示出了根据本发明的基于氮极性GaN的HEMT的实施例；以及
图3A至图3D示出了制造图2的基于氮极性GaN的HEMT的方法。
具体实施方式
图1示出了基于氮极性GaN的HEMT的已知示例。该HEMT包括外延结构。该外延结构包括衬底101，例如蓝宝石衬底、SiC衬底、Si衬底或GaN衬底，在衬底上例如通过金属有机物气相外延(MOVPE)的方式生长多个外延层。跟随着衬底101的是缓冲层102。缓冲层102通常包括在衬底101和随后的外延层之间形成桥的成核层。该成核层通常非常薄，即大约1nm至200nm。缓冲层102进一步包括非故意掺杂的GaN层。通常，非故意掺杂的GaN层的厚度在0.1微米至5微米之间的范围内。
在缓冲层102上，生长AlaGa(1-a)N背势垒103。在该层上，生长GaN沟道层104。在操作期间，由于AlaGa(1-a)背势垒103和GaN沟道层104之间的带隙差异，将产生二维电子气体(2DEG)。2DEG的位置在图1中由箭头A表示。
在GaN沟道层104的顶部上，生长AlbGa(1-b)帽层106。在AlbGa(1-b)帽层106上，将设置肖特基栅极接触108。更具体地，肖特基栅极接触108将在由蚀刻工艺限定的肖特基区域108A中形成。最后，在AlbGa(1-b)帽层106的顶部上，生长高度n型掺杂的GaN帽层107。漏极接触109和源极接触110将形成在GaN帽层107上。
图2示出了根据本发明的基于氮极性GaN的HEMT的实施例。与图1相比，可看见以下差异。首先，沟道层不再通过GaN层(例如图1中的GaN层104)形成。相反，AlbGa(1-b)沟道层5设置在GaN层4(下文称为第一GaN层4)和AlGaN背势垒3之间。其次，肖特基接触8设置在第一GaN层4上，而不是设置在AlGaN层上。
关于图2中所示的特定实施例，以下特性适用于外延结构。
| 层 | 厚度 | 铝(Al)含量 |
| 碳化硅(SiC)衬底 | 500微米 | 无 |
| 缓冲层 | 1.5微米 | 无 |
| AlGaN背势垒 | 50nm | 0.35 |
| AlGaN沟道层 | 10nm | 0.25 |
| 第一GaN层 | 3nm | 无 |
| AlGaN帽层 | 20nm | 0.15 |
| 第二GaN层 | 2nm | 无 |
应注意，本发明与图2所示的特定实施例无关。相反，在不偏离本发明的构思的情况下，可以对厚度、掺杂浓度和Al含量进行各种修改。
图3A至图3D示出了制造图2的基于氮极性GaN的HEMT的方法。
作为第一步骤，如图3A所示，在第二GaN层7上提供掩膜层11。掩膜层11例如可以是氮化硅层。作为下一步骤，使用光刻和随后的蚀刻步骤对掩膜层11进行图案化。结果，掩膜层11在肖特基区域8A中，即在后面的阶段将设置肖特基接触8的区域中打开。
然后使用干法蚀刻步骤蚀刻穿过第二GaN层7。例如，使用采用含氟物质的反应离子蚀刻。例如，可以使用Cl2/BCl3气体组合物。如图3B所示，由于含氟物质的存在，使得蚀刻步骤将在AlcGa(1-c)帽层6处停止。
作为下一步骤，将对所暴露的AlcGa(1-c)帽层6进行氧化。例如，这可以在升高的温度下，在氧气氛围下实现。然后对所氧化的暴露的AlcGa(1-c)帽层6进行蚀刻。最初，使用例如基于氯的干法蚀刻技术。该蚀刻步骤被定时到如下这种程度：确保所氧化的暴露的AlcGa(1-c)帽层6未被完全蚀刻。将使用湿法化学蚀刻工艺对AlcGa(1-c)帽层6的其余部分进行蚀刻，例如在升高的温度下，使用基于KOH的蚀刻步骤对AlcGa(1-c)帽层6的其余部分进行蚀刻。该蚀刻步骤相对于第一GaN层4具有高选择性。更具体地，蚀刻步骤将在第一GaN层4的表面停止。
优选地，漏极接触9和源极接触10在蚀刻穿过第二GaN层7之前形成。例如，即使在应用掩膜层11之前，接触9、接触10也可以设置在第二GaN层7的顶部上。例如，使用蒸发技术设置Ti/Al/Ni/Au金属层堆叠。执行高温(>800℃)退火步骤以获得欧姆行为。优选地，上述设置掩膜层11的步骤在完成退火步骤之后进行。
在蚀刻穿过AlcGa(1-c)帽层6之后，可以应用肖特基接触8。可选地，可在应用金属层堆叠之前执行清洁步骤以清洁表面。举例来说，使用蒸发来设置Ni/Au金属层堆叠。
本发明不排除将绝缘层设置在第一GaN层4和肖特基接触8之间的实施例。这种结构被称为金属-绝缘体-半导体场效应晶体管(MISFET)。合适的绝缘层的示例是氮化硅、SiO2、Al2O3或SiON。
在上文中，已经使用本发明的详细实施例解释了本发明。然而，本发明不限于这些实施例。相反，在不偏离由所附权利要求及其等同物限定的本发明的范围的情况下，可以进行各种修改。
Claims (24)
1.一种基于氮极性GaN的高电子迁移率晶体管HEMT，包括：
外延结构，所述外延结构包括：
衬底；
设置在所述衬底上的缓冲层；
设置在所述缓冲层上的AlaGa(1-a)N背势垒；
设置在所述缓冲层上的沟道层，所述沟道层包括第一GaN层；
设置在所述沟道层上的AlcGa(1-c)N帽层；
设置在所述AlcGa(1-c)N帽层上的第二GaN层；以及
设置在所述第二GaN层上的漏极接触和源极接触；以及
肖特基接触；
其特征在于：
所述沟道层进一步包括设置在所述第一GaN层和所述AlaGa(1-a)N背势垒之间的AlbGa(1-b)N沟道层，且所述肖特基接触设置在所述第一GaN层上。
2.根据权利要求1所述的HEMT，其中，1>a>b≥c>0。
3.根据权利要求2所述的HEMT，其中，
至少在所述AlaGa(1-a)N背势垒和所述AlbGa(1-b)N沟道层之间的交界处，a-b≥0.05，更优选地，a-b≥0.1。
4.根据权利要求2或3所述的HEMT，其中，所述AlaGa(1-a)N背势垒中的Al含量在从所述衬底到所述第二GaN层的方向上恒定。
5.根据权利要求2或3所述的HEMT，其中，所述AlaGa(1-a)N背势垒中的Al含量在从所述衬底到所述第二GaN层的方向上降低。
6.根据权利要求2至5中任一项所述的HEMT，其中，所述AlbGa(1-b)N沟道中的Al含量在从所述衬底到所述第二GaN层的方向上恒定。
7.根据权利要求2至5中任一项所述的HEMT，其中，所述AlbGa(1-b)N沟道中的Al含量在从所述衬底到所述第二GaN层的方向上降低。
8.根据权利要求2至7中任一项所述的HEMT，其中，所述AlcGa(1-c)N帽层中的Al含量在从所述衬底到所述第二GaN层的方向上恒定。
9.根据权利要求2至7中任一项所述的HEMT，其中，所述AlcGa(1-c)N帽层中的Al含量在从所述衬底到所述第二GaN层的方向上降低。
10.根据前述权利要求中任一项所述的HEMT，其中：
所述AlaGa(1-a)N背势垒的厚度优选地在10nm至200nm的范围内；和/或
所述AlbGa(1-b)N沟道层的厚度优选地在5nm至30nm的范围内；和/或
所述第一GaN层的厚度优选地在1nm至10nm的范围内；和/或
所述AlcGa(1-c)N帽层的厚度优选地在5nm至50nm的范围内；和/或
所述第二GaN层的厚度优选地在0nm至50nm的范围内。
11.根据前述权利要求中任一项所述的HEMT，其中：
所述AlaGa(1-a)N背势垒中的n型掺杂的浓度优选地在0.1至1倍1019#/cm3的范围内；和/或
所述AlbGa(1-b)沟道层中的n型掺杂的浓度优选地在0至1倍1019#/cm3的范围内；和/或
所述AlcGa(1-c)帽层中的n型掺杂的浓度优选地在0至1倍1019#/cm3的范围内；和/或
所述第一GaN层中的n型掺杂的浓度优选地在0至1倍1019#/cm3的范围内；和/或
所述第二GaN层中的n型掺杂的浓度优选在0.1至1倍1019#/cm3的范围内。
12.根据前述权利要求中任一项所述的HEMT，其中，所述衬底是硅衬底、氮化镓衬底、碳化硅衬底或蓝宝石衬底。
13.根据前述权利要求中任一项所述的HEMT，其中，所述缓冲层包括GaN层。
14.根据前述权利要求中任一项所述的HEMT，其中，所述欧姆接触包括Ti/Al/Ti/TiN、Ti/Cu/Ti/TiN或Ti/AlCu/Ti/TiN。
15.根据前述权利要求中任一项所述的HEMT，其中，所述肖特基接触包括Ni/Au、Ni/Pt/Au或TiN/AlCu/TiN。
16.根据前述权利要求中任一项所述的HEMT，所述HEMT进一步包括设置在所述肖特基接触和所述第一GaN层之间的绝缘层。
17.一种制造如前述权利要求中任一项所限定的HEMT的方法，所述方法包括：
提供如前述权利要求中任一项所述的外延结构；
在所述第二GaN层上提供第一掩膜层；
例如使用光刻对所述第一掩膜层进行图案化，以限定肖特基区域；
打开所述第一掩膜层的所述肖特基区域；
通过所打开的第一掩膜层对所述第二GaN层进行干法蚀刻，以暴露所述AlcGa(1-c)N帽层；
对所暴露的AlcGa(1-c)N帽层进行氧化；
对所氧化的暴露的AlcGa(1-c)N帽层进行蚀刻，所述蚀刻包括湿法化学蚀刻，以暴露所述第一GaN层；
在所暴露的第一GaN层上设置所述肖特基接触。
18.根据权利要求17所述的方法，其中，所述对所氧化的暴露的AlcGa(1-c)N帽层进行蚀刻包括在所述湿法化学蚀刻之前的初始干法蚀刻步骤，所述初始干法蚀刻步骤优选地包括使用基于Cl2、BCl3或CF4的化学物质。
19.根据权利要求17和18中任一项所述的方法，其中，所述湿法化学蚀刻包括优选地在升高的温度下，使用基于KOH、NaOH或H3PO4的化学物质。
20.根据权利要求17至19中任一项所述的方法，其中，所述对所暴露的AlcGa(1-c)N帽层进行氧化包括优选地在升高的温度下，使所述AlcGa(1-c)N帽层经受O2、O3或H2O。
21.根据权利要求17至20中任一项所述的方法，其中，所述对所述第二GaN层进行干法蚀刻包括：使用基于氟的蚀刻工艺，例如反应离子蚀刻RIE或电感耦合等离子体ICP蚀刻。
22.根据权利要求17至21中任一项所述的方法，所述方法进一步包括：在所述第一GaN层上设置金属以形成所述肖特基接触；以及在所述第二GaN层上设置金属以形成所述漏极欧姆接触和源极欧姆接触。
23.根据权利要求22所述的方法，其中，在设置所述金属以形成所述肖特基接触之前形成所述漏极接触和源极接触。
24.根据权利要求17至23中任一项所述的方法，所述方法进一步包括：在设置所述肖特基接触之前在所暴露的第一GaN层上设置绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110395444.XA CN115207094A (zh) | 2021-04-13 | 2021-04-13 | 半导体设备及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110395444.XA CN115207094A (zh) | 2021-04-13 | 2021-04-13 | 半导体设备及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115207094A true CN115207094A (zh) | 2022-10-18 |
Family
ID=83570801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110395444.XA Pending CN115207094A (zh) | 2021-04-13 | 2021-04-13 | 半导体设备及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207094A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220108924A1 (en) * | 2020-10-06 | 2022-04-07 | Globalwafers Co., Ltd. | Semiconductor substrate and method of manufacturing the same |
-
2021
- 2021-04-13 CN CN202110395444.XA patent/CN115207094A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220108924A1 (en) * | 2020-10-06 | 2022-04-07 | Globalwafers Co., Ltd. | Semiconductor substrate and method of manufacturing the same |
| US11887893B2 (en) * | 2020-10-06 | 2024-01-30 | Globalwafers Co., Ltd. | Semiconductor substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120098599A1 (en) | Enhancement mode hemt for digital and analog applications | |
| US6982204B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US7906799B2 (en) | Nitride-based transistors with a protective layer and a low-damage recess | |
| US9281204B2 (en) | Method for improving E-beam lithography gate metal profile for enhanced field control | |
| US7678628B2 (en) | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate | |
| US9136107B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| EP1747589B1 (en) | Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions | |
| Lükens et al. | Self-aligned process for selectively etched p-GaN-gated AlGaN/GaN-on-Si HFETs | |
| US20140080277A1 (en) | Compound semiconductor device and manufacturing method thereof | |
| JP2004221325A (ja) | 化合物半導体装置及びその製造方法 | |
| TW200406065A (en) | Ga/A1Gan heterostructure field effect transistor with dielectric recessed gate | |
| US9954088B2 (en) | Semiconductor device fabrication | |
| TW201419530A (zh) | 化合物半導體裝置及其製造方法 | |
| JP2011044455A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN115207094A (zh) | 半导体设备及其制造方法 | |
| Do et al. | The effects of tetramethylammonium hydroxide treatment on the performance of recessed-gate AlGaN/GaN high electron mobility transistors | |
| CN113140630B (zh) | 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法 | |
| CN111937125A (zh) | 场效应型晶体管 | |
| JP6792135B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5087235B2 (ja) | 窒化物半導体装置の製造方法 | |
| CN106876460B (zh) | 具有不对称结构的晶体管的形成方法 | |
| Banerjee et al. | Development of enhancement mode AlGaN/GaN MOS-HEMTs using localized gate-foot oxidation | |
| JP2009239230A (ja) | 半導体装置及びその製造方法 | |
| TW202326824A (zh) | 常關型氮化鎵元件的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |