JP2005516392A6 - 炭化珪素薄層の受け取り基板への最適移載方法 - Google Patents
炭化珪素薄層の受け取り基板への最適移載方法 Download PDFInfo
- Publication number
- JP2005516392A6 JP2005516392A6 JP2003562980A JP2003562980A JP2005516392A6 JP 2005516392 A6 JP2005516392 A6 JP 2005516392A6 JP 2003562980 A JP2003562980 A JP 2003562980A JP 2003562980 A JP2003562980 A JP 2003562980A JP 2005516392 A6 JP2005516392 A6 JP 2005516392A6
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- raw material
- thin layer
- region
- material substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- HBMJWWWQQXIZIP-UHFFFAOYSA-N Silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 28
- 239000002994 raw material Substances 0.000 claims abstract description 54
- 238000002513 implantation Methods 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000010849 ion bombardment Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000032798 delamination Effects 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 44
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 206010040844 Skin exfoliation Diseases 0.000 description 8
- 230000003014 reinforcing Effects 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 238000007730 finishing process Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000002093 peripheral Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000005465 channeling Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 125000004432 carbon atoms Chemical group C* 0.000 description 3
- 230000000875 corresponding Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 230000000994 depressed Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000576 supplementary Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000004429 atoms Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium(0) Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Abstract
本発明は、原材料基板(1)から派生した単結晶炭化珪素薄層(100)を受け取り基板(4)へ移載する方法に関し、この方法は、原材料基板の前面に主にH+イオンによる衝撃を与えて脆化領域(5)を形成する工程と、脆化領域(5)に沿って薄層(100)を原材料基板(1)の残余部分(10)から分離する工程とを含み、注入量DをH+イオン数/cm2で表し、keVで表した注入エネルギーEを95keV以上とするとき、下記の不等式
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
に従ってH+イオンの注入を実行することと、結合工程の後に受け取り基板(4)へ移載されていない原材料基板(1)における薄層(100)の領域(12)を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする。
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
に従ってH+イオンの注入を実行することと、結合工程の後に受け取り基板(4)へ移載されていない原材料基板(1)における薄層(100)の領域(12)を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする。
Description
本発明は、同一材料の原材料基板から派生した単結晶炭化珪素(SiC)の薄層を受け取り基板、即ち補強支持基板へ移載する最適化された方法に関し、この方法は特に係る薄層の移載後に原材料基板の再利用を可能にするものである。
冒頭に述べたような方法は商標「スマートカット(Smart Cut)」として知られており、例えば薄層を原材料基板から酸化シリコン又は多結晶炭化珪素型の受け取り基板へ移載することが可能である。この方法はまた、薄層を取り出した後の原材料基板の再利用も同様に可能にする。
しかしながら、毎回の薄層の移載操作後は、原材料基板の上部表面は或る程度の表面不規則性を有している。
これら表面不規則性の発生を添付の図1〜図5を参照して説明する。これらの図は「スマートカット」法を実行する具体的な工程の例を順に示している。この方法自体は当業者に公知であり、ここでは詳述しない。
図1は、上部平坦面2を有する原材料基板1を示しており、この平坦面は「前面」と称され、この前面に対して気体核種の注入が行われる。この注入工程は、イオン注入装置を使用して、例えばH+イオン(図1の矢印B)などのイオン衝撃によって実行される。
この注入は、符号3で示す脆化領域をイオンの平均注入深度pの近傍位置に形成するように、特定のエネルギー強度、注入量及び温度において行われる。
この脆化領域3は、原材料基板1内に二つの部分を画定する。即ち、一つは前面2と脆化領域3との間にある上部薄層100であり、もう一つは符号10で示す残余の基板部分である。
図2に示すように、次いで補強材、即ち受け取り基板4が原材料基板1の前面2に設けられる。
この補強材は、想定される最終用途の関数として当業者によって選択される。補強材は公知の方法、例えば蒸発、噴霧、化学蒸着によって設けることができ、或いは接着による結合も可能であり、更には英語で「ウェハ・ボンディング(wafer bonding)」として知られている「分子付着による結合」によっても設けることができる。
次いで図3に示すように、基板1の残余部分10から薄層100を分離する工程が実行される。矢印Sで示すこの分離工程は、補強材4へ機械的応力を付与するか、補強材4と基板1との積層体へ熱エネルギーを付与することによって行われる。
分子付着に用いた原材料基板1を構成するウェハは、例えば製造工程中に行われた面取り処理に起因する陥没端縁を有している。その結果、補強材4と前面2との付着力は原材料基板1のほぼ環状の周縁領域において弱められる。
従って、この補強材4を剥離する工程では、補強材4と強固に付着している薄層100の中央部分のみが原材料基板1から分離され、一方この薄層100のほぼ環状の周縁部は原材料基板1の残余部分10に一体化して残留する。
このように、原材料基板1はその中央部分において脆化領域4における破断に起因する粗面11を呈し、同時にその周縁部において受け取り基板ないし補強材4へ移載されない領域に対応する隆起領域として過剰な厚み領域12、即ち表面凹凸隆起を呈する。
この過剰厚み領域12の深さは、移載される薄層100の厚さに等しい。典型的には数十nmから1μm以上まで変化する。この深さは、水素イオンの注入エネルギー強度によって決定される。
図中、過剰厚み領域12は簡略化及び図式化のため意図的にその断面がほぼ直角に、且つ原材料基板の残余部分10からの厚さが強調されて示されている。実際にはもっと不規則な形状をしており、厚さもそれに応じて小さい。
次の薄層の移載プロセスの前に、原材料基板の残余部分10を再利用できるようにリサイクル処理することが肝要である。
このリサイクル処理は、一つには表面の平坦化(矢印P)、即ち過剰厚み領域12及び陥没部分の除去であり、別の一つには粗面11を除去して新たな前面2’を有する基板を得るための特有の仕上げ処理(矢印F)である。
このようなリサイクル処理工程は、一般的に機械研磨及び/又は機械化学研磨によって行われる。
原材料基板1が極度に硬い材料である炭化珪素である場合、これら研磨工程には極めて長時間を要し、コスト高になってしまう。
非特許文献1には、炭化珪素への水素イオン注入の条件を選択することによって、剥離領域の面積率、即ち基板の熱処理アニーリング中に自然に剥離する炭化珪素の自由表面の面積率を変化させうることが記載されている。
アール・ビー・グレゴリー(R.B. Gregory)著,「バルク炭化珪素からの水素注入誘起薄層分離における損傷効果(The effects of damage on hydrogen-implant-induced thin-film separation from bulk silicon carbide)」,マテリアル・リサーチ・ソサエティ・シンポジウム(Material Research Society Symp.),第572巻,1999年
非特許文献1において、剥離領域の面積率の関数としてのH+イオン注入量を示す結果の曲線は、注入エネルギー60keVにおいて、イオン注入量5.5×1016 H+/cm2で剥離領域の面積率が最大値33%を示すベル形である。この値から逸脱すると、即ちイオン注入量が増減すると、この剥離領域の面積率が減少する。
非特許文献2には、H+及びS+イオンの共注入によって炭化珪素基板表面の完全剥離を行うことが可能であることが記載されている。
ジェイ・エイ・ベネット(J.A. Bennett)著,「H+及びS+イオン共注入による4H-SiCの表面完全剥離(Complete surface exfoliation of 4H-SiC by H+ and Si+ co-implantation)」,アプライド・フィジクス・レタース(Applied Physics Letters),第76巻,第22号,3265-3267頁,2000年5月29日
より詳細には、非特許文献2には、エネルギー190keVにおいて各種注入量でS+イオンを注入し、エネルギー60keVにおいてイオン注入量6×1016 H+/cm2でH+イオンを注入することにより、4H-SiC炭化珪素上で行われた実験が記載されている。5×105 Si+/cm2かそれ以上のS+注入量によって炭化珪素表面が100%剥離されている。
しかしながら、SiC層の全面除去に必要とされるSiイオン注入量は、炭化珪素をアモルファスにするに充分な多さである。従って、マイクロエレクトロニクス又はオプトエレクトロニクスにおいて使用されるデバイスを後で製造するためにこの薄膜を再生することは考え難いので、この方法は良好な結晶品質の炭化珪素薄膜の移載には適していない。
本発明の課題は、前述の諸欠点を克服し、特に炭化珪素原材料基板の再利用を容易にするように注入条件を最適化することにある。
本発明によれば、この課題は、同一材料の原材料基板から派生した単結晶炭化珪素薄層を受け取り基板へ移載する方法であって、原材料基板の残余部分の再利用を図るために、以下の工程、即ち、
原材料基板の前面である平坦面に主にH+イオンによって注入エネルギーE及び注入量Dの衝撃を与えて該イオンの平均注入深さp近傍の深さ位置に前記薄層と前記基板の残余部分との間の境界を形成する脆化領域を形成する工程と、
前記受け取り基板を前記前面に結合させる工程と、
前記脆化領域に沿って前記薄層を前記原材料基板の残余部分から分離する工程とを含む方法において、
前記脆化領域を最適化された様式で脆化するため、注入量DをH+イオン数/cm2の単位で表し、keVで表した注入エネルギーEを95keV以上とするとき、下記の不等式
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
に従ってH+イオンの注入を実行し、且つ、
結合工程の後に、前記受け取り基板へ移載されていない原材料基板における薄層の領域を完全又は殆ど完全に剥離するに充分なサーマルバジェット(thermal budget)を付与することを特徴とする方法によって達成される。
原材料基板の前面である平坦面に主にH+イオンによって注入エネルギーE及び注入量Dの衝撃を与えて該イオンの平均注入深さp近傍の深さ位置に前記薄層と前記基板の残余部分との間の境界を形成する脆化領域を形成する工程と、
前記受け取り基板を前記前面に結合させる工程と、
前記脆化領域に沿って前記薄層を前記原材料基板の残余部分から分離する工程とを含む方法において、
前記脆化領域を最適化された様式で脆化するため、注入量DをH+イオン数/cm2の単位で表し、keVで表した注入エネルギーEを95keV以上とするとき、下記の不等式
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
に従ってH+イオンの注入を実行し、且つ、
結合工程の後に、前記受け取り基板へ移載されていない原材料基板における薄層の領域を完全又は殆ど完全に剥離するに充分なサーマルバジェット(thermal budget)を付与することを特徴とする方法によって達成される。
本発明は更に、以下の有利であるが非限定的な特徴を単独或いは組み合わせで備えることができる。
・注入イオンを専らH+イオンとする。
イオンビームに晒されている間、原材料基板を意図的に加熱することなくH+イオンの注入を実行する。
原材料基板が無配向の単結晶炭化珪素からなる。
先ず外部機械的応力の付与により前記最適化された脆化領域に沿って分離を実行し、次いで受け取り基板へ移載されていない薄層の領域を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与する。
最適化された脆化領域に沿った分離と、受け取り基板へ移載されていない薄層の領域の完全又は殆ど完全な剥離とを、適切なサーマルバジェットの付与により同時に行う。
薄層から前記領域を完全又は殆ど完全に剥離するに必要なサーマルバジェットの付与を700℃を超えた温度で行う。
イオン衝撃をランダムに実行する。
イオン衝撃工程の前に、原材料基板を約50nm以下の厚さのアモルファス材料層で被覆しておく。
原材料基板の前面への受け取り基板の結合を分子付着によって行う。
前面と受け取り基板の接触面との少なくとも一方の面を中間結合層で被覆しておく。
アモルファス材料層及び/又は中間結合層を酸化珪素(SiO2)又は窒化珪素(Si3N4)から選択された材料で形成する。
受け取り基板を、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム、サファイア、リン化インジウム、ヒ化ガリウム又はゲルマニウムから選択する。
受け取り基板を低酸素含量のゾーン溶融法によって得たシリコン基板とする。
分離後に得られた原材料基板の残余部分の前面に対する仕上げ処理工程を更に含む。
純粋に例示のための添付図面に基づいて本発明の実施形態を詳述すれば以下の通りである。
以下、本発明による方法を図6〜図18を参照して説明する。
図6〜図8は図1〜図5と極めて類似しており、同一要素には同一符号を付して示してある。
図6から明らかなように、本発明の目的は、イオン注入の平均深さpの近傍に「最適化された脆化領域」と称する領域5を形成し、薄層100を分離してから適当なサーマルバジェットを付与した後に、従来法において基板の残余部分10と一体化して残留していた隆起過剰厚み領域12(図3参照)の100%又はほぼ100%を剥離可能とするように単結晶炭化珪素からなる原材料基板1内の原子種の注入条件Bを最適化することにある。
ここで、「最適化された脆化」とは、使用する脆化メカニズムを最適な方法で活性化するために、正確に制御された状況で結晶内に原子種を導入することを意味する。
本発明の範疇において、原子種の注入はH+イオンによる基板1の前面2のイオン衝撃を含み、これはまたH+イオンとヘリウム若しくはホウ素イオンとの共衝撃としてもよいが、その場合はH+イオンが依然として主要部を占めるものとする。
単結晶炭化珪素原材料基板1の表面へのこれらイオンの注入は、イオンビーム注入装置を用いて行う。
炭化珪素原材料基板1の表面における注入の種々の試験が最適条件を決定するために実行された。
炭化珪素の結晶構造を表す図7及び図8に示したように、イオン注入Bは原材料基板1の平坦な表面2に対して常に垂直に行う。
配向した炭化珪素結晶(英語表現で"on axis"として当業者に知られている)に対応する図7に示す例では、シリコン原子と炭素原子の積層が上部平坦面、即ち前面に対して平行な面内にある。従ってイオンはこの結晶の結晶成長軸Cに対して平行に侵入する。
これに対し、無配向の炭化珪素結晶(英語表現で"off axis"として当業者に知られている)に対応する図8に示す例では、シリコン原子と炭素原子の積層が前面2に対して平行ではなく角度αをなす傾斜面内にある。従ってイオンは前面2に垂直で結晶成長軸Cから角度αだけ外れた軸に沿って侵入する。
無配向結晶は、一般に結晶を切断する人工的な手法で得られる。角度αは種々の値とすることができる。現在市販の炭化珪素結晶では、3.5°、8°又は15°である。
これら二つの場合において、イオン注入の結果としてマイクロキャビティ50が主に結晶成長軸Cに垂直な面内に形成される。
従って、配向結晶におけるマイクロキャビティ50は前面2に対し平行であり、前面2の平面に平行な最適化された脆化領域5を形成する。この脆化領域はほぼ連続的な破断線として生じるが、一方、無配向結晶ではマイクロキャビティ50が前面2の平面に対して傾斜しており、連続破断線を形成しない。
所定のイオン注入量D及び注入エネルギーEでは、無配向結晶に注入を施した方が領域5の脆化が進み、更には後工程での過剰厚み部分12の剥離の面積率が向上することが経験的に確認されている。
本発明の方法における有利な実施形態においては、このイオン注入は「チャネリング」と称される現象を避けるためにランダムに実行される。
チャネリング現象は、特定チャネル又は結晶軸に沿ってイオンが注入されたときに発生する。そのように導入されたイオンは、その軌跡において僅かな数の原子としか遭遇することがなく、結果として僅かな相互作用しか起きず、イオンが破壊される確率が僅かである。従って、これらイオンはより深くに注入される。
本発明による方法においては、チャネリング注入は工業的に実現可能な方法ではないので、産業上の理由からこのチャネリング現象をむしろ避けることが求められる。
更に、解離工程において最終的に得られる剥離面積率を向上させ、ランダム注入モードで操作するためには、基板1の前面2に形成したアモルファス材料層20を介してイオン注入を実行することが好ましい(必須ではない)。この変形実施形態は図9に示されている。
このアモルファス材料層20は、酸化珪素(SiO2)又は窒化珪素(Si3N4)の被覆層であることが好ましい。但し、このアモルファス層は、以下に明確にする注入エネルギーEと注入量Dとの関係を変更する懼れがあることから、約50nm(5×10−9m)の厚さを超えないものとする。
最後に、実際に行った実験において、このイオン注入は外部熱源を用いず、即ち注入によって炭化珪素基板を実質的にその温度にし得る最大温度である約200℃で実行すると好適であることが明らかとなっている。
注入中、例えば650℃を著しく超える温度まで基板が加熱されると、巨視的剥離現象の停滞又は抑制が観察される。これは、工程に関与する注入中の拡散及び再結晶メカニズムの活性化によって説明される。制御されていない本来の部位によるこの活性化は、所望の剥離作用の制御を低下させる。
その他、注入量Dと使用される注入エネルギーEとの最適な組み合わせを決定するために補足的な実験が行われた。これらの実験は後に詳述する。
次いで受け取り基板4を原材料基板1の前面2にボンディングする。
この基板4のボンディングは、エレクトロニクス分野に最適な結合方法である分子付着によって実行することが有利であり、特にこの方法は利用される結合力が均一であり、異なる性質の複数の材料を一つに結合できるためである。但し、別の公知の従来技術によって実行することも同様に可能である。
ボンディングは、受け取り基板4の面のうち「接触面」と称する面40を原材料基板1の前面2に直接被着させる(図10)か、基板4の接触面40若しくは原材料基板1の前面2或いはこれら両面上に形成した単一又は複数の中間結合層6を介して被着させる(図11)ことによって実行可能である。
これら中間結合層6は、例えば酸化珪素(SiO2)又は窒化珪素(Si3N4)からなる絶縁層又は導電層である。
注目すべきは、イオン注入Bをアモルファス材料層20を介して行う場合はアモルファス材料層20が中間結合層6の一部として機能できることである。
図12及び図13にそれぞれ示したような積層体が得られる。
受け取り基板は、シリコン、炭化珪素、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、サファイア、リン化インジウム(InP)、ヒ化ガリウム(GaAs)又はゲルマニウム(Ge)から選択することが好ましい(必須ではない)。その他の材料も同様に使用可能であることは述べるまでもない。
この受け取り基板は、例えばゾーン溶融成長法によって得たシリコンのような酸素含量の低い脆弱基板、即ち多結晶から出発してゾーン溶融法によって得た単結晶シリコンとすることも可能である。
次いで、受け取り基板4と薄層100を原材料基板1の残余部分10から分離する(矢印S)。
この分離Sは、外部機械的応力の付与(図14参照)、或いは適当なサーマルバジェットでの熱処理(図17参照)のいずれによっても実行可能である。
これら外部機械的応力の付与は、当業者に公知の手法で例えば剪断力、牽引力又は圧縮力を付与することにより実行でき、或いは超音波の付与、静電場若しくは電磁場の付与により実現することもができる。
外部機械的応力を用いて分離Sを行った場合は、後処理として、受け取り基板4に結合しなかった薄層100の周縁隆起領域12を原材料基板1から完全若しくはほぼ完全に剥離させるに適したサーマルバジェットによって加熱アニーリング処理を行う(図15)。このサーマルバジェットは、アニーリング熱処理の温度と処理時間との積に対応する。
尚、この処理は、同様の操作を進めるために現在使用されている研磨法よりも単純且つ迅速に利用できることは述べるまでもない。
その後は原材料基板1の適切な仕上げ工程Fを残すのみである(図16)。
この仕上げ工程は粗面11の除去を目的としている。この工程は、一般的には機械化学研磨によって行う。
薄層100の自由表面に対する仕上げ工程も同様に行うことができる。
原材料基板1の残余部分10からの薄層100の分離Sを加熱アニーリング処理(図17)で行った場合は、領域12の完全又はほぼ完全な剥離が同時に生じる(図18)。実際には、この加熱操作によって欠陥、即ちマイクロキャビティ50がマイクロクラック51を形成するまで成長し、このマイクロクラックが複数連結して劈開面となり、その結果として前記最適化された脆化領域5に沿った破断が生じることになる。
その後、図16に示すように適切な仕上げ工程Fを行う。
H+イオンの注入量Dの値と注入エネルギーEの値との最適な組み合わせを決定するための幾つかの実験について以下に説明する。
・操作条件:
厚さ約50nmの酸化珪素アモルファス層で被覆された8°の無配向性単結晶炭化珪素SiC4H基板("SiC4H 8°off-axis"として当業者に公知)の前面に対してH+イオン注入を実行した。
厚さ約50nmの酸化珪素アモルファス層で被覆された8°の無配向性単結晶炭化珪素SiC4H基板("SiC4H 8°off-axis"として当業者に公知)の前面に対してH+イオン注入を実行した。
注入温度は200℃未満であった。
注入エネルギーEを、それぞれ50keV、95keV、140keV及び180keVに選んで4回の実験を行った。
エネルギーEの各値につき、注入量Dを5.25×1016 H+/cm2から8×1016 H+/cm2の間で変化させた。
次いで、シリコンからなる受け取り基板4を原材料基板1に被着し、900℃で1時間のアニーリングを行った。
続いて、従来技術で基板の残余部分と一体に残留したままであった周縁領域12の剥離の面積率を測定した。得られた結果を下表に示す。
表中、面積率の値が100%であるということは、受け取り基板4と密接していない(即ち、付着していなかった)領域12の全体が剥離されたことを意味する。この値が例えば30%であるということは、過剰厚み領域12の僅か30%が剥離され田だけで、この領域12の残りの70%は基板1の残余部分10と一体のままであることを意味する。
50keV未満の注入エネルギーで行った実験では、剥離に関して良好な結果が得られていない。
実験で得られた結果を図19のグラフに示す。図から明らかなように、95keV以上の注入エネルギーEの各値については100%の剥離を可能にする注入量Dが存在する(ベル形の曲線が得られている)。
図20は、100%の剥離領域を得るための上記と同一のイオン注入エネルギーEの関数としてH+イオン注入量Dの関係を示すグラフである。
得られた直線は次の等式に対応している。
D=E×1・1014+5・1016 (1)
D=E×1・1014+5・1016 (1)
上式中、E≧95keVであり、H+イオン注入エネルギーEはkeV、イオン注入量DはH+/cm2の単位で表される値である。
起こりうる僅かな実験的変動や使用注入装置の制御及び製造公差に基づくD及びEの値の誤差を考慮して、D値及びE値の組み合わせは次の不等式に従うものとする。
−ε×D≦D−(E×1・1014+5・1016)≦ε×D (2)
−ε×D≦D−(E×1・1014+5・1016)≦ε×D (2)
上式中、D及びEは前述と同様の意味を持ち、ε×Dは式(1)により得られた理論値Dと許容値Dとの間の所定値Eについての絶対公差を表し、εは相対公差を表している。
実験から、この相対公差εは10%であると考えられた。
このことから次の不等式(3)が導かれる。
−0.1×D≦D−(E×1・1014+5・1016)≦0.1×D
−0.1×D≦D−(E×1・1014+5・1016)≦0.1×D
上式は次の不等式(4)として表すこともできる。
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
上記不等式(4)に従うD値とE値との組み合わせは、領域5の最適化された脆化を得ることを可能にし、充分なサーマルバジェットを付与すれば、受け取り基板4へ移載されなかった薄層100における隆起領域12の完全又はほぼ完全な除去をも可能にする。
次いで適切なサーマルバジェットを決定するために補足的な実験を行った。
700℃未満では、SiC内の水素の拡散メカニズムは実質的に機能しない。
従って、領域12の完全又はほぼ完全な剥離に必要なサーマルバジェットは700℃以上、好ましくは800℃以上とすべきであると判断することができる。
以上のように、本発明によれば、一方では良好な結晶品質のSiC薄層100を得ることができ、他方ではその前面に凹凸隆起12のない再利用原材料基板1を得ることができる。
Claims (15)
- 同一材料の原材料基板(1)から派生した単結晶炭化珪素薄層(100)を受け取り基板(4)へ移載する方法であって、原材料基板(1)の残余部分(10)の再利用を図るために、以下の工程、即ち、
原材料基板(1)の前面である平坦面(2)に主にH+イオンによって注入エネルギーE及び注入量Dの衝撃を与えて該イオンの平均注入深さp近傍の深さ位置に前記薄層(100)と前記基板(1)の残余部分(10)との間の境界を形成する脆化領域(5)を形成する工程と、
前記受け取り基板(4)を前記前面(2)に結合させる工程と、
前記脆化領域(5)に沿って前記薄層(100)を前記原材料基板(1)の残余部分(10)から分離する工程とを含む方法において、
前記脆化領域(5)を最適化された様式で脆化するため、注入量DをH+イオン数/cm2の単位で表し、keVで表した注入エネルギーEを95keV以上とするとき、下記の不等式
[(E×1・1014+5・1016)/1.1] ≦ D ≦ [(E×1・1014+5・1016)/0.9]
に従ってH+イオンの注入を実行し、且つ、
結合工程の後に、前記受け取り基板(4)へ移載されていない原材料基板(1)における薄層(100)の領域(12)を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする炭化珪素薄層の受け取り基板への最適移載方法。 - 注入イオンを専らH+イオンとすることを特徴とする請求項1に記載の方法。
- イオンビームに晒されている間、原材料基板(1)を意図的に加熱することなくH+イオンの注入を実行することを特徴とする請求項1又は2に記載の方法。
- 原材料基板(1)が無配向の単結晶炭化珪素からなることを特徴とする請求項1〜3のいずれか1項に記載の方法。
- 先ず外部機械的応力の付与により前記最適化された脆化領域(5)に沿って分離を実行し、次いで受け取り基板(4)へ移載されていない薄層(100)の領域(12)を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする請求項1〜4のいずれか1項に記載の方法。
- 最適化された脆化領域(5)に沿った分離と、受け取り基板(4)へ移載されていない薄層(100)の領域(12)の完全又は殆ど完全な剥離とを、適切なサーマルバジェットの付与により同時に行うことを特徴とする請求項1〜5のいずれか1項に記載の方法。
- 薄層(100)から前記領域(12)を完全又は殆ど完全に剥離するに必要なサーマルバジェットの付与を700℃を超えた温度で行うことを特徴とする請求項1〜6のいずれか1項に記載の方法。
- イオン衝撃をランダムに実行することを特徴とする請求項1〜7のいずれか1項に記載の方法。
- イオン衝撃工程の前に、原材料基板(1)を約50nm以下の厚さのアモルファス材料層(20)で被覆しておくことを特徴とする請求項1〜8のいずれか1項に記載の方法。
- 原材料基板(1)の前面(2)への受け取り基板(4)の結合を分子付着によって行うことを特徴とする請求項1〜9のいずれか1項に記載の方法。
- 前面(2)と受け取り基板(4)の接触面(40)との少なくとも一方の面を中間結合層(6)で被覆しておくことを特徴とする請求項10に記載の方法。
- アモルファス材料層(20)及び/又は中間結合層(6)を酸化珪素(SiO2)又は窒化珪素(Si3N4)から選択された材料で形成することを特徴とする請求項9又は11に記載の方法。
- 受け取り基板(4)を、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム、サファイア、リン化インジウム、ヒ化ガリウム又はゲルマニウムから選択することを特徴とする請求項1〜12のいずれか1項に記載の方法。
- 受け取り基板(4)を低酸素含量のゾーン溶融法によって得たシリコン基板とすることを特徴とする請求項1〜13のいずれか1項に記載の方法。
- 分離後に得られた原材料基板(1)の残余部分(10)の前面(11)に対する仕上げ処理工程Fを更に含むことを特徴とする請求項1〜14のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0200813 | 2002-01-23 | ||
FR0200813A FR2835097B1 (fr) | 2002-01-23 | 2002-01-23 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil |
PCT/EP2003/000692 WO2003063213A2 (en) | 2002-01-23 | 2003-01-21 | Optimized method of transfer of a thin layer of silicon carbide to a receiving substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005516392A JP2005516392A (ja) | 2005-06-02 |
JP2005516392A6 true JP2005516392A6 (ja) | 2005-08-11 |
JP4549063B2 JP4549063B2 (ja) | 2010-09-22 |
Family
ID=27589565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003562980A Expired - Lifetime JP4549063B2 (ja) | 2002-01-23 | 2003-01-21 | 炭化珪素薄層の受け取り基板への最適移載方法 |
Country Status (10)
Country | Link |
---|---|
US (2) | US6974760B2 (ja) |
EP (1) | EP1468445B1 (ja) |
JP (1) | JP4549063B2 (ja) |
KR (1) | KR100767138B1 (ja) |
CN (1) | CN100576448C (ja) |
AT (1) | ATE336077T1 (ja) |
DE (1) | DE60307419T2 (ja) |
FR (1) | FR2835097B1 (ja) |
TW (1) | TWI266362B (ja) |
WO (1) | WO2003063213A2 (ja) |
Families Citing this family (235)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
WO2002084725A1 (en) | 2001-04-17 | 2002-10-24 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
EP1427002B1 (en) * | 2002-12-06 | 2017-04-12 | Soitec | A method for recycling a substrate using local cutting |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
FR2871172B1 (fr) * | 2004-06-03 | 2006-09-22 | Soitec Silicon On Insulator | Support d'epitaxie hybride et son procede de fabrication |
US20060021565A1 (en) * | 2004-07-30 | 2006-02-02 | Aonex Technologies, Inc. | GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer |
US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
US10374120B2 (en) * | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
US8101498B2 (en) * | 2005-04-21 | 2012-01-24 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
JP2007227415A (ja) | 2006-02-21 | 2007-09-06 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法および貼り合わせ基板 |
US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
US20070298586A1 (en) * | 2006-06-21 | 2007-12-27 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
EP1870927A1 (en) * | 2006-06-21 | 2007-12-26 | Nissan Motor Co., Ltd. | Method of manufacturing a semiconductor device |
FR2914110B1 (fr) * | 2007-03-20 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat hybride |
KR100828029B1 (ko) * | 2006-12-11 | 2008-05-08 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
WO2008148095A1 (en) * | 2007-05-25 | 2008-12-04 | Astralux, Inc. | Hybrid silicon/non-silicon electronic device with heat spreader |
FR2917232B1 (fr) | 2007-06-06 | 2009-10-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion. |
CN101681843B (zh) * | 2007-06-20 | 2012-05-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
JP5388503B2 (ja) * | 2007-08-24 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
JP5452900B2 (ja) * | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
JP5250228B2 (ja) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
KR101539246B1 (ko) * | 2008-11-10 | 2015-07-24 | 삼성전자 주식회사 | 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치 |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8513090B2 (en) | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
US8148189B2 (en) * | 2010-06-30 | 2012-04-03 | Twin Creeks Technologies, Inc. | Formed ceramic receiver element adhered to a semiconductor lamina |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8642416B2 (en) * | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
JP5477302B2 (ja) * | 2011-01-06 | 2014-04-23 | 株式会社デンソー | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
FR2994766B1 (fr) * | 2012-08-23 | 2014-09-05 | Commissariat Energie Atomique | Procede de transfert d'un film d'inp |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9875935B2 (en) | 2013-03-08 | 2018-01-23 | Infineon Technologies Austria Ag | Semiconductor device and method for producing the same |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
WO2015009669A1 (en) | 2013-07-16 | 2015-01-22 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US10600635B2 (en) | 2017-04-20 | 2020-03-24 | Elyakim Kassel | Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer |
FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
FR3079532B1 (fr) * | 2018-03-28 | 2022-03-25 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
TWI745110B (zh) | 2020-10-06 | 2021-11-01 | 環球晶圓股份有限公司 | 半導體基板及其製造方法 |
CN115799273B (zh) * | 2022-12-21 | 2024-02-09 | 中环领先半导体科技股份有限公司 | 一种绝缘体上硅晶圆及制备方法、半导体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
KR20000068738A (ko) * | 1997-08-13 | 2000-11-25 | 모리시타 요이찌 | 반도체기판 및 반도체소자 |
JP2998724B2 (ja) * | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせsoi基板の製造方法 |
FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
JP3127892B2 (ja) * | 1998-06-30 | 2001-01-29 | 日新電機株式会社 | 水素負イオンビーム注入方法及び注入装置 |
FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
US6355541B1 (en) * | 1999-04-21 | 2002-03-12 | Lockheed Martin Energy Research Corporation | Method for transfer of thin-film of silicon carbide via implantation and wafer bonding |
JP3900741B2 (ja) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Soiウェーハの製造方法 |
KR100730806B1 (ko) * | 1999-10-14 | 2007-06-20 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 및 soi 웨이퍼 |
WO2001048825A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
US20040224482A1 (en) * | 2001-12-20 | 2004-11-11 | Kub Francis J. | Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique |
US6562127B1 (en) * | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
-
2002
- 2002-01-23 FR FR0200813A patent/FR2835097B1/fr not_active Expired - Fee Related
-
2003
- 2003-01-21 EP EP03701540A patent/EP1468445B1/en not_active Expired - Lifetime
- 2003-01-21 AT AT03701540T patent/ATE336077T1/de not_active IP Right Cessation
- 2003-01-21 CN CN03804691A patent/CN100576448C/zh not_active Expired - Lifetime
- 2003-01-21 WO PCT/EP2003/000692 patent/WO2003063213A2/en active IP Right Grant
- 2003-01-21 KR KR1020047011474A patent/KR100767138B1/ko active IP Right Grant
- 2003-01-21 DE DE60307419T patent/DE60307419T2/de not_active Expired - Lifetime
- 2003-01-21 JP JP2003562980A patent/JP4549063B2/ja not_active Expired - Lifetime
- 2003-01-23 TW TW092101486A patent/TWI266362B/zh not_active IP Right Cessation
-
2004
- 2004-07-15 US US10/893,192 patent/US6974760B2/en not_active Expired - Lifetime
-
2005
- 2005-08-04 US US11/196,733 patent/US7262113B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4549063B2 (ja) | 炭化珪素薄層の受け取り基板への最適移載方法 | |
JP2005516392A6 (ja) | 炭化珪素薄層の受け取り基板への最適移載方法 | |
JP5412289B2 (ja) | 注入によってGaN薄層を調製および出発基板を再利用するための方法 | |
EP2232546B1 (en) | A method of fabricating epitaxially grown layers on a composite structure | |
US8951887B2 (en) | Process for fabricating a semiconductor structure employing a temporary bond | |
JP2003535472A (ja) | 脆弱化された基板およびそのような基板の製造方法 | |
KR20060122830A (ko) | 주입 또는 공-주입 후 맥동에 의한 미세층의 자발적 이동방법 | |
US20230197435A1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
US7776714B2 (en) | Method for production of a very thin layer with thinning by means of induced self-support | |
KR20220159960A (ko) | SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 | |
EP2519965B1 (en) | Method for the preparation of a multi-layered crystalline structure | |
JP5722038B2 (ja) | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 | |
JP6866150B2 (ja) | 2つの構造体間の直接接合を実行する方法 | |
TW201246343A (en) | Method for recycling a source substrate | |
CN114730699A (zh) | 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP2023528784A (ja) | 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス | |
JP2024510756A (ja) | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 | |
TW202205357A (zh) | 用於製作複合結構之方法,該複合結構包含一單晶sic薄層在一sic載體底材上 |