FR2884967A1 - TRANCHE sSOI A COUCHE DE SILICIUM TENDUE - Google Patents

TRANCHE sSOI A COUCHE DE SILICIUM TENDUE Download PDF

Info

Publication number
FR2884967A1
FR2884967A1 FR0604394A FR0604394A FR2884967A1 FR 2884967 A1 FR2884967 A1 FR 2884967A1 FR 0604394 A FR0604394 A FR 0604394A FR 0604394 A FR0604394 A FR 0604394A FR 2884967 A1 FR2884967 A1 FR 2884967A1
Authority
FR
France
Prior art keywords
silicon
layer
germanium
wafer
stretched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0604394A
Other languages
English (en)
Inventor
Dirk Dantz
Andreas Huber
Reinhold Wahlich
Brian Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of FR2884967A1 publication Critical patent/FR2884967A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

La tranche sSOI comprend une tranche substrat à surface portant une couche de silicium tendue, la raie des phonons de silicium de la couche de silicium tendue différant, à température ambiante, dans le spectre Raman, d'au moins 2 cm<-1> de la raie des phonons du silicium non tendu, et la couche de silicium tendue présente une épaisseur de 50 nm ou moins, une uniformité d'épaisseur de couche (6sigma) de 5 % ou moins et une densité de défauts HF de 1/cm<2> ou moins.

Description

L'objet de l'invention est un substrat
semiconducteur, comprenant une couche mono-cristalline, relaxée, reposant sur la surface, qui renferme du silicium et du germanium, ainsi qu'un procédé pour la préparation de ce substrat semiconducteur.
Des substrats sSOI et SGOI ("strained silicon on insulator", pour "Silicium tendu sur isolant" ou silicon-germanium on insulator", pour "Silicium- Germanium sur Isolant") sont connus dans l'état de la technique. Les substrats sSOI et les substrats SGOI sont caractérisés par une couche isolante électrique ou une matière substrat isolante électrique. Dans le cas d'un substrat sSOI, une couche de silicium mince, monocristalline, tendue ( strair.Led silicon"), est en contact direct avec l'isolant. En revanche, un substrat SGOI présente sur l'isolant une couche ou plusieurs couches, renfermant du silicium et du germanium sous forme d'une composition préalablement fixée (Si,Gel_X avec 0 < x < 1). L'ensemble de cette couche ou de ces couches est aussi nommé ci-après "couche de silicium-germanium". A son tour, une couche de silicium mince, monocristalline, tendue, peut être déposée sur la surface de la couche de silicium-germanium.
Dans tous les procédés connus pour la préparation de substrats sSOI ou SGOI, une couche mince constituée par du silicium-germanium est séparée d'une tranche donatrice (en anglais "donor wafer") à l'aide de forces mécaniques, la surface libre de la couche à transférer étant fixée, usuellement avant le processus de séparation, à une tranche substrat (en anglais "handle wafer"). Dans le cas du substrat sSOI, on transfère également, en dehors de la couche de silicium-germanium, une couche de silicium tendue, depuis la tranche donatrice sur la tranche substrat.
La première étape pour la préparation d'un substrat sSOI ou SGOI consiste à préparer une tranche donatrice. Dans les deux cas, il est d'abord nécessaire de préparer, sur une tranche de silicium une couche de silicium-germanium relaxée, qui est transférée dans une étape ultérieure sur la tranche substrat. Pour ce faire, on connaît deux procédés de principes différents: Dans le premier procédé, on dépose par épitaxie, sur la tranche de silicium, d'abord plusieurs couches de silicium- germanium ayant une teneur croissante en germanium (en anglais "graded buffer layer") et on obtient par ce moyen une adaptation du réseau entre le silicium et le silicium-germanium. Une couche de silicium-germanium présentant une teneur constante en germanium, déposée sur celle-ci, sert à la détente mécanique, de sorte qu'il se présente sur la surface le silicium-germanium avec sa constante de réseau naturelle (c'est-à-dire du silicium-germanium relaxé ayant une composition de Si,Gel_, avec 0 < x < 1). Les rugosités de la surface, qui apparaissent au cours de ce procédé, peuvent éventuellement être réduites au moyen d'étapes de polissage ultérieures et/ou intercalées. Ce procédé requiert le dépôt épitaxial de couches d'une épaisseur totale d'environ 5 pm et, en raison des longues durées de processus associées, son coût est très élevé. Le procédé requiert de plus un changement à plusieurs reprises entre le dépôt épitaxial et le polissage et par conséquent de nombreuses étapes individuelles de procédé. Le procédé conduit à des densités de dislocations dans le domaine de l05/cm2.
Dans le second procédé connu, on renonce à la succession de couches ayant une teneur en germanium progressivement croissante et on dépose immédiatement une mince couche de silicium-germanium présentant la composition voulue. Ce faisant, l'épaisseur de la couche est maintenue en dessous de la limite à partir de laquelle se forment des dislocations de désadaptation. Cette couche, d'abord tendue encore de silicium-germanium, sera détendue ensuite, en affaiblissant le composite cristallin de silicium qui se trouve directement en dessous de la couche de siliciumgermanium. Cela est effectué par une implantation d'ions gaz (par exemple les ions hydrogène ou hélium) et un traitement thermique consécutif. Au cours du traitement thermique, les ions implantés forment des bulles de gaz, qui cassent le composite cristallin de silicium et pareillement la couche de silicium-germanium et ne détachent mécaniquement qu'une couche de silicium très mince sous-jacente du reste de la tranche de silicium, ce qui conduit en fin de compte à la relaxation de la couche de siliciumgermanium. Les inconvénients résident dans l'étape d'implantation coûteuse et la formation de microfissures lors de la formation de bulles de gaz, conduisant à la destruction de la couche. Dans ce procédé également, il se forme une densité de dislocations élevée.
Ce n'est que si l'on doit préparer un substrat sSOI, que l'on dépose par épitaxie de plus une couche de silicium mince, tendue, sur la couche relaxée de silicium-germanium.
Dans une seconde étape du procédé, on transfère une couche superficielle de la tranche donatrice (une couche de silicium-germanium dans le cas de SGOI et de plus une couche de silicium tendue dans le cas de sSOI) sur une tranche substrat. La tranche substrat est soit constituée entièrement d'une matière isolante électrique, soit porte au moins sur sa surface une couche isolante électrique. Plusieurs procédés pour cette seconde étape sont également connus.
Le procédé le plus courant est connu sous le nom Smart Cut (EP 533 551 Al). Pour ce faire, on implante d'abord des ions hydrogène dans la surface de la tranche donatrice. Après fixation à une tranche substrat, on produit, par un traitement thermique à environ 500 C, une couche renfermant des vides remplis d'hydrogène. La séparation sur cette couche est effectuée à l'aide d'une pression de gaz croissante.
Dans tous les procédés connus de préparation de substrats sSOI ou SGOI, il se forme, au cours de la séparation de la tranche donatrice le long de la couche de séparation préparée auparavant, des rugosités superficielles tellement élevées que le substrat ne peut pas être utilisé pour la préparation de composants électroniques sans d'autres post-traitements, par exemple un polissage ou un traitement thermique lissant.
Le problème technique de l'invention peut s'énoncer en termes de trouver une possibilité efficace pour la préparation de substrats sSOI ou SGOI qui, d'une part, ne nécessite pas de dépôt coûteux de couches de siliciumgermanium très épaisses sur la tranche donatrice et, d'autre part, conduise à une faible rugosité de la surface après le transfert de la couche mince sur la tranche substrat.
Le problème est résolu par un substrat semiconducteur comprenant une tranche de silicium monocristallin, une couche monocristalline relaxée, reposant sur la surface, renfermant du silicium et du germanium, la teneur en germanium à la surface de la couche se situant dans le domaine de 10 % en masse à 100 % en masse (pourcentages en masse), et une couche de vides disposés périodiquement sous ladite surface.
De préférence, l'épaisseur de la couche monocristalline se situe dans le domaine de 5 nm à 3 m. De préférence, la teneur en germanium sur la surface de la couche se situe dans le domaine de 10 % en masse à 60 % en masse.
Le problème est également résolu à l'aide d'un premier procédé pour la préparation d'un substrat semiconducteur comprenant les étapes suivantes dans l'ordre indiqué : préparation, sur la surface d'une tranche de silicium monocristallin, d'une couche présentant des creux disposés périodiquement, et - traitement thermique de la tranche de silicium monocristallin, jusqu'à ce qu'il se forme, sur la surface, une couche fermée de silicium monocristallin avec une couche sous-jacente de vides disposés périodiquement, caractérisé en ce que, après le traitement thermique, on dépose, sur la couche fermée située sur la surface, une couche relaxée, monocristalline, présentant une épaisseur de 5 nm à 3 m, qui renferme du silicium et du germanium, la teneur en germanium sur la surface de la couche se situant dans le domaine de 10 % en masse à 100 % en masse.
De même, le problème est résolu par un second procédé pour la préparation d'un substrat semiconducteur, comprenant les étapes suivantes dans l'ordre indiqué - dépôt d'une couche renfermant du silicium et du germanium sur la surface d'une tranche de silicium monocristallin, la couche présentant une épaisseur de 5 nm à 3 pm et une teneur en germanium sur la surface de la couche dans le domaine de 10 % en masse à 100 % en masse, - préparation d'une couche présentant des creux périodiquement disposés sur la surface de la tranche de silicium monocristallin, portant la couche renfermant du silicium et du germanium, et - traitement thermique de la tranche de silicium monocristallin, jusqu'à ce qu'il se forme sur la surface une couche fermée, monocristalline, relaxée, renfermant du silicium et du germanium avec une couche sous-jacente renfermant de creux disposés périodiquement.
Dans ce second procédé, le dépôt de la couche renfermant du silicium et du germanium est réalisé, contrairement au premier procédé, avant la préparation des creux et avant le traitement thermique, au cours duquel les creux se ferment sur la surface. Les deux procédés conduisent au substrat semiconducteur décrit.
On peut utiliser ce substrat semiconducteur conforme à l'invention comme tranche donatrice pour la préparation de substrats SGOI. Pour ce faire, le substrat semiconducteur est fixé, sur toute la surface qui porte la couche de silicium-germanium, à une tranche substrat appropriée, qui est constituée par une matière isolante électrique ou porte au moins sur sa surface une couche électriquement isolante. Après fixation, la tranche donatrice est clivée le long de la couche renfermant les vides, de sorte que la couche de silicium-germanium reste sur la tranche substrat.
On peut aussi utiliser le substrat semiconducteur conforme à l'invention comme tranche donatrice pour la préparation de substrats sSOI. Dans ce cas, on dépose sur la surface de la couche renfermant du silicium et du germanium, au-dessous de laquelle se trouve la couche renfermant les vides, une couche de silicium tendue. Ensuite, le substrat semiconducteur est fixé, sur toute la surface porteuse portant la couche de silicium tendue, à une tranche substrat appropriée, qui est constituée par une matière électriquement isolante ou porte au moins sur sa surface une couche électriquement isolante.
Après fixation, la tranche donatrice est clivée le long de la couche renfermant les vides, de sorte que la couche de silicium tendue et la couche de silicium-germanium qui se trouve dessus restent sur la tranche substrat. Ensuite, on peut éliminer la couche de silicium-germanium, de sorte qu'il se présente un substrat sSOI dans lequel une couche de silicium tendue se trouvant sur la surface est en contact direct avec l'isolant électrique.
Par conséquent, l'invention concerne une tranche sSOI, comprenant une tranche substrat et une couche de silicium tendue, reposant sur la surface, la raie des phonons de silicium de la couche de silicium tendu à la température ambiante dans le spectre Raman différant d'au moins 2 cm-1, de préférence d'au moins 4 cm-1, de la raie des phonons de silicium non tendu, et la couche de silicium tendue présentant une épaisseur de 50 nm ou moins, une uniformité d'épaisseur de couche (6o) de 5 % ou moins et une densité de défauts HF de 1/cm2 ou moins.
La position de la raie des phonons de silicium dans le spectre Raman à la température ambiante est une mesure directe du degré de déformation de la couche de silicium. La raie des phonons de silicium d'une couche de silicium non tendue est située à 520 cm-1 à la température ambiante. Pour une couche de silicium tendue avec une désadaptation du réseau de 1 % (déformation), la position de la raie des phonons de silicium se déplace d'environ 8 cm-1.
Le substrat semiconducteur conforme à l'invention porte sur sa mince, monocristalline, silicium et du germanium. réseau entre le silicium silicium-germanium, il se réseau cristallin, qui surface une couche très relaxée, renfermant du Suite à la désadaptation du essentiellement pur et le forme des tensions dans le sont compensées par la déformation plastique, c'est-à-dire par la formation de dislocations. La couche renfermant les vides, qui se trouve directement au-dessous de la couche de silicium-germanium, est mécaniquement moins stable que la couche de silicium-germanium elle-même. Par conséquent, les tensions dans le réseau cristallin sont maîtrisées principalement par la formation de dislocations dans les traverses qui se trouvent entre les vides et qui relient la couche au reste du substrat. A son tour, cela a pour conséquence que, d'une part, la couche de silicium-germanium se relaxe déjà pour de faibles épaisseurs par formation de dislocations. Mais, d'autre part, ces dislocations se forment principalement dans les traverses entre les vides et dans une couche mince de silicium éventuellement présente entre la couche renfermant les vides et la couche de silicium-germanium. De ce fait, 1.a densité de dislocations dans la couche de silicium-germanium même est nettement plus faible que dans les couches de silicium-germanium de l'état de la technique présentant une épaisseur identique. Par conséquent, la couche de silicium-germanium de la tranche donatrice conforme à l'invention peut être nettement plus mince que selon l'état de la technique, de sorte qu'on peut préparer la couche beaucoup plus rapidement et, de ce fait, pour un coût moindre, sans qu'on soit obligé de s'accommoder d'une augmentation de la densité de dislocations.
Le substrat semiconducteur conforme à l'invention est préparé sans implantation d'ions.
Pour cette raison, on peut éviter les microfissures lors de la formation de bulles de gaz et une destruction associée de la couche renfermant du silicium et du germanium.
Ci-après sont décrits les modes de réalisation 35 préférés des différentes étapes de l'invention: La couche de silicium-germanium est préparée de préférence par dépôt épitaxial. On donne une préférence particulière à un dépôt par CVD (en anglais "chemical vapour deposition") par la décomposition de composés de départ gazeux renfermant du silicium ou du germanium sur la surface chaude du substrat dans un réacteur CVD.
Les creux dans la couche superficielle de silicium ou de siliciumgermanium sont disposés périodiquement conformément à l'invention. On peut les préparer par exemple par lithographie et par "trench-etching" (voir par exemple WO03/003430 A2).
Le traitement thermique pour la fermeture superficielle des creux est mis en uvre en règle générale à une température dans le domaine de 700 à 1370 C, de préférence de 900 à 1250 C et de manière particulièrement préférée de 950 à 1150 C et à une pression dans le domaine de 1 à 100 torr, de préférence de 1 à 50 torr et de manière particulièrement préférée de 5 à 20 torr. On peut mettre en uvre le traitement thermique sous toute atmosphère qui empêche la formation d'une couche d'oxyde ("native oxide") sur la surface de silicium ou de silicium-germanium, de préférence sous une atmosphère de gaz et de mélanges de gaz réducteurs ou de gaz ou de mélanges de gaz inertes. On préfère une atmosphère qui renferme de l'hydrogène ou de l'argon ou des mélanges d'hydrogène et d'argon. Les conditions de processus sont choisies de façon telle qu'on puisse obtenir une mobilité aussi grande que possible des atomes de silicium ou de germanium. La durée du traitement thermique est en règle générale de 3 secondes à 6 heures, de préférence de 1 minute à 30 minutes. La durée du traitement est pilotée de façon telle que les creux soient fermés sur la surface après la fin du traitement, mais que les vides constitués par les creux individuels ne soient néanmoins pas réunis par croissance.
De même, la couche de silicium tendue nécessaire pour certains modes de réalisation de l'invention est préparée de préférence par dépôt épitaxial. On préfère en particulier un dépôt par CVD par la décomposition de composés de départ gazeux appropriés du silicium sur la surface chaude de silicium-germanium du substrat dans un réacteur de CVD.
On peut utiliser le substrat semiconducteur conforme à l'invention de préférence en tant que tranche donatrice pour un transfert de couche. Pour ce faire, le substrat semiconducteur sur la surface préparée qui porte la couche à transférer est fixé de façon et de manière connue avec une tranche substrat. Dans la préparation de substrats SGOI ou sSOI soit on utilise une tranche substrat électriquement isolante (par exemple en quartz, en verre ou saphir), soit la surface de la tranche donatrice et/ou de la tranche substrat est par exemple munie, avant fixation, d'une couche isolante, d'une couche d'oxyde. De préférence, on utilise, en tant que tranche substrat, une tranche de silicium, en particulier une tranche de silicium monocristallin, dont la surface est oxydée, de sorte qu'une couche de silicium forme la couche électriquement isolante. Des procédés pour la préparation de cette couche isolante et pour la fixation des tranches sont connus de l'homme du métier.
Afin de compléter le transfert de la couche, le substrat semiconducteur fixé à la tranche substrat est clivé le long de la couche renfermant les vides. On peut par exemple réaliser le clivage par voie chimique, mécanique ou thermique. On peut aussi combiner ces possibilités. Les procédés sont décrits plus en détail par le fascicule de brevet WO 03/003430 A2, De préférence, le clivage est réalisé par voie thermique, car c'est un procédé particulièrement doux, qui conduit à une faible rugosité de la surface formée au cours du clivage. Par ailleurs, si nécessaire, on obtient, par le traitement thermique, simultanément une augmentation de la résistance de liaison entre la tranche substrat et le substrat semiconducteur. Les conditions du clivage thermique sont également décrites plus en détail par le fascicule de brevet WO 03/003430 A2.
Tous les procédés de transfert de couches de silicium-germanium ou de couches de silicium tendues connus jusqu'à présent utilisent en partie ou uniquement des forces mécaniques pour la séparation de la tranche donatrice de la couche mince à transférer. Dans le cas de la technologie connue sous le nom de Smart Cut , ces forces sont produites par la pression de gaz, qui conduit finalement à la rupture des parois ou des traverses entre les vides. Contrairement à ces procédés de préparation des tranches SGOI ou sSOI connus, en utilisant la tranche donatrice conforme à l'invention et dans le cas de la forme de réalisation préférée décrite ci-dessus (clivage le long de la couche présentant les creux par un traitement thermique), on n'emploie pas de forces mécaniques pour la séparation des couches à transférer. On obtient, par le clivage par traitement thermique, d'une part, une très bonne uniformité de l'épaisseur de couche (6a; c'est-à-dire la valeur sextuple de l'écart- type de l'épaisseur de couche moyenne) de 5 % ou moins (par rapport à l'épaisseur de couche moyenne) pour une épaisseur de couche de 50 nm ou moins, d'autre part, par rapport aux procédés classiques, la densité des défauts HF peut être réduite à 1/cm2 ou moins.
Ci-après sont décrits des modes de réalisation préférés de la succession des différentes étapes dans 35 le procédé conforme à l'invention: Mode de réalisation préféré du procédé 1 (préparation d'un substrat SGOI) . 1. Préparation d'une couche présentant des creux périodiquement disposés sur la surface d'une tranche de silicium monocristallin.
2. Traitement thermique de la tranche de silicium monocristallin, jusqu'à ce qu'il se forme, sur la surface, une couche fermée constituée par du silicium monocristallin avec une couche sous- jacente renfermant des vides disposés périodiquement.
3. Dépôt d'une couche relaxée, monocristalline, d'une épaisseur de 5 nm à 3 m, renfermant du silicium et du germanium, la teneur en germanium se situant dans le domaine de 10 à 60 % en masse. Les tensions qui se forment alors dans le réseau cristallin sont maîtrisées par les minces traverses entre les vides. La tranche ainsi préparée est utilisée en tant que tranche donatrice.
4. Oxydation de la surface de la couche de silicium-germanium de la tranche donatrice ou oxydation de la surface de la tranche substrat.
5. Fixation de la tranche donatrice à la tranche substrat.
6. Traitement thermique pour augmenter la résistance de liaison et pour séparer la couche mince de silicium-germanium de la tranche donatrice.
Mode de réalisation préféré du procédé 2 (préparation d'un substrat sSOI) . 1. Préparation d'une couche présentant des creux disposés périodiquement sur la surface d'une tranche de silicium monocristallin.
2. Traitement thermique de la tranche de silicium monocristallin, jusqu'à ce qu'il se forme, sur la surface, une couche fermée constituée par du silicium monocristallin avec une couche sous-jacente renfermant des vides disposés périodiquement.
3. Dépôt d'une couche monocristalline, relaxée, présentant une épaisseur de 5 nm à 3 m, renfermant du silicium et du germanium, la teneur en germanium se situant dans le domaine de 10 à 60 % en masse. Les tensions qui se forment alors dans le réseau cristallin sont maîtrisées par les minces traverses entre les vides.
4. Dépôt d'une couche de silicium tendue sur la couche de siliciumgermanium relaxée. La tranche ainsi préparée est utilisée comme tranche donatrice.
5. Oxydation de la surface de la tranche de silicium tendue de la tranche donatrice ou oxydation de la surface de la tranche substrat.
6. Soudure de la tranche donatrice avec la tranche substrat.
7. Traitement thermique pour augmenter la résistance de liaison et pour séparer la couche mince de silicium-germanium et la couche de silicium tendue de la tranche donatrice.
Mode de réalisation préféré du procédé 3 (préparation d'un substrat SGOI) . 1. Dépôt d'une couche monocristalline, relaxée, présentant une épaisseur de 5 nm à 3 m, renfermant du silicium et du germanium, la teneur en germanium se situe dans le domaine de 10 à 60 % en masse, sur une tranche de silicium monocristallin. Cette couche de silicium- germanium n'est pas complètement relaxée en raison de sa faible épaisseur.
2. Préparation de vides disposés périodiquement sur la surface de la couche de silicium-germanium.
3. Traitement thermique de la tranche de silicium monocristallin avec la couche de silicium- germanium, jusqu'à ce qu'il se forme, sur la surface, une couche fermée constituée par du silicium-germanium monocristallin avec la couche sous-jacente de vides disposés périodiquement. Au cours de ce traitement thermique, la couche de silicium-germanium se relaxe par formation de dislocations dans les traverses entre les vides. La tranche ainsi préparée est utilisée comme tranche donatrice.
4. Oxydation de la surface de la couche de silicium-germanium de la tranche donatrice ou oxydation de la surface de la tranche substrat.
5. Fixation de la tranche donatrice à la tranche substrat.
6. Traitement thermique pour augmenter la résistance de liaison et pour séparer la couche mince de silicium-germanium de la tranche donatrice.
Mode de réalisation préféré du procédé 4 (préparation d'un substrat sSOI) . 1. Dépôt d'une couche monocristalline, relaxée, présentant une épaisseur de 5 nm à 3 pm renfermant du silicium et du germanium, la teneur en germanium se situant dans le domaine de 10 à 60 % en masse, sur une tranche de silicium monocristallin. Cette couche de silicium- germanium n'est pas complètement relaxée en raison de sa faible épaisseur.
2. Préparation de creux disposés périodiquement sur la surface de la couche de silicium-germanium.
3. Traitement thermique de la tranche de silicium monocristallin avec la couche de silicium- germanium, jusqu'à ce qu'il se forme, sur la surface, une couche fermée constituée par du silicium-germanium monocristallin avec une couche sous-jacente de vides disposés périodiquement. La couche de silicium-germanium se relaxe au cours de ce traitement thermique par la formation de dislocations dans les traverses entre les vides.
4. Dépôt d'une couche de silicium tendue sur la couche de siliciumgermanium relaxée. On utilise la tranche ainsi préparée en tant que tranche donatrice.
5. Oxydation de la surface de la couche de silicium tendue de la tranche donatrice ou oxydation de la surface de la tranche substrat.
6. Fixation de la tranche donatrice avec la tranche substrat.
7. Traitement thermique pour augmenter la résistance de liaison et pour séparer la couche mince de silicium-germanium et la couche de silicium tendue de la tranche donatrice.
Dans tous les procédés précités, la séparation de la couche mince et de la tranche donatrice peut être réalisée à l'aide de forces mécaniques.
EXEMPLES
Exemple 1
On a produit dans la surface d'une tranche de silicium monocristallin, au moyen de procédés lithographiques et de gravure par faisceau ionique selon l'état de la technique, des creux à section transversale circulaire, disposés périodiquement. Les creux présentaient une profondeur de 3,5 gm, un diamètre de 0,4 gm et l'écart d'un centre à l'autre des creux est de 0,8 gm. Ensuite, les creux ont été fermés par un traitement thermique à 1100 C et 10 torr sous une atmosphère d'hydrogène, de sorte qu'il s'est formé une couche de silicium mince, mono-cristalline, et une couche sousjacente de vides disposés périodiquement. La durée du traitement thermique a été de 10 minutes. Une couche de silicium-germanium a été déposée par épitaxie sur la surface de la couche de silicium nouvellement formée. Dans une étape ultérieure, la couche de silicium-germanium de la tranche donatrice ainsi préparée a été collée à une tranche de silicium à surface oxydée (bonding). Four ce faire, on a utilisé un adhésif disponible dans le commerce. La paire de tranches mutuellement fixées a été ensuite soumise à un traitement thermique d'une durée totale de 10 heures et à une température maximale de 1100 C. La pression s'est élevée à 760 Torr et l'argon a été choisi comme gaz d'atmosphère. Ce traitement thermique a permis d'augmenter la résistance de la liaison entre les deux tranches. De plus, dans la suite du traitement thermique, les vides individuels formés à partir des creux se sont réunis par fusion, de sorte qu'il s'est formé, de part et d'autre, un espace vide, séparant la couche de silicium-germanium du reste de la tranche donatrice. La couche de silicium alors disposée sur la couche de silicium-germanium a été oxydée et ensuite la couche d'oxyde a été éliminée. La couche de silicium- germanium mince, monocristalline, n'a été fixée qu'à la couche d'oxyde, de sorte qu'on s'est trouvé en présence d'un substrat SGOI.
EXEMPLE 2
On a produit, dans la surface d'une tranche de silicium mcnocristallin, au moyen de procédés lithographique et de gravure par faisceau ionique selon l'état de la technique, des creux à section transversale circulaire, disposés périodiquement.
Ensuite on a fermé les creux à l'aide d'un traitement thermique à 1100 C et 10 Torr sous une atmosphère d'hydrogène, de sorte qu'il s'est formé une couche de silicium mince, monocristalline, et une couche sous-jacente de vides disposés périodiquement. La durée du traitement thermique a été de 10 minutes. Une couche de silicium-germanium a été déposée par épitaxie sur la surface de la couche de silicium monocristallin nouvellement forméeet, à son tour, sur la couche de silicium-germanium, une couche de silicium tendue.
Dans une étape ultérieure, la couche de silicium tendue de la. tranche donatrice ainsi préparée a été collée à une tranche de silicium à la surface oxydée (bonding). Pour ce faire, on a utilisé un adhésif disponible dans le commerce. La paire de tranches mutuellement fixées a été ensuite soumise à un traitement thermique d'une durée totale de 10 heures et à une température maximale de 1100 C. La pression s'est élevée à 760 Torr et Ar a été choisi comme gaz d'atmosphère. Ce traitement thermique a permis d'augmenter 1a résistance de liaison entre les deux tranches. De plus, dans la suite du traitement thermique, les vides individuels formés à partir des creux se sont réunis par fusion de sorte qu'il s'est formé, de part et d'autre, un espace vide, séparant la couche de silicium-germanium et la couche de silicium tendue du reste de la tranche donatrice. La couche de silicium alors disposée sur la couche de silicium-germanium et la couche de silicium-germanium elle-même ont été oxydées et ensuite la couche d'oxyde a été éliminée. La couche de silicium mince, monocristalline, tendue, n'a été fixée qu'à la couche d'oxyde, de sorte qu'on s'est trouvé en présence d'un substrat sSOI.
EXEMPLE 3
On a déposé une couche de silicium-germanium d'une épaisseur d'environ 2 m sur la surface d'une tranche de silicium monocristallin. On a produit sur la surface de cette couche de silicium-germanium au moyen de procédés lithographique et de gravure par faisceau ionique selon l'état de la technique des creux à section transversale circulaire, disposés périodiquement. Les creux présentaient une profondeur de 1,7 m, un diamètre de 0,2 pm et la distance d'un centre à l'autre des creux s'élevait à 0,4 m. Ensuite les creux ont été fermés par un traitement thermique à 1100 C et 10 torr sous une atmosphère d'hydrogène, de sorte qu'il s'est formé une couche de silicium-germanium mince, monocristalline, et une couche sous-jacente de vides disposés périodiquement. La durée du traitement thermique a été de 10 minutes.
Dans une étape suivante, la couche de silicium-germanium de la tranche donatrice ainsi préparée a été collée à une tranche de silicium à surface oxydée (bonding). Pour ce faire, on a utilisé un adhésif disponible dans le commerce. La paire de tranches mutuellement fixées a été ensuite soumise à un traitement thermique d'une durée totale de 10 heures et à une température maximale de 1100 C. La pression s'est élevée à 10 Torr et l'argon a été choisi comme gaz d'atmosphère. Ce traitement thermique a permis d'augmenter la résistance de liaison entre les deux tranches. De plus, dans la suite du traitement thermique, les vides individuels formés à partir des creux se sont. réunis par fusion, de sorte qu'il s'est normé, de part et d'autre, un espace vide, qui a séparé la couche de siliciumgermanium du reste de la tranche donatrice. La couche de silicium alors disposée sur la couche de silicium-germanium a été oxydée et ensuite la couche d'oxyde a été éliminée. La couche de silicium-germanium mince, monocristalline, n'a été fixée qu'à la couche d'oxyde, de sorte qu'on s'est trouvé en présence d'un substrat SGOI. La couche de siliciumgermanium transférée présentait une épaisseur d'environ 1 m.
EXEMPLE 4
On a déposé, par épitaxie sur la surface d'une tranche de silicium monocristallin, une couche de silicium-germanium présentant une épaisseur d'environ 2 m. On a produit sur la surface de cette couche de siliciumgermanium au moyen de procédés lithographique et de gravure par faisceau ionique selon l'état de la technique, des creux à section transversale circulaire, disposés périodiquement. Les creux présentaient une profondeur de 1,7 m, un diamètre de 0,2 pm et la distance d'un centre à l'autre des creux s'élevait à 0,4 m. Ensuite les creux ont été fermés par un traitement thermique à 1100 C et 10 torr sous une atmosphère d'hydrogène, de sorte qu'il s'est formé une mince couche de silicium- germanium mcnocristallin et une couche sous-jacente de vides disposés périodiquement. La durée du traitement thermique a été de 10 minutes. Sur la couche de silicium-germanium relaxée a été déposée une couche de silicium présentant une épaisseur de 50 nm qui, en raison des paramètres de réseau différents, a été tendue par rapport à la couche de siliciumgermanium sous-jacente. Dans une étape ultérieure, la couche de silicium tendue de la tranche donatrice ainsi préparée a été collée à une tranche de silicium avec la surface oxydée (bonding). Pour ce faire, on a utilisé un adhésif disponible dans le commerce. La paire de tranches mutuellement fixées a été ensuite soumise à un traitement thermique d'une durée totale de 10 heures et à une température maximale de 1100 C. La pression s'est élevée à 10 Torr et Ar a été choisi comme gaz d'atmosphère. Ce traitement thermique a permis d'augmenter la résistance de liaison entre les deux tranches. De plus, dans la suite du traitement thermique, les vides individuels formés à partir des creux se sont réunis par fusion de sorte qu'il s'est formé, de part et d'autre, un espace vide, qui a séparé la couche de silicium-germanium et la couche de silicium tendue du reste de la tranche donatrice. L'épaisseur totale de la couche transférée a été d'environ 1,05 m. La couche de silicium alors disposée sur la couche de silicium-germanium et même la couche de silicium-germanium ont été oxydées et ensuite la couche d'oxyde a été éliminée. La couche de silicium mince, monocristalline, tendue, n'a été fixée qu'à la couche d'oxyde, de sorte qu'on s'est trouvé en présence d'un substrat sSOI.

Claims (2)

REVENDICATIONS
1. Tranche sSOI comprenant une tranche substrat à surface portant une couche de silicium tendue, la raie des phonons de silicium de la couche de silicium tendue différant, à température ambiante, dans le spectre Raman, d'au moins 2 cm-1 de la raie des phonons du silicium non tendu, et la couche de silicium tendue présente une épaisseur de 50 nm ou moins, une uniformité d'épaisseur de couche (66) de 5 ou moins et une densité de défauts HF de 1/cm2 ou moins.
2. Tranche sSOI selon la revendication 1, dans laquelle, à température ambiante, la raie des phonons du silicium diffère, dans le spectre Raman, de la couche de silicium tendue d'au moins 4 cm-1 de la raie de phonons du silicium non tendu.
FR0604394A 2004-11-11 2006-05-17 TRANCHE sSOI A COUCHE DE SILICIUM TENDUE Pending FR2884967A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054564A DE102004054564B4 (de) 2004-11-11 2004-11-11 Halbleitersubstrat und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
FR2884967A1 true FR2884967A1 (fr) 2006-10-27

Family

ID=36241843

Family Applications (2)

Application Number Title Priority Date Filing Date
FR0511445A Withdrawn FR2878073A1 (fr) 2004-11-11 2005-11-10 Substrat semiconducteur presentant une structure stratifiee et procede de sa preparation.
FR0604394A Pending FR2884967A1 (fr) 2004-11-11 2006-05-17 TRANCHE sSOI A COUCHE DE SILICIUM TENDUE

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR0511445A Withdrawn FR2878073A1 (fr) 2004-11-11 2005-11-10 Substrat semiconducteur presentant une structure stratifiee et procede de sa preparation.

Country Status (6)

Country Link
US (2) US7279700B2 (fr)
JP (1) JP2006140480A (fr)
KR (1) KR100749041B1 (fr)
CN (1) CN100433259C (fr)
DE (1) DE102004054564B4 (fr)
FR (2) FR2878073A1 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US20100176482A1 (en) 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
CN103219274B (zh) * 2012-01-19 2015-06-10 中国科学院上海微系统与信息技术研究所 基于量子阱结构来制备SGOI或sSOI的方法
CN103219275B (zh) * 2012-01-19 2016-03-23 中国科学院上海微系统与信息技术研究所 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
DE102017212799A1 (de) * 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6524935B1 (en) 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP2003347399A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体基板の製造方法
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate

Also Published As

Publication number Publication date
US20070281441A1 (en) 2007-12-06
KR100749041B1 (ko) 2007-08-13
FR2878073A1 (fr) 2006-05-19
KR20060052628A (ko) 2006-05-19
JP2006140480A (ja) 2006-06-01
US20060097317A1 (en) 2006-05-11
CN100433259C (zh) 2008-11-12
US7279700B2 (en) 2007-10-09
CN1773677A (zh) 2006-05-17
DE102004054564B4 (de) 2008-11-27
DE102004054564A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
FR2884967A1 (fr) TRANCHE sSOI A COUCHE DE SILICIUM TENDUE
EP1051739B1 (fr) Substrat compliant en particulier pour un depot par hetero-epitaxie
WO2005086226A1 (fr) Traitement thermique d’amelioration de la qualite d’une couche mince prelevee
FR2835096A1 (fr) Procede de fabrication d&#39;un substrat auto-porte en materiau semi-conducteur monocristallin
FR2857983A1 (fr) Procede de fabrication d&#39;une couche epitaxiee
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
WO2007020351A1 (fr) Procédé de report d&#39;une couche mince sur un support
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
WO2001093325A1 (fr) Substrat fragilise et procede de fabrication d&#39;un tel substrat
FR2876841A1 (fr) Procede de realisation de multicouches sur un substrat
FR2872343A1 (fr) Substrat semi-conducteur et son procede de preparation
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP1938362A1 (fr) Procede de fabrication d&#39;un element en couches minces
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
EP1817445A1 (fr) Procede de realisation d&#39;un substrat demontable
WO2021191512A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2913528A1 (fr) Procede de fabrication d&#39;un substrat comportant une couche d&#39;oxyde enterree pour la realisation de composants electroniques ou analogues.
FR2856193A1 (fr) Tranche soi et procede de preparation
FR2851847A1 (fr) Relaxation d&#39;une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d&#39;une couche mince apres transfert
FR2848334A1 (fr) Procede de fabrication d&#39;une structure multicouche
WO2021105576A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
EP3890003B1 (fr) Procédé basse température de transfert et de guérison d&#39;une couche semiconductrice