JP6738802B2 - 電子デバイスおよび電子デバイスの製造方法 - Google Patents

電子デバイスおよび電子デバイスの製造方法 Download PDF

Info

Publication number
JP6738802B2
JP6738802B2 JP2017509475A JP2017509475A JP6738802B2 JP 6738802 B2 JP6738802 B2 JP 6738802B2 JP 2017509475 A JP2017509475 A JP 2017509475A JP 2017509475 A JP2017509475 A JP 2017509475A JP 6738802 B2 JP6738802 B2 JP 6738802B2
Authority
JP
Japan
Prior art keywords
substrate
resin
electronic device
manufacturing
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017509475A
Other languages
English (en)
Other versions
JPWO2016158264A1 (ja
Inventor
直樹 平尾
直樹 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2016158264A1 publication Critical patent/JPWO2016158264A1/ja
Application granted granted Critical
Publication of JP6738802B2 publication Critical patent/JP6738802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Laser Beam Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

本開示は、基板上に発光素子または受光素子などを別基板からの移載によって形成する電子デバイスの製造方法に関する。
ＹＡＧレーザおよびエキシマレーザなどのレーザ光を樹脂に照射し、いわゆるアブレーションさせることにより、樹脂を加工する技術がある。また、基板上に、発光素子を別基板から移載して形成する際の剥離層として樹脂を用い、この樹脂にレーザ光を照射しアブレーションさせることにより、発光素子を剥離させる技術がある（例えば、特許文献１）。
樹脂を剥離層として使用する場合、アモルファスシリコン等の無機材料を使用する場合に比べ、低いエネルギーで剥離可能となる等、様々な利点がある。
特開２０１０−２５１３５９号公報
しかしながら、上記特許文献１に記載された手法では、樹脂のレーザアブレーションの際に、デブリと呼ばれる屑（ダスト）が生じ易い。この屑は、アブレーションによる樹脂の変質物、あるいは樹脂の変質物が大気中のガスと反応することにより生じる生成物であり、クリーニング等の手法では除去することが困難である。また、ＣＭＰ等のメカニカルな要素を組み入れたプロセスでは、加工面が平坦であることが求められる。即ち、凹凸がある構造では、強度的な観点から、あるいは屑が凹部に堆積することから、レーザアブレーション後の屑を除去することは難しい。このような屑を除去せずに放置すると、他の構造物に付着し、装置の信頼性を損なう要因となる。
したがって、信頼性の低下を抑制することが可能な電子デバイスの製造方法を提供することが望ましい。
本開示の一実施の形態の電子デバイスの製造方法は、第１基板上に１または複数の素子部を第２基板から移載する際に、１または複数の素子部のうちの一部または全部の素子部を、第２基板上に樹脂層を介して形成し、第２基板上に形成された素子部を、樹脂層へのレーザ照射により第２基板から剥離して第１基板上に配置し、かつ樹脂層として、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いたものである。
本開示の一実施の形態の電子デバイスの製造方法では、第１基板上に１または複数の素子部を第２基板から移載する際、第２基板上に樹脂層を介して形成された素子部を、樹脂層へのレーザ照射によって第２基板から剥離し、第１基板上に配置する。ここで、樹脂層として、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いることにより、レーザアブレーション時に、樹脂が固体から気体の状態へ効率良く変化し易く、樹脂が軟化しにくくなる（流体の状態となる確率が低くなる）。
本開示の一実施の形態の電子デバイスの製造方法によれば、第１基板上に１または複数の素子部を第２基板から移載する際、第２基板上に樹脂層を介して形成された素子部を、樹脂層へのレーザ照射によって第２基板から剥離し、第１基板上に配置する。ここで、樹脂層として、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いることにより、アブレーション時の樹脂の軟化を抑制することができる。よって、信頼性の低下を抑制することが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の一実施の形態に係る電子デバイスの概略構成を表す断面模式図である。 図１に示した素子部上に形成された樹脂層の一例を表す断面模式図である。 図１に示した電子デバイスの製造工程において用いる第２基板、剥離層および素子部の構成を表す断面模式図である。 図３Ａに示した第２基板の平面模式図である。 第１基板および接着層の構成を表す断面模式図である。 レーザ照射による剥離工程を表す断面模式図である。 図５Ａに続く工程を示す断面模式図である。 図５Ｂに続く工程を示す断面模式図である。 図６に続く工程を示す断面模式図である。 比較例に係るレーザアブレーション後のチップ側面を撮影した写真である。 実施例に係るレーザアブレーション後のチップ側面を撮影した写真である。 比較例に係るレーザアブレーションにおいて用いる樹脂の構造を説明するための模式図である。 図１０Ａに示した樹脂の構造による効果を説明するための模式図である。 カルド型樹脂の構造を説明するための模式図である。 図１１Ａに示した樹脂の構造による効果を説明するための模式図である。 樹脂の固体、流体および気体の各状態間の変化とエネルギーとの関係を表す特性図である。 比較例に係る樹脂の固体、流体および気体の各状態間の変化とエネルギーとの関係を表す特性図である。 実施例に係る樹脂の固体、流体および気体の各状態間の変化とエネルギーとの関係を表す特性図である。 変形例１に係る電子デバイスの製造方法を説明するための断面模式図である。 変形例１に係るレーザ照射による剥離工程を表す断面模式図である。 図１５Ｂに続く工程を示す断面模式図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（選択的な素子部を移載する際のレーザアブレーション用の剥離層として、ガラス転移点と熱分解温度との差が１５０度以下となる樹脂を用いた電子デバイスの例）
・構成
・製造方法
・作用、効果
２．変形例１（複数の素子部を貼り合わせ後に剥離して移載する場合の例）
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る電子デバイス（電子デバイス１）の構成を模式的に表したものである。図２は、素子部１０上に形態された樹脂層２２ａの構成を模式的に表したものである。電子デバイス１は、第１基板１１上に、接着層１２を介して複数の素子部１０が配置されたものである。この電子デバイス１は、例えばＬＥＤディスプレイなどの表示装置、または固体撮像装置などである。
素子部１０は、例えば発光素子を含んで構成されている。発光素子は、例えば赤（Ｒ），緑（Ｇ），青（Ｂ）のいずれかの色光を発する発光ダイオード（ＬＥＤ：Light Emitting Diode）チップが、保護膜によって覆われたものである。これらの素子部１０は、例えば数μｍ以上数１００μｍ以下程度の間隔をおいて配置されている。これらの素子部１０は、第１基板１１上に接着層１２を介して配置されており、製造プロセスにおいて別基板（後述の第２基板２１）から移載されたものである。尚、電子デバイス１が、固体撮像装置の場合には、素子部１０は、フォトダイオードなどの受光素子（光電変換素子）を含んで構成されている。また、素子部１０は、これらの発光素子および受光素子に限らず、他の様々な半導体素子を含んで構成されていてもよい。
素子部１０上には、図２に示したように、少なくとも一部に樹脂層２２ａが形成されている。この樹脂層２２ａは、後述のレーザアブレーションによる剥離工程の後に素子部１０上に形成されるものである（後述の剥離層２２の一部を構成するものである）。樹脂層２２ａは、素子部１０上の一部にのみ形成されていてもよいし、複数の素子部１０のうちの選択的な素子部１０にのみ形成されていてもよい。また、剥離後に、この樹脂層２２ａを除去する場合には、樹脂層２２ａが素子部１０上に形成されていなくともよい。
樹脂層２２ａは、ガラス転移点および熱分解温度を有すると共に、レーザ光を吸収することによって軟化、気体化またはプラズマ化する樹脂から構成されている。また、本明細書における「熱分解温度」とは、温度を徐々に上げていった場合に、樹脂の質量減少が開始する際の温度とする。この樹脂層２２ａに用いられる樹脂は、ガラス転移点と熱分解温度との差が１５０度（℃）以下となるものである。ガラス転移点と熱分解温度との差が１５０度以下となる樹脂としては、例えば以下の化１に示したカルド構造を有する高分子材料（カルド型樹脂）が挙げられる。カルド構造は、１つの炭素原子に４つの芳香環が結合した、ちょうつがいのような構造をもつものである。
ここで、アブレーションでは、その加工性（あるいは転写性）が重視される。加工の際、樹脂がアブレーションされずにガラス転移点（軟化点）に達すると、その周囲に形成された樹脂などの層間膜（層間樹脂）にエネルギーが伝わり、この層間樹脂の軟化が誘発される。これは、形状異常（変形）あるいは転写時の剥離面との溶着等を引き起こす要因となる。そこで、本実施の形態では、このような形状異常や溶着を抑制するために、剥離層に用いられる樹脂のガラス転移点と熱分解温度との差を小さくする。具体的には、樹脂層２２ａの構成材料として、ガラス転移点と熱分解温度との差が１５０度以下となるような樹脂を選択する。１５０度程度であれば、周囲の層間樹脂として、ガラス転移点が１５０℃程度のものを選択することができる。つまり、樹脂層２２ａ（剥離層２２）の周囲に配置される樹脂の選択肢を広くすることができ、材料選択の自由度を高めることができる。ガラス転移点と熱分解温度との差を１５０℃よりもさらに低くすることで、層間樹脂の材料選択の自由度をより高めることができる。
また、樹脂層２２ａを構成する樹脂は、例えば側鎖に含まれる原子の酸化物、窒化物および炭化物における室温での蒸気圧が大気圧１０１３ｈＰａ以上であることが望ましい。つまり、樹脂層２２ａを構成する樹脂は、その酸化物、窒化物および炭化物における蒸気圧が大気圧よりも小さい原子または分子、具体的には室温で固体となる分子（例えばＳｉＯ2など）を含まないことが望ましい。
更に、この熱分解温度（例えば５％の質量減少が開始する際の温度）は、３５０度以下であることが望ましい。熱分解温度が低くなると、後述する活性化エネルギーが小さくなる傾向があるためである。このような樹脂層２２ａを構成する樹脂の一例としては、ガラス転移点が２２０度、熱分解温度が３２０度であるカルド型のアクリル樹脂が挙げられる。また、この他にも、ガラス転移点が高く、熱分解温度が低い傾向をもつ樹脂材料として、フルオレン誘導体が挙げられる。具体的には、フルオレン誘導体の基本構造（カルド構造）をもつフェノール、あるいはフルオレン誘導体のアクリレート等が挙げられる。
第１基板１１は、例えばインターポーザ等のプリント基板から構成されている。この第１基板１１上には、素子部１０の他にも素子部１０の駆動用ＩＣなどが配置されている。
接着層１２は、素子部１０を第１基板１１上に接着させるためのものである。この接着層１２は、例えば錫（Ｓｎ）、銅（Ｃｕ）および銀（Ａｇ）などを含む合金（半田）により構成されていてもよいし、樹脂などの接着剤により構成されていてもよい。
［製造方法］
電子デバイス１は、例えば次のようにして形成することができる。図３Ａ〜図７は、素子部１０Ａの形成方法を説明するための模式図である。
まず、図３Ａに示したように、第２基板２１上に、複数の素子部１０（説明上、素子部１０ａと称する）をそれぞれ、剥離層２２を介して形成する。剥離層２２は、上記樹脂層２２ａと同様、レーザ光を吸収することによってアブレーションし気体化すると共に、ガラス転移点と熱分解温度との差が１５０度以下となる樹脂から構成されている。この剥離層２２の膜厚は、例えば１００ｎｍ以上５μｍ以下である。また、剥離層２２は、より望ましくは、その酸化物、窒化物および炭化物の室温における蒸気圧が大気圧より小さい原子を含まずに構成され、熱分解温度は、例えば３５０度以下である。
具体的には、まず、第１基板１１とは別の第２基板２１を用意し、この第２基板２１上に剥離層２２を形成した後、素子部１０ａを形成する。第２基板２１は、レーザ光の波長を透過する材料（例えば石英）から構成されている。また、剥離層２２の上に素子部１０ａを形成する（実装する）手法は、様々な手法があるが、一例としては、剥離層２２の上に金属配線層をめっきにより形成し、めっき接合を用いて形成することができる。あるいは、素子部１０ａの裏面に半田用バンプを形成し、はんだ接合を用いて形成してもよい。また、剥離層２２上に粘着層を形成し、接着してもよい。
この後、第２基板２１上に形成された各素子部１０ａを、例えば図示しない保護膜で覆い、モールドする。この保護膜は、素子部１０ａが発光素子（または受光素子）を含む場合は、発光（または受光）する光を透過する材料から構成される。あるいは、素子部１０ａが他の半導体素子を含む場合には、透湿度などの信頼性の観点から適切な材料が選択されればよい。
続いて、各素子部１０ａを個々に分離する。分離方法としては、特に限定されないが、例えばフォトリソグラフィ法を用いたドライエッチングが挙げられる。これにより、例えば図３Ｂに示したように、第２基板２１上には、複数の素子部１０ａが、互いに分離されつつ２次元配置されて形成される。尚、図３Ａは、図３Ｂ中のＡ−Ａ線における矢視断面図に相当する。
一方で、図４に示したように、上述した第１基板１１を用意し、この第１基板１１上に接着層１２を形成する。
続いて、図５Ａに示したように、第１基板１１（詳細には、接着層１２）に対向させて、素子部１０ａを複数形成した第２基板２１を配置する。この際、第１基板１１と第２基板２１との間に素子部１０ａが配されると共に、第１基板１１と第２基板２１とが（詳細には、接着層１２と素子部１０ａとが）、離間して（間隙ｄを介して）配置されるように、第１基板１１および第２基板２１を向かい合わせて配置する。これらの第１基板１１および第２基板２１の少なくとも一方は、移動可能なステージに保持されており、上記所定の位置に固定されるように駆動される。
これらの第１基板１１および第２基板２１が対向配置された状態で、例えば選択的な素子部１０ａに対応する領域Ｄ１においてのみ、剥離層２２にレーザ光Ｌを照射する。レーザ光Ｌは、第２基板２１の側から照射される。このレーザ光Ｌの波長としては、第２基板２１を透過しつつ、剥離層２２において選択的に吸収される波長が選択される。また、レーザ光Ｌは、領域Ｄ１内の剥離層２２の全面に均一に照射されるように、照射径および出力強度等が設定される。レーザ光源としては、出力波長２４８ｎｍのエキシマレーザ、または出力波長２６６ｎｍのＹＡＧレーザ等が挙げられる。
これにより、図５Ｂに示したように、領域Ｄ１内の剥離層２２の一部または全部が気体化し（アブレーションされ）、この結果、領域Ｄ１内の素子部１０ａは、第２基板２１から剥離され、直下にある接着層１２の上に落下し、そのまま接着層１２によって固定される。この後、第２基板２１を第１基板１１から離す。このように、剥離層２２を用いたレーザアブレーションにより、第２基板２１上から選択的な素子部１０ａを、第１基板１１上に移載することができる（図６）。ここで、素子部１０ａの剥離後、領域Ｄ１における剥離層２２を構成する樹脂のうちの一部は気体化せず、固体のまま素子部１０ａ上に残る（素子部１０ａ上の少なくとも一部に樹脂層２２ａが形成される）。このレーザ照射後に素子部１０上に形成された樹脂層２２ａは、例えばドライエッチングなどの処理を追加することにより、除去してもよい。尚、この第２基板２１上に形成された素子部１０ａが、本開示の「第１素子部」の一具体例に相当する。
この後、図７に示したように、上記と同様にして、他の基板（第２基板２１と同様に、複数の素子部１０が形成された基板）から選択的な素子部１０（説明上、素子部１０ｂと称する）を剥離し、第１基板１１上の領域Ｄ２に移載する。これにより、図１に示した電子デバイスを完成する。
［作用、効果］
本実施の形態では、電子デバイス１の製造プロセスにおいて、第１基板１１上に素子部１０を移載する際に、レーザアブレーションされる剥離層２２が、ガラス転移点と熱分解温度との差が所定の温度以下となる樹脂により構成されている。このような構成により、次のような効果がある。
ここで、本実施の形態の比較例として、ＣＲＣ−８３００（商品名：住友ベークライト株式会社製）をレーザアブレーションさせた場合のアブレーション後のチップ側面の写真について、図８に示す。ＣＲＣ−８３００（商品名：住友ベークライト株式会社製）は、ガラス転移点が２９５度、熱分解温度が５４０度となるポリイミド系の感光性樹脂である。即ち、比較例で用いられる樹脂は、ガラス転移点と熱分解温度との差が２４５度であり、１５０度よりも大きい。また、本実施の形態の実施例として、ガラス転移点が２２０度、熱分解温度が３２０度であるカルド型のアクリル樹脂をレーザアブレーションさせた場合のアブレーション後のチップ側面の写真について、図９に示す。比較例では、構造物周辺に屑が散乱し、付着していることがわかる。これに対し、実施例では、屑の付着がほとんど観察されなかった。
このように、本実施の形態では、剥離層２２（樹脂層２２ａ）に、ガラス転移点と熱分解温度との差が所定の温度以下となる樹脂を用いることにより、レーザアブレーションによる剥離後の屑の発生を抑制することができる。これは、以下のような理由による。即ち、比較例において用いられたポリイミド系樹脂は、図１０Ａに模式的に示したように、側鎖が複雑に形成された構造ｂ１００をもつことから、熱分解温度が高く（５４０度）、このためレーザ光のエネルギーによって樹脂が分解されにくい。この結果、樹脂の軟化（流体化）温度範囲が大きくなり、図１０Ｂに模式的に示したように、軟化した部分が固化して屑となり易い（ｂ１００ａ）。一方で、本実施の形態では、図１１Ａに模式的に示したように、主鎖ｂ１１に嵩高い側鎖ｂ１２が付いたカルド型の構造ｂ１をもつことから、熱分解温度が低い（３２０度）にも拘らず、耐熱性が高まる（ガラス転移点２２０度）。このためレーザ光のエネルギーによって樹脂が分解され易く、かつ樹脂の軟化温度範囲が小さくなる。この結果、図１１Ｂに模式的に示したように、軟化部分から生じる屑が少なくなる（ｂ１ａ）。
詳細には、以下のように説明することができる。即ち、樹脂の状態（相、形態）は、図１２に示したように、外部から与えられるエネルギーによって大きく変化する。具体的には、室温で固体である樹脂は、外部から光あるいは熱等により投入されるエネルギーに応じて、固体ａ１、流体（液体）ａ２および気体ａ３の順に変化する。ここで、気体ａ３は、樹脂が分解された状態、具体的には樹脂の側鎖が外部からのエネルギーにより切断され、大気中の酸素等と反応し、二酸化炭素等のガスに変化した状態を意味する。樹脂が流体ａ２から気体ａ３に変化する境界は、活性化エネルギーＥａによって決まる。つまり、外部から投入されるエネルギーが、活性化エネルギーＥａよりも大きい場合は、樹脂が気体化する確率が高くなり、流体ａ２ないし固体ａ１の状態のままでいる確率が小さくなる。尚、図中のＥtgは、ガラス転移点に達するエネルギーを、Ｅｐは、プラズマ状態に達するエネルギーを、それぞれ表している。
このような樹脂の状態変化において、気体化を促進したい場合は、熱分解温度そのものと、ガラス転移点と熱分解温度の差とが物性パラメータとして重要である。理由としては、以下の２点が挙げられる。即ち、図１３に示した比較例のように、熱分解温度とガラス転移点との差が大きい場合には、活性化エネルギーＥａが大きいことから、外部から投入されたエネルギーＥｂによって樹脂の状態変化が起こる際に、流体ａ２となる確率が高い（図１３中のＳｐ１）。また、プラズマ状態となる可能性は非常に低くなる（図１３中のＳｐ２）。この流体状態の樹脂がアブレーションによって周囲に飛び散ると、周辺構造物に付着し、外気で冷やされ再び固体ａ１に戻る。このようにして付着し、固体化した樹脂は、下地と密着性が非常に高く、洗浄等で取り除くことが困難である。
これに対し、本実施の形態では、熱分解温度とガラス転移点との差が小さいことから、図１４に示したように、活性化エネルギーＥａが比較例よりも小さくなる。これにより、外部から投入されたエネルギーＥｂによって樹脂の状態変化が起こる際に、流体ａ２となる確率が低くなる（図１４中のＳｐ１）。また、気体化してプラズマ状態となる可能性は高くなる（図１４中のＳｐ２）。この結果、レーザアブレーションによって樹脂がプラズマ化し、大気中の酸素等と反応し易くなることから、ガス化が促進される。よって、レーザアブレーションの際に、上記比較例のような流体状態の樹脂の飛散物を減らし、周辺構造物に屑として固着することを抑制できる。
また、本実施の形態では、上記のような剥離層２２（樹脂層２２ａ）を構成する樹脂が、例えば側鎖に含まれる原子の酸化物、窒化物および炭化物における蒸気圧が大気圧以上であることが望ましい。つまり、樹脂層２２ａを構成する樹脂は、その酸化物、窒化物および炭化物が室温および大気圧環境下において固体となる原子を含まないことが望ましい。仮に、樹脂中に、シリコン（Ｓｉ）等の原子を含む場合、活性化エネルギー以上の外部エネルギーの投入により、Ｓｉが樹脂の側鎖から切り離され、大気中の酸素、窒素等と反応する。これにより、酸化物（ＳｉＯ2）あるいは窒化物（ＳｉＮ）等が生成される。これらの化合物は、蒸気圧が低いため、ガス化せずに、周囲に高温状態のまま飛散し、更に周囲に浮遊する分解されたＣ等を取り込みながら周辺構造物に付着する。このような付着物の密着性は高く、除去が困難である。したがって、樹脂がこのような蒸気圧が低い酸化物、窒化物および炭化物を生成する原子を構成原子として含まない（樹脂に含まれる原子の酸化物、窒化物および炭化物の蒸気圧が高い）ことで、樹脂の構成要素のうちの大部分をガス化することが可能となる。
以上説明したように、本実施の形態の電子デバイスの製造方法では、第１基板１１上に複数の素子部１０を第２基板２１から移載する際、第２基板２１上に剥離層２２を介して素子部１０（１０ａ）を形成し、剥離層２２へのレーザ照射によって第２基板２１から素子部１０（１０ａ）を剥離する。このように剥離層２２を用いたレーザアブレーションにより、第２基板２１上から選択的な素子部１０（１０ａ）を第１基板１１上に移載する。ここで、剥離層２２に、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いることにより、アブレーション時の樹脂の軟化を抑制することができる。軟化した樹脂が飛散し、屑となって固着することを抑制することができる。よって、信頼性の低下を抑制することが可能となる。
＜変形例１＞
上記実施の形態では、第１基板１１上の複数の素子部１０のうちの選択的な素子部１０（１０ａ）を他の基板（第２基板２１）から移載する手法について述べたが、上述したような樹脂を用いたレーザアブレーションは、他のプロセスにも適用することができる。例えば、本変形例のように、素子部１０を貼り合わせ後に剥離して移載する際の剥離層に上述した樹脂が用いられてもよい。尚、上記実施の形態と同様の構成要素については同一の符号を付し、その説明を省略する。
具体的には、図１５Ａに示したように、まず第２基板２１上に剥離層２２を介して、素子部１０を形成する。素子部１０の形成手法は、上記実施の形態と同様、めっき接合、はんだ接合または接着等、様々な手法を用いることができる。尚、本変形例では、剥離層２２を素子部１０毎に形成してもよいし、第２基板２１の全面に形成してもよい。
続いて、図１５Ｂに示したように、第１基板１１（詳細には、接着層１２）と、素子部１０を複数形成した第２基板２１とを貼り合わせる。この際、第１基板１１と第２基板２１との間に素子部１０が配されるように、第１基板１１および第２基板２１を向かい合わせて貼り合わせる。これらの第１基板１１および第２基板２１の少なくとも一方は、移動可能なステージに保持されており、上記所定の位置に固定されるように駆動される。
第１基板１１および第２基板２１が貼り合わせられた状態で、剥離層２２にレーザ光Ｌを照射する。レーザ光Ｌは、第２基板２１の側から照射される。このレーザ光Ｌの波長としては、第２基板２１を透過しつつ、剥離層２２において選択的に吸収される波長が選択される。また、レーザ光Ｌは、剥離層２２の全面に均一に照射されるように、照射径および出力強度等が設定される。
これにより、図１５Ｃに示したように、剥離層２２の一部または全部が気体化し（アブレーションされ）、この結果、複数の素子部１０は、第２基板２１から剥離され、直下にある接着層１２の上に落下し、そのまま接着層１２によって固定される。この後、第２基板２１を第１基板１１から離す。このように、剥離層２２を用いたレーザアブレーションにより、第２基板２１上から複数の素子部１０を、第１基板１１上に移載することができる。ここで、素子部１０の剥離後、剥離層２２を構成する樹脂のうちの一部は気体化せず、固体のまま素子部１０ａ上に残る（素子部１０ａ上の少なくとも一部に樹脂層２２ａが形成される）。この樹脂層２２ａは、上記実施の形態と同様、除去してもよい。
本変形例のように、基板貼り合わせ後のレーザアブレーションにより素子部１０を剥離する場合にも、剥離層２２に、上記実施の形態と同様の樹脂を用いることで、アブレーション時の樹脂の相変化の際に、軟化を抑制することができる。よって、上記実施の形態と同等の効果を得ることができる。
以上、実施の形態および変形例を挙げて説明したが、本開示はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態では、第１基板１１上に素子部１０が複数配置される場合を例示したが、素子部１０が１つであっても構わない。
また、上記実施の形態等では、素子部１０が発光素子または受光素子を含む場合を例に挙げて説明したが、本開示の素子部は、これらの発光素子等に限らず、他の半導体素子を含むものであってもよい。例えば、半導体素子としては、薄膜トランジスタおよび抵抗素子などが挙げられる。また、半導体素子の他にも、配線などの導電膜を含むものであってもよい。例えば、配線（導電膜）のパターンを、レーザアブレーションによって転写形成する場合等の剥離層に、本開示の樹脂を用いることができる。
更に、上記実施の形態等では、電子デバイスの製造プロセスにおいて、素子部を移載する際のレーザアブレーションを例に挙げたが、本開示の樹脂を用いたレーザアブレーションは、他のプロセスにも適用可能である。例えば、下地が樹脂で構成されている配線基板においてレーザアブレーションによりトリミングを行う際の、下地の樹脂として、本開示の樹脂を用いてもよい。また、レーザアブレーションによる樹脂のダイレクトパターニングを行う場合や、その他レーザを用いて樹脂を加工するプロセスにおいて広く適用することが可能である。
加えて、上記実施の形態等において、アブレーションの際のレーザ出力、波長およびパルス間隔等を変更し、投入パワーを上げる等、上記のような樹脂の選定と、レーザ光の照射条件の設定と組み合わせることにより、より屑の発生を低減することが可能である。例えば、フェムト秒レーザを用いてパルス間隔を調整することで、プラズマ化を効果的に促進することができる。
尚、本開示内容は以下のような構成であってもよい。
（１）
第１基板上に配置された１または複数の素子部と、
各素子部上の少なくとも一部に形成された樹脂層と
を備え、
前記樹脂層は、ガラス転移点と熱分解温度との差が１５０度以下である樹脂から構成されている
電子デバイス。
（２）
前記樹脂に含まれる原子は、その酸化物、窒化物および炭化物における蒸気圧が大気圧以上である
上記（１）に記載の電子デバイス。
（３）
前記熱分解温度は３５０度以下である
上記（１）または（２）に記載の電子デバイス。
（４）
前記樹脂は、カルド構造をもつ高分子材料である
上記（１）ないし（３）のいずれか１つに記載の電子デバイス。
（５）
前記素子部が前記第１基板上に複数配置され、
前記素子部は発光素子または受光素子を含む
上記（１）ないし（４）のいずれか１つに記載の電子デバイス。
（６）
前記素子部は導電膜である
上記（１）ないし（５）のいずれか１つに記載の電子デバイス。
（７）
第１基板上に１または複数の素子部を第２基板から移載する際に、
前記１または複数の素子部のうちの一部または全部の素子部を、第２基板上に樹脂層を介して形成し、
前記第２基板上に形成された素子部を、前記樹脂層へのレーザ照射により前記第２基板から剥離して前記第１基板上に配置し、かつ
前記樹脂層として、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いた
電子デバイスの製造方法。
（８）
前記樹脂に含まれる原子は、その酸化物、窒化物および炭化物における蒸気圧が大気圧
以上である
上記（７）に記載の電子デバイスの製造方法。
（９）
前記熱分解温度は３５０度以下である
上記（７）または（８）に記載の電子デバイスの製造方法。
（１０）
前記複数の素子部のうちの一部の素子部に相当する第１素子部が、前記第２基板上に前記樹脂層を介して複数形成され、
前記第１素子部が複数形成された第２基板が、前記第１素子部を間にして前記第１基板に対向して配置され、
前記第２基板が前記第１基板に対向配置された後、前記複数の第１素子部のうちの選択的な第１素子部に対応する領域においてレーザ光が前記樹脂層に照射される
上記（７）ないし（９）のいずれか１つに記載の電子デバイスの製造方法。
（１１）
前記レーザ光の照射後、前記第１素子部の上に形成された樹脂層を除去する
上記（１０）に記載の電子デバイスの製造方法。
（１２）
前記複数の素子部が、前記第２基板上に樹脂層を介して形成され、
前記複数の素子部が形成された第２基板が、前記複数の素子部を間にして前記第１基板に貼り合わせられ、
前記第２基板が前記第１基板に貼り合わせられた後、レーザ光が前記樹脂層に照射される
上記（７）ないし（１１）のいずれか１つに記載の電子デバイスの製造方法。
（１３）
前記レーザ光の照射後、前記素子部の上に形成された樹脂層を除去する
上記（１２）に記載の電子デバイスの製造方法。
（１４）
前記樹脂は、カルド構造をもつ高分子材料である
上記（７）ないし（１３）のいずれか１つに記載の電子デバイスの製造方法。
（１５）
前記素子部は発光素子または受光素子を含む
上記（７）ないし（１４）のいずれか１つ記載の電子デバイスの製造方法。
（１６）
前記素子部は導電膜である
上記（７）ないし（１５）のいずれか１つに記載の電子デバイスの製造方法。
本出願は、日本国特許庁において２０１５年３月３０日に出願された日本特許出願番号第２０１５−０６９２６１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 第１基板上に１または複数の素子部を第２基板から移載する際に、
    前記１または複数の素子部のうちの一部または全部の素子部を、第２基板上に樹脂層を介して形成し、
    前記第２基板上に形成された素子部を、前記樹脂層へのレーザ照射により前記第２基板から剥離して前記第１基板上に配置し、かつ
    前記樹脂層として、ガラス転移点と熱分解温度との差が１５０度以下である樹脂を用いた
    電子デバイスの製造方法。
  2. 前記樹脂に含まれる原子は、その酸化物、窒化物および炭化物における蒸気圧が大気圧以上である
    請求項１に記載の電子デバイスの製造方法。
  3. 前記熱分解温度は３５０度以下である
    請求項１または請求項２に記載の電子デバイスの製造方法。
  4. 前記複数の素子部のうちの一部の素子部に相当する第１素子部が、前記第２基板上に前記樹脂層を介して複数形成され、
    前記第１素子部が複数形成された第２基板が、前記第１素子部を間にして前記第１基板に対向して配置され、
    前記第２基板が前記第１基板に対向配置された後、前記複数の第１素子部のうちの選択的な第１素子部に対応する領域においてレーザ光が前記樹脂層に照射される
    請求項１から請求項３のいずれか一項に記載の電子デバイスの製造方法。
  5. 前記レーザ光の照射後、前記第１素子部の上に形成された樹脂層を除去する
    請求項４に記載の電子デバイスの製造方法。
  6. 前記複数の素子部が、前記第２基板上に樹脂層を介して形成され、
    前記複数の素子部が形成された第２基板が、前記複数の素子部を間にして前記第１基板に貼り合わせられ、
    前記第２基板が前記第１基板に貼り合わせられた後、レーザ光が前記樹脂層に照射される
    請求項１から請求項５のいずれか一項に記載の電子デバイスの製造方法。
  7. 前記レーザ光の照射後、前記素子部の上に形成された樹脂層を除去する
    請求項６に記載の電子デバイスの製造方法。
  8. 前記樹脂は、カルド構造をもつ高分子材料である
    請求項１から請求項７のいずれか一項に記載の電子デバイスの製造方法。
  9. 前記素子部は発光素子または受光素子を含む
    請求項１から請求項８のいずれか一項に記載の電子デバイスの製造方法。
  10. 前記素子部は導電膜である
    請求項１から請求項９のいずれか一項に記載の電子デバイスの製造方法。
JP2017509475A 2015-03-30 2016-03-09 電子デバイスおよび電子デバイスの製造方法 Active JP6738802B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015069261 2015-03-30
JP2015069261 2015-03-30
PCT/JP2016/057352 WO2016158264A1 (ja) 2015-03-30 2016-03-09 電子デバイスおよび電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016158264A1 JPWO2016158264A1 (ja) 2018-02-22
JP6738802B2 true JP6738802B2 (ja) 2020-08-12

Family

ID=57004230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509475A Active JP6738802B2 (ja) 2015-03-30 2016-03-09 電子デバイスおよび電子デバイスの製造方法

Country Status (5)

Country Link
US (1) US10424501B2 (ja)
JP (1) JP6738802B2 (ja)
KR (1) KR20170133345A (ja)
CN (1) CN107408607B (ja)
WO (1) WO2016158264A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019207920A1 (ja) * 2018-04-26 2019-10-31 Jsr株式会社 半導体素子の実装方法および実装装置
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
DE102018126936A1 (de) * 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
JP6911003B2 (ja) * 2018-12-14 2021-07-28 Tdk株式会社 素子アレイの製造方法と特定素子の除去方法
WO2020166301A1 (ja) * 2019-02-14 2020-08-20 東レエンジニアリング株式会社 半導体チップの支持基板、転写装置および転写方法
JP7321760B2 (ja) * 2019-05-09 2023-08-07 三星電子株式会社 ディスプレイ装置の製造方法、およびソース基板構造体
JP2022065426A (ja) 2020-10-15 2022-04-27 日鉄ケミカル＆マテリアル株式会社 接着剤層形成用組成物、積層体の製造方法および処理方法
JP2022065423A (ja) 2020-10-15 2022-04-27 日鉄ケミカル＆マテリアル株式会社 積層体の製造方法および処理方法、当該製造方法および処理方法で用いる感光性樹脂組成物
KR20230147535A (ko) 2022-04-14 2023-10-23 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤 수지 조성물, 적층체의 제조 방법, 적층체 및 처리 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314053A (ja) * 2001-04-19 2002-10-25 Sony Corp チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4264627B2 (ja) 2002-12-04 2009-05-20 ソニー株式会社 フラットパネルディスプレイの製造方法
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
US8772939B2 (en) * 2008-08-04 2014-07-08 Micron Technology, Inc. Polishing systems and methods for removing conductive material from microelectronic substrates
JP5444798B2 (ja) 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
JP5580800B2 (ja) * 2010-10-29 2014-08-27 東京応化工業株式会社 積層体、およびその積層体の分離方法

Also Published As

Publication number Publication date
WO2016158264A1 (ja) 2016-10-06
CN107408607B (zh) 2019-10-29
US20180047608A1 (en) 2018-02-15
KR20170133345A (ko) 2017-12-05
CN107408607A (zh) 2017-11-28
JPWO2016158264A1 (ja) 2018-02-22
US10424501B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
JP6738802B2 (ja) 電子デバイスおよび電子デバイスの製造方法
TWI614815B (zh) 可彎摺與伸展的電子裝置及方法
TWI310207B (en) Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
KR101995141B1 (ko) 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US8293583B2 (en) Method for manufacturing semiconductor device
KR20180080113A (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
JP2010062527A (ja) 薄膜素子の製造方法
JP2010177390A (ja) 素子の移載方法および表示装置の製造方法
JP2007158133A5 (ja)
TW201227937A (en) Image sensor chip package and method for forming the same
JP2009004544A (ja) 電子装置の製造方法及び電子装置
TW201212192A (en) Chip package
US11895780B2 (en) Manufacturing method of package structure
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
JP5726110B2 (ja) 半導体装置及びその製造方法並びに電子機器
JP2010056319A (ja) 半導体装置の製造方法および半導体装置
JP2009087970A (ja) 半導体装置の製造方法
JP2007234900A (ja) 半導体装置及び半導体装置の製造方法
JP6447073B2 (ja) 配線基板及びラミネート装置
US7956435B2 (en) Semiconductor device
JP5324821B2 (ja) 半導体装置の製造方法
JP4114196B2 (ja) 電子部品の剥離方法及びその実装方法
US11682658B2 (en) Light-emitting package and method of manufacturing the same
JP2004063510A (ja) 素子の転写方法
JP6447075B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6738802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150