JP2007234900A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007234900A
JP2007234900A JP2006055323A JP2006055323A JP2007234900A JP 2007234900 A JP2007234900 A JP 2007234900A JP 2006055323 A JP2006055323 A JP 2006055323A JP 2006055323 A JP2006055323 A JP 2006055323A JP 2007234900 A JP2007234900 A JP 2007234900A
Authority
JP
Japan
Prior art keywords
substrate
protective film
semiconductor device
semiconductor element
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006055323A
Other languages
English (en)
Inventor
Masato Take
真人 武
Hiroshi Inoguchi
浩 井野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006055323A priority Critical patent/JP2007234900A/ja
Publication of JP2007234900A publication Critical patent/JP2007234900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】半導体素子を保護する保護フィルムシート有するパッケージを備えた半導体装置と、その半導体装置を効率的に製造する製造方法を提供する。
【解決手段】第１の基板１１と、第１の基板１１の表面に接合される半導体素子２と、刳り貫き部を有し刳り貫き部に半導体素子２を収容するように第１の基板の表面１１に接合される第２の基板１２と、第１の基板１１と刳り貫き部とによって囲まれる空間を塞ぐように、第２の基板１２の表面に設けられ、第２の基板１２の表面の一部を露出させる切り欠き１５０を有する保護フィルム１３を有する半導体装置を構成する。またその製造は、第１の基板１１が配列形成された第１の集合基板に第２の基板１２が配列形成された第２の集合基板と保護フィルムシートとを貼り合わせ、保護フィルムシートのダイシングラインの交点に孔を穿孔することにより行う。
【選択図】図６Ａ

Description

この発明は、半導体装置及び半導体装置の製造方法に関し、とくに搭載される半導体素子の性能が確保されるとともに利便性を有する半導体装置及び半導体装置の製造方法を実現するための技術に関する。
特許文献１には、発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）などの発光素子や、フォトダイオード（ＰＤ）などの受光素子を、エポキシ樹脂等の透明なモールド体で樹脂封止してなる半導体装置が開示されている。
特開平１１−３４０２５７号公報
このような樹脂封止構造の半導体装置においては、発光素子の放射強度や受光素子の受光強度を得るため、モールド体の透明性を確保する必要がある。
しかしながら、例えば、モールド体として透明度の高いものを採用したとしても、不純物やボイド、モールド体の密度差によって生じる屈折などを完全に除去することは難しく、透明度の向上には限界がある。また透明度の高いモールド体を形成するためには、モールド体の素材成分の配合の調節、樹脂封止環境の厳密な管理等が必要となり、工程管理が複雑化し、生産効率及び経済性が低下してしまう。さらに、近年、ブルーレーザー関連技術に代表されるように、半導体装置に搭載される光学素子が発光又は受光する光の波長は短波長側にシフトしているが、短波長の光に弱いエポキシ樹脂を用いる従来の樹脂封止技術では、半導体装置として充分な耐久性能を有するものを得ることができない。
またこのような半導体装置は、様々な機器に組み込まれて利用されることになるが、半導体装置にはそのような機器の製造現場における利便性も求められる。
本発明はこのような背景に鑑みてなされたもので、搭載される半導体素子の性能が確保されるとともに利便性を有する半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明のうちの主たる発明は、配線パターンが形成されてなる基板と、前記基板の表面に接合される半導体素子と、前記基板の表面に、前記半導体素子の周囲を囲むように設けられる壁体と、前記基板と前記壁体とによって囲まれる空間を塞ぐように、前記壁体の表面に設けられる保護フィルムと、を有し、前記保護フィルムは、前記壁体の表面の一部を露出させる切り欠きを有することとする。
本発明の半導体装置は、エポキシ樹脂などのモールド体による樹脂封止構造を有さず、基板と壁体とによって構成される中空部を有し、この中空部に半導体素子が収容される構造である。このため、半導体素子が光学素子である場合、モールド体を光が通過する場合における減衰や屈折等が一切無く、半導体装置からの発光光を効率よく出射させることができる。また、外部から入射される光を効率よく半導体素子に受光させることができる。
また第１の基板と刳り貫き部とによって囲まれる空間を塞ぐように保護フィルムを設けているため、第１の基板表面の配線パターンや半導体素子に塵やゴミ等が付着してしまうのを防ぐことができる。
また本発明の半導体装置にあっては、保護フィルムに第２の基板の表面の一部を露出させる切り欠きが設けられている。ここでこの切り欠きは、保護フィルムを剥がす際の手がかりとなる。このため、半導体装置の各種機器への組み込み時等において保護フィルムを容易に剥がすことができ、半導体装置の各種機器への組み込み作業の生産効率を向上することができる。
上記半導体装置は、例えば、上記基板を構成する、配線パターンが形成されてなる第１の基板と、前記第１の基板の表面に接合される半導体素子と、表面から裏面に貫通する刳り貫き部を有し、前記刳り貫き部に前記半導体素子を収容するように前記第１の基板の表面に接合される、上記壁体を構成する第２の基板と、前記第１の基板と前記刳り貫き部とによって囲まれる空間を塞ぐように、前記第２の基板の表面に設けられる保護フィルムと、を有し、前記保護フィルムは、前記第２の基板の表面の一部を露出させる切り欠きを有する構造からなるものである。
また本発明のうちの他の主たる発明の一つは、前記半導体装置の製造方法であって、複数の前記第１の基板が格子状に配列して形成された第１の集合基板の表面に、複数の前記第２の基板が格子状に配列して形成された第２の集合基板を接合する工程と、前記第２の集合基板の表面に前記保護フィルムとなる保護フィルムシートを貼り合わせる工程と、前記第１の集合基板、前記第２の集合基板、及び前記保護フィルムシートを、各前記第１の基板及び各前記第２の基板が分離されるようにダイシングすることにより前記半導体装置を切り出す工程とを含み、さらに、前記保護フィルムシートの前記ダイシングにおけるダイシングラインの交点に所定形状の孔を穿孔する工程とを含むこととする。
このように、保護フィルムシートの前記ダイシングにおけるダイシングラインの交点に所定形状の孔を穿孔するようにすることで、上述した切り欠きを容易に形成することができる。すなわち、例えば、ダイシング工程よりも前の工程において、保護フィルムシートのダイシングラインの交点に所定形状の孔を穿孔しておくことで、ダイシングによって切り出される４つの半導体装置のそれぞれの保護フィルムに、同時に切り欠きを設けることができ、本発明のような形態の保護フィルムを有する半導体装置を効率的に生産することが可能である。
本発明によれば、搭載される半導体素子の性能を確保するとともに利便性を有する半導体装置及び半導体装置の製造方法を提供することができる。
以下、本発明の一実施形態につき詳細に説明する。図１Ａは、本発明の一実施形態として説明する半導体装置１を表面側から見た透視斜視図であり、図１Ｂは、半導体装置１を裏面側から見た斜視図である。
図１Ａに示すように、半導体装置１は、直方体状（又は立方体状）の外観を呈し、その表面に配線パターンが形成された扁平直方体状（又は扁平立方体状）の第１の基板１１と、第１の基板１１の表面に搭載される半導体素子２と、第１の基板１１の表面に積層され、半導体素子２の周囲を囲むように設けられる壁体を構成する直方体状（又は立方体状）の第２の基板１２と、第２の基板１２の表面に接着される保護フィルム１３とを含むものである。第２の基板１２は、ドリル加工やレーザー加工等によって、扁平略直方体状（又は扁平略立方体状）に刳り貫かれており、この刳り貫き部１２１によって、半導体装置１の内部に中空部１４が形成されている。そして、この中空部１４には、半導体素子２が収容されている。
ここでこのように、半導体装置１は、エポキシ樹脂などのモールド体による樹脂封止構造を有さず、半導体素子２が収容される中空部１４を有する構造であるため、半導体素子２が、例えば、光学素子である場合にはモールド体を光が通過する場合における減衰や屈折等が一切無く、半導体装置１からの発光光を外部に効率よく出射させることができる。また、外部から半導体装置１に入射される光を効率よく半導体素子２に受光させることができる。また、第１の基板１１と刳り貫き部１２１とによって囲まれる空間を塞ぐように保護フィルム１３を設けているため、第１の基板１１表面に形成される配線パターンや半導体素子に塵やゴミ等が付着してしまうのを防ぐことができる。
第１の基板１１及び第２の基板１２は、例えば、エポキシやポリエステル、ポリイミド、フェノール等の樹脂に紙やガラス布などを混入した有機基板であり、ガラス布基材エポキシ樹脂銅張積層版とプリプレグ、ガラス基材耐熱樹脂銅張積層版とプリプレグ、紙基材フェノール樹脂銅張積層板等からなるものである。
半導体素子２は、例えば、受光部又は発光部を有する光学素子、トランジスタ、ダイオードなどのディスクリートな素子、半導体基板に熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を経て製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等である。なお、以下の説明において、半導体素子２は、その表面に発光部又は受光部２１を有する光学素子であるものとする。
半導体素子２の表面には、金やアルミなどの導体からなる複数の電極パッド２２（ボンディングパッド）が形成されている。第１の基板１１の表面には、複数の電極リード１１１（インナーリード）が形成されている。各電極パッド２２と、各電極パッド２２に対応する電極リード１１１とは、金やアルミなどの導体線からなるボンディングワイヤー１５によって結線されている。第１の基板１１の表面には、一部に形成されている開口部を除き、ソルダーレジスト１２３が形成されている。
図１Ｂに示すように、第１の基板１１の裏面には、第１の基板１１の縁に沿って配列する複数の電極リード１１２が形成されている。また第１の基板１１の裏面の、半導体装置１の裏面の中央を含み各電極リード１１２の端部を除く長方形状の領域には、ソルダーレジスト１２４が形成されている。
保護フィルム１３は、中空部１４に収容されている半導体素子２や配線パターン、ボンディングワイヤー１５などに塵やゴミ等が付着してしまうのを防ぐ役目を果たす。保護フィルム１３の素材としては、赤外線や可視光線、紫外線などに強く、リフロー時などの高温に対する耐性を有するものが用いられ、例えば、ポリイミド等が用いられる。なお、図１Ａにおいて、保護フィルム１３は透明に描かれているが、保護フィルム１３は透明でないこともある。保護フィルム１３は、赤外線や可視光線、紫外線などに強いシリコン系又はアクリル系等の接着剤によって第２の基板１２に接合されている。
＜＜第１の基板＞＞
図２Ａに第１の基板１１の平面図を、図２Ｂに第１の基板１１の裏面図をそれぞれ示している。なお、後述するように、第１の基板１１の表面及び裏面には、ソルダーレジスト１２３，１２４が形成されるが、図２Ａ及び図２Ｂには、第１の基板１１にソルダーレジスト１２３を形成する前の状態を表している。
図２Ａに示すように、第１の基板１１の表面側中央付近には、半導体素子２を搭載するための、各辺が対応する第１の基板１１の各辺に平行な長方形状の素子搭載領域１１５が設けられている。
図２Ａにおいて、半導体素子２が配置される素子搭載領域１１５の±Ｙ側には、半導体素子２の輪郭線に沿って配列する、複数の長方形状の電極リード１１１が形成されている。また、各電極リード１１１の半導体素子２側の端部には、円形のランド１１６が形成されている。各ランド１１６の下には、第１の基板１１の表面から裏面に垂直に貫通する貫通電極１１３が形成されている。各電極リード１１１の第１の基板１１の外周側には、電極リード１１１よりも細線の配線パターン（以下、引き出し線１１７という）が連続している。なお、引き出し線１１７は、例えば、導通試験等に用いられる。各引き出し線１１７の他端は、第１の基板１１の外周縁に達している。
第１の基板１１の表面の中央付近の、ランド１１６や電極リード１１１を含まず素子搭載領域１１５の一部を含む略長方形状の領域には、電極リード１１１と同じ厚みの導電体（銅箔等）からなる網目状の配線パターン（以下、メッシュパターン１１８という）が形成されている。ここでメッシュパターン１１８は、素子搭載領域１１５の平坦性を確保する目的で設けられる。すなわち、第１の基板１１の表面の、素子搭載領域１１５の±Ｙ側の夫々に配列するランド１１６によって挟まれる領域は、ランド１１６の部分に対して窪んだ状態であるため、このまま第１の基板１１の表面にソルダーレジスト１２３を形成してしまうとソルダーレジスト１２３の表面に凹凸が生じてしまうが、メッシュパターン１１８を形成しておくことで、ソルダーレジスト１２３の表面の平坦性を確保することができる。なお、このように平坦性を確保することで、半導体素子２をソルダーレジスト１２３表面の素子搭載領域１１５に対応する位置に確実に接合することができる。すなわち、平坦性が損なわれると、半導体素子２を接合するための接着剤に生じるボイドや接着剤の塗布厚が不均一化等により接着強度が低下するが、平坦性を確保することによりそのような問題を防ぐことができる。なお、全面的でなく網目状の配線パターンとすることで、配線パターン形成に必要な素材の量を節約することができる。
第１の基板１１の表面の所定位置には、Ｌ字状の配線パターン（以下、位置マーク１１９という）が形成されている。位置マーク１１９は、ダイボンディング装置やワイヤーボンディング装置等の半導体製造装置に第１の基板１１を位置決めする際の目印として用いられる。
図２Ｂに示すように、第１の基板１１の裏面には、第１の基板１１の表面に繋がる貫通電極１１３が形成されている。第１の基板１１の裏面の、各貫通電極１１３が形成されている位置には、円形のランド１２０が形成されている。
各ランド１２０には、各ランドを起点として、図２Ｂの±Ｙ方向に延出し、図２Ｂの±Ｘ方向に２列に配列する複数の長方形状の電極リード１１２が形成されている。各電極リード１１２の一方の端部は、第１の基板１１の外周縁に達している。各電極リード１１２のもう一方の端部には、その一端がランド１２０に接続する配線パターン（以下、接続パターン１２２という）が連続する。
なお、以上に説明した、表面側の電極リード１１１、引き出し線１１７、位置マーク１１９、裏面側の電極リード１１２、メッシュパターン１１８、ランド１２０、及び接続パターン１２２は、例えば、銅（Ｃｕ）などの薄膜状の導電体からなる。また、これらは、例えば、サブトラクティブ法やフルアディティブ法などによって形成されている。そして、メッシュパターン１１８についても、このように他の配線パターンと同じ工程で形成することができるため、メッシュパターン１１８を設けたことによって工程が複雑化することはない。各貫通電極１１３は、ドリル加工やレーザー加工などにより、第１の基板１１にビアホール（Via Hall）を形成した後、デスミア処理、無電解メッキ又は電解メッキによる表面メッキ処理などを経て形成されている。
図３Ａにソルダーレジスト１２３を形成した後の第１の基板１１の平面図を示している。また、図３Ｂにソルダーレジスト１２４を形成した後の第１の基板１１の裏面図を示している。さらに、図３Ｃに、第１の基板１１の表面に第２の基板１２を接合した状態における平面図を示している。
図３Ａに示すように、第１の基板１１の表面には、一部に形成されている開口部を除き、例えば、熱硬化性又は紫外線硬化性のインク材料を用いるスクリーン印刷法、感光性樹脂材料による写真法などにより、ソルダーレジスト１２３が形成されている。上記開口部のうちの一つ（以下、第１のレジスト開口部１３１という）は、素子搭載領域１１５を内包し、第２の基板１２の内周縁に略相似な形状で所定の線幅で環状に形成されている。
第２の基板１２の刳り貫き部１２１の、第１の基板１１に面する側の内周縁は、第１のレジスト開口部１３１の内部に位置する。より具体的には、第１のレジスト開口部１３１は、第１のレジスト開口部１３１の線幅のほぼ中央を通る線上に、第２の基板１２の内周縁が一致するように形成されている。ここで第１の基板１１と第２の基板１２との接合に際して塗布される接着剤の余剰分は、第２の基板１２の周囲に漏れ出すが、漏れ出した接着剤が、例えば、電極リード１１１に付着してしまうと、表面汚染やワイヤーボンディング不良などによる不具合が生じることがあるが、第１のレジスト開口部１３１は、これを防ぐ役目を果たす。すなわち、図３Ｄは、図３ＣのＰ−Ｐ’線における半導体装置１の断面図であるが、同図に示すように、第２の基板１２の周囲に漏れ出た接着剤１４５が第１のレジスト開口部１３１に流れ込み、第１のレジスト開口部１３１の内側への接着剤１４５の浸入が阻止される。つまり、第１のレジスト開口部１３１は、漏れ出た接着剤１４５の浸入を防ぐ防波堤として機能する。
第１のレジスト開口部１３１の内周側の、半導体素子２が配置される領域の±Ｙ側には、ボンディングステッチが施される電極リード１１１の部分を露出させるための帯状の開口部（以下、第２のレジスト開口部１３２という）が形成されている。また、第１のレジスト開口部１３１の内周側の、位置マーク１１９に対応した部分には、位置マーク１１９を露出させるための正方形状の開口部（以下、第３のレジスト開口部１３３という）が形成されている。
図３Ｂに示すように、第２の基板１２の裏面には、図２Ｂに示したランド１２０及び接続パターン１２２を覆うように、長方形状のソルダーレジスト１２４が形成されている。このため、第２の基板１２の裏面には、電極リード１１２のみが露出している。
＜＜製造方法１＞＞
次に、以上に説明した半導体装置１の製造方法について詳述する。図４Ａは、以下に説明する製造方法で使用する第１の集合基板４１の平面図であり、図４Ｂは、以下に説明する製造方法で使用する第２の集合基板４２の平面図である。図４Ｃは、第１の集合基板４１の上に第２の集合基板４２を位置決めして重ねた状態を示す平面図である。
図４Ａに示すように、第１の集合基板４１には、前述した配線パターン、すなわち、電極リード１１２、ランド１１６、貫通電極１１３、引き出し線１１７、メッシュパターン１１８、位置マーク１１９、電極リード１１２、接続パターン１２２、ランド１２０からなる複数の第１の基板１１が連続して配列形成されている。また、図４Ｂに示すように、第２の集合基板４２には、複数の第２の基板１２が連続して配列形成されている。なお、第１の集合基板４１には、前述したソルダーレジスト１２３，１２４が、既に形成されている。
まず、図５Ａ（ａ）に示す工程では、半導体素子２をピックアップ装置によりピックアップし、第１の集合基板４１の表面の領域に配置し、樹脂接着又は金属接合により第１の集合基板４１の第１の基板１１の素子搭載領域１１５に搭載する。なお、樹脂接着の場合の接着剤はペースト樹脂やダイアタッチフィルム（ＤＡＦ（（Die Attach Film））などである。
続く図５Ａ（ｂ）に示す工程では、ワイヤーボンディングを行って、各電極パッド２２と電極リード１１１とを結線する。
続く図５Ａ（ｃ）に示す工程では、第１の集合基板４１と第２の集合基板４２の位置合わせを行い、第１の集合基板４１の表面に、第２の集合基板４２を、ペースト状又はシート状のエポキシ樹脂系の接着剤を用いて接合している。なお、シート状の接着剤を用いる場合は、この接合は、例えば、第２の集合基板４２の接合面に、キャリアフィルム付のシート状の接着剤をあらかじめ貼り付けておき、キャリアフィルムを剥がしてから第２の集合基板４２を第１の集合基板４１に貼り合わせて熱圧着を行う、といった手順により行う。
図５Ａ（ｄ）に示す工程では、第２の集合基板４２の表面に、保護フィルム１３となる保護フィルムシート４３を貼り合わせている。保護フィルムシート４３には、例えば、あらかじめ接着面にシリコン系やアクリル系の接着剤が塗布されているものを用いる。
図５Ａ（ｅ）に示す工程では、第１の集合基板４１の裏面に、アクリル系又はポリイミド系のダイシングシート４４を貼り合わせている。
図５Ａ（ｆ）に示す工程では、第１の集合基板４１と第２の集合基板４２の接合体を、ダイシング装置のカッティングテーブル５０上にセットし、第２の集合基板４２の各刳り貫き部１２１を仕切る格子の部分の中央を通る線（ダイシングラインの一つを図４ＡにＱ−Ｑ’線として示している）をダイシングラインとして、フルカットダイシングによりダイシングを行っている。このように第１の集合基板４１と第２の集合基板４２の接合体、及び保護フィルムシート４３をフルカットダイシングにより切断することで、切断面の平坦性が自然に確保され、切断後の保護フィルム１３の各側面と、保護フィルム１３の各側面に対応する第２の基板１２の各側面とが、それぞれ連続する平面をなすフラットな側面構造となる。そして、このようなフラットな側面構造とすることで、例えば、半導体装置１をコレットにより吸着してピックアップするような場合、半導体装置１を確実に吸着することができ、半導体装置１の機器への組み込み時に位置ずれが起きにくくなる。
ところで、図５Ａ（ｆ）に示す例では、第１の集合基板４１の外周縁が第２の集合基板４２よりやや外側にはみ出しているが、このはみ出し部分にダイシングブレード５１を当てるようにしてダイシングを行うと、ぶれや振動が生じて基板を損傷することがある。このため、ダイシングは第２の集合基板４２が上に位置するように第１の集合基板４１側をカッティングテーブル５０に固定するようにして接合体をダイシング装置にセットし、ダイシングブレード５１を保護フィルムシート４３の側から当てるようにして行う。
なお、図５Ａ（ｆ）に示すようなはみ出し部分は、例えば、第１の集合基板４１と第２の集合基板４２との接合体をワイヤーボンダーなどの製造装置にセットする際の支持部となるが、製造装置の仕様や製造プロセスによっては、はみ出し部分が必要でないこともあり、この場合は第１の集合基板４１と第２の集合基板４２の端面を一致させて接合することができる。そして、このような場合には、例えば、図５Ｂに示すように、第２の集合基板４２側を下にして接合体をカッティングテーブル５０に固定し、ダイシングブレード５１を第１の集合基板４１側から当てるようにするとよい。すなわち、ダイシングブレード５１が、第２の集合基板４２の周囲にはみ出した保護フィルム１３の縁に接触すると、保護フィルム１３がぶれてダイシングしづらいことがあるが、上記のようなダイシング方法とすることで、ダイシングをスムーズに行うことができる。また、この場合には、保護フィルム１３とダイシングシート４４とが重ねて貼り合わされることになるが、このような場合には、保護フィルムシート４３とダイシングシート４４とがあらかじめ貼り合わされているものを用いることで、保護フィルムシート４３を貼り合わせる作業とダイシングシート４４を貼り合わせる作業とを一回の作業で済ますことができ、工程を簡略化することができる。
以上に説明した製造方法によれば、半導体装置１を効率よく生産することができる。とくに、中空部１４をバルクの素材からドリル加工やレーザー加工等によって削りだそうとすれば、第１の基板１１表面の平坦性を確保することが難しい上、半導体装置１の電気的特性に悪影響を及ぼす切削クズが発生するなどの問題があるが、このように第１の集合基板４１と第２の集合基板４２とを貼り合わせることにより中空部１４を構成するようにすることで、上記の問題は生じない。またドリル加工やレーザー加工によって中空部１４を削りだそうとした場合、削りだし後に狭い中空部１４に半導体素子２を搭載したりボンディングワイヤー１５の結線を行うこととなるため作業性が悪いが、以上に説明した製造方法では、第１の基板１１の表面に第２の基板１２を貼り合わせる前に、事前に半導体素子２を搭載しておくので、効率的な生産が可能である。
なお、以上に説明した製造方法では、第１の集合基板４１に半導体素子２を搭載し、ワイヤーボンディングを行った後に第１の集合基板４１と第２の集合基板４２とを貼り合わせているが、第１の集合基板４１と第２の集合基板４２とを貼り合わせた後に第１の集合基板４１に半導体素子２の搭載とワイヤーボンディングを行うようにしてもよい。また、第１の集合基板４１に半導体素子２を搭載した後に第１の集合基板４１と第２の集合基板４２とを貼り合わせ、その後にワイヤーボンディングを行うようにしてもよい。
＜＜保護フィルム＞＞
半導体装置１が、保護フィルム１３を剥がして使用されることが前提である場合には、使用時に保護フィルム１３を剥がし易いことが好ましい。ここで保護フィルム１３を剥がし易くする方法としては、保護フィルム１３として、例えば、リフロー処理等の加熱工程が不要な場合には、熱を加えると剥離する性質を有するもの（熱剥離シート）を選択することが考えられる。また、例えば、図６Ａ又は図６Ｂに示すように、保護フィルム１３に、これを剥がすときの手がかりとなる切り欠き１５０を形成するようにしてもよい。
ここで図６Ａ又は図６Ｂに示す形状の切り欠き１５０は、例えば、ダイシング工程よりも前の工程において、図７Ａ又は図７Ｂに示すように、第２の集合基板４２に貼り合わされている保護フィルムシート４３のダイシングラインの交点に、ドリル加工等によって容易に形成することが可能な孔１５１を穿孔しておくことにより、簡単に形成することができる。
例えば、図７Ａは、第２の集合基板４２に保護フィルムシート４３が貼り合わされた状態であるが、同図に示すように、保護フィルムシート４３のダイシングラインの交点の位置に正方形の孔１５１を穿孔しておくことで、ダイシングによって１つの孔１５１について４つ分の図６Ａに示す形状の切り欠き１５０を形成することができる。また、例えば、図７Ｂは、第２の集合基板４２に保護フィルムシート４３が貼り合わされた状態であるが、同図に示すように、保護フィルムシート４３のダイシングラインの交点の位置に円形の孔１５１を穿孔しておくことで、ダイシングによって１つの孔１５１について４つ部の図６Ｂに示す形状の切り欠き１５０を形成することができる。なお、切り欠き１５０の形状は以上に示したものに限られない。例えば、正方形等の多角形をその中心を通る線で分割した形状、もしくは、円又は楕円をその中心を通る線で分割した形状であってもよい。
保護フィルム１３として、例えば、長波長カットフィルタ、短波長カットフィルタ、バンドパスフィルタ等、特定波長の光（電磁波）のみを選択的に通過させる光学フィルタとして機能するものを用いてもよい。例えば、半導体素子２が人感センサである場合に遠赤外光のみを半導体素子２に入射するようにする場合など、半導体素子２が受光素子である場合には、特定波長の光のみが受光素子に入射させるようにすることができる。また、半導体素子２が発光素子である場合には、特定波長の光のみを出射させるようにすることができる。
ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、前述の実施形態では、第１の基板１１は平置型であるが、第１の基板１１は多層構造の基板であってもよい。また第１の基板１１に搭載される半導体素子２の数が複数であってもよい。
本発明の一実施形態として説明する半導体装置１を表面側から見た透視斜視図である。 本発明の一実施形態として説明する半導体装置１を裏面側から見た斜視図である。 本発明の一実施形態として説明する第１の基板１１の平面図である。 本発明の一実施形態として説明する第１の基板１１の裏面図である。 本発明の一実施形態として説明するソルダーレジスト１２３を形成した後の第１の基板１１の平面図である。 本発明の一実施形態として説明するソルダーレジスト１２３を形成した後の第１の基板１１の裏面図である。 本発明の一実施形態として説明する図３Ａに示す第１の基板１１の表面に第２の基板１２を接合した状態を示す平面図である。 本発明の一実施形態として説明する図３ＣのＰ−Ｐ’線における半導体装置１の断面図である。 本発明の一実施形態として説明する第１の集合基板４１の平面図である。 本発明の一実施形態として説明する第２の集合基板４２の平面図である。 本発明の一実施形態として説明する第１の集合基板４１と第２の集合基板４２を貼り合わせた状態を示す図であり、貼り合わせた状態を第２の集合基板４２側から見た平面図である。 本発明の一実施形態として説明する製造方法を説明するプロセスフローである。 本発明の一実施形態として説明する製造方法を説明するプロセスフローである。 本発明の一実施形態として説明する保護フィルム１３にこれを剥がすときの手がかりとなる切り欠き１５０を有する半導体装置１を表面側から見た斜視図である。 本発明の一実施形態として説明する保護フィルム１３にこれを剥がすときの手がかりとなる切り欠き１５０を有する半導体装置１の表面側から見た斜視図である。 本発明の一実施形態として説明する保護フィルム１３に切り欠き１５０を形成する方法を説明する保護フィルムシート４３、第２の集合基板４２、及び第１の集合基板４１を示す図であり、第１の集合基板４１側から見た平面図である。 本発明の一実施形態として説明する保護フィルム１３に切り欠き１５０を形成する方法を説明する保護フィルムシート４３、第２の集合基板４２、及び第１の集合基板４１を示す図であり、第１の集合基板４１側から見た平面図である。
符号の説明
１ 半導体装置
１１ 第１の基板
１２ 第２の基板
１３ 保護フィルム
１４ 中空部
１５ ボンディングワイヤー
２２ 電極パッド
４１ 第１の集合基板
４２ 第２の集合基板
４３ 保護フィルムシート
４４ ダイシングシート
５０ カッティングテーブル
５１ ダイシングブレード
１１１ 電極リード
１１２ 電極リード
１１３ 貫通電極
１１５ ボンディング領域
１１６ ランド
１１７ 引き出し線
１１８ メッシュパターン
１１９ 位置マーク
１２０ ランド
１２２ 接続パターン
１２３ ソルダーレジスト
１２４ ソルダーレジスト
１３１ 第１のレジスト開口部
１３２ 第２のレジスト開口部
１３３ 第３のレジスト開口部
１５０ 切り欠き
１５１ 孔

Claims (5)

  1. 配線パターンが形成されてなる基板と、
    前記基板の表面に接合される半導体素子と、
    前記基板の表面に、前記半導体素子の周囲を囲むように設けられる壁体と、
    前記基板と前記壁体とによって囲まれる空間を塞ぐように、前記壁体の表面に設けられる保護フィルムと、
    を有し、
    前記保護フィルムは、前記壁体の表面の一部を露出させる切り欠きを有すること
    を特徴とする半導体装置。
  2. 配線パターンが形成されてなる第１の基板と、
    前記第１の基板の表面に接合される半導体素子と、
    表面から裏面に貫通する刳り貫き部を有し、前記刳り貫き部に前記半導体素子を収容するように前記第１の基板の表面に接合される第２の基板と、
    前記第１の基板と前記刳り貫き部とによって囲まれる空間を塞ぐように、前記第２の基板の表面に設けられる保護フィルムと、
    を有し、
    前記保護フィルムは、前記第２の基板の表面の一部を露出させる切り欠きを有すること
    を特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１の基板は扁平直方体状であり、
    前記刳り貫き部は略直方体状であり、
    前記保護フィルムの各側面と、前記各側面に対応する前記第２の基板の側面とが、それぞれ連続する平面をなしていること
    を特徴とする半導体装置。
  4. 請求項２に記載の半導体装置であって、
    前記半導体素子は、表面に受光部又は発光部を有すること
    を特徴とする半導体装置。
  5. 請求項２に記載の半導体装置の製造方法であって、
    複数の前記第１の基板が格子状に配列して形成された第１の集合基板の表面に、複数の前記第２の基板が格子状に配列して形成された第２の集合基板を接合する工程と、
    前記第２の集合基板の表面に前記保護フィルムとなる保護フィルムシートを貼り合わせる工程と、
    前記第１の集合基板、前記第２の集合基板、及び前記保護フィルムシートを、各前記第１の基板及び各前記第２の基板が分離されるようにダイシングすることにより前記半導体装置を切り出す工程と
    を含み、
    さらに、前記保護フィルムシートの前記ダイシングにおけるダイシングラインの交点に所定形状の孔を穿孔する工程と
    を含むこと
    を特徴とする半導体装置の製造方法。

JP2006055323A 2006-03-01 2006-03-01 半導体装置及び半導体装置の製造方法 Pending JP2007234900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006055323A JP2007234900A (ja) 2006-03-01 2006-03-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006055323A JP2007234900A (ja) 2006-03-01 2006-03-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007234900A true JP2007234900A (ja) 2007-09-13

Family

ID=38555171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055323A Pending JP2007234900A (ja) 2006-03-01 2006-03-01 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007234900A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084745A (ja) * 2010-10-13 2012-04-26 Rohm Co Ltd 半導体装置
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2013138104A (ja) * 2011-12-28 2013-07-11 Stanley Electric Co Ltd Ｌｅｄと集光レンズとの位置合わせ構造及び位置合わせ方法
JP2017531320A (ja) * 2014-09-19 2017-10-19 マイクロソフト テクノロジー ライセンシング，エルエルシー 張力を用いる画像センサの曲げ
JP2023020473A (ja) * 2021-07-30 2023-02-09 日亜化学工業株式会社 保護フィルム付き発光モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084745A (ja) * 2010-10-13 2012-04-26 Rohm Co Ltd 半導体装置
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2013138104A (ja) * 2011-12-28 2013-07-11 Stanley Electric Co Ltd Ｌｅｄと集光レンズとの位置合わせ構造及び位置合わせ方法
JP2017531320A (ja) * 2014-09-19 2017-10-19 マイクロソフト テクノロジー ライセンシング，エルエルシー 張力を用いる画像センサの曲げ
JP2023020473A (ja) * 2021-07-30 2023-02-09 日亜化学工業株式会社 保護フィルム付き発光モジュール
JP7304512B2 (ja) 2021-07-30 2023-07-07 日亜化学工業株式会社 保護フィルム付き発光モジュール

Similar Documents

Publication Publication Date Title
US7869670B2 (en) Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted
US8659127B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
US6573028B1 (en) Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JPH08213660A (ja) 発光デバイスおよびその製造方法
JP5443334B2 (ja) 実装基板およびその製造方法
JP2009033088A (ja) 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2013225643A (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
KR20090029660A (ko) 반도체 장치의 제조 방법
JP2007234900A (ja) 半導体装置及び半導体装置の製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
US9685391B2 (en) Wiring board and semiconductor package
US6998539B2 (en) Standoff/mask structure for electrical interconnect
JP2008270769A (ja) 多層配線基板の製造方法
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP5047509B2 (ja) 半導体装置
JP2007234899A (ja) 半導体装置及び半導体装置の製造方法
KR101842938B1 (ko) 캐비티기판 제조방법
JP5299106B2 (ja) 撮像素子モジュール
JP2007250674A (ja) 基板及びこれを用いた半導体装置
TW202209938A (zh) 電路板結構及其製作方法
JP2013041926A (ja) 部品内蔵基板の製造方法
JP2020188094A (ja) 半導体発光装置