-
Es werden Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben.
-
Die Druckschriften
DE 10 2009 056 386 A1 ,
WO 2010/ 132 552 A1 ,
WO 2014/ 046 981 A1 und
KR 10 2013 0 022 085 A beschreiben jeweils ein Verfahren zur Herstellung von Halbleiterbauelementen.
-
Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem optoelektronische Halbleiterchips, die keinen Träger und kein Aufwachssubstrat aufweisen, effizient herstellbar sind.
-
Diese Aufgabe wird unter anderem durch ein Verfahren mit den folgenden Merkmalen und Schritten gelöst:
- - Aufwachsen einer Halbleiterschichtenfolge auf einem Aufwachssubstrat,
- - Aufbringen zumindest einer Metallisierung an einer dem Aufwachssubstrat abgewandten Kontaktseite der Halbleiterschichtenfolge,
- - Anbringen eines Zwischenträgers an der Halbleiterschichtenfolge, wobei eine Opferschicht zwischen dem Zwischenträger und der Halbleiterschichtenfolge angebracht wird, sodass sich die Opferschicht ganzflächig und direkt an einer der Halbleiterschichtenfolge abgewandten Seite der Metallisierung befindet und die Opferschicht nicht in direktem Kontakt zu der Halbleiterschichtenfolge steht,
- - Ablösen des Aufwachssubstrats von der Halbleiterschichtenfolge,
- - Strukturieren der Halbleiterschichtenfolge zu einzelnen Chipbereichen,
- - mindestens teilweises Auflösen der Opferschicht, und
- - nachfolgend Entfernen des Zwischenträgers, wobei
- - die Opferschicht selektiv gegenüber der Metallisierung ätzbar ist,
- - im Schritt des Entfernens des Zwischenträgers die Opferschicht noch zum Teil vorhanden ist,
- - das Entfernen des Zwischenträgers ein mechanisches Brechen verbliebener Bereiche der Opferschicht beinhaltet,
- - die Opferschicht nach dem Entfernens des Zwischenträgers vollständig entfernt wird,
- - der Zwischenträger mittels mehrerer Lotschichten an der Halbleiterschichtenfolge befestigt wird,
- - die Opferschicht selektiv gegenüber mindestens einer der Lotschichten ätzbar ist, und
- - die Opferschicht unmittelbar vor dem Schritt des Entfernens des Zwischenträgers an zwei einander gegenüberliegenden Hauptseiten jeweils direkt an eine der Lotschichten grenzt.
-
Ferner wird diese Aufgabe unter anderem durch ein Verfahren mit den folgenden Merkmalen und Schritten gelöst:
- - Aufwachsen einer Halbleiterschichtenfolge auf einem Aufwachssubstrat,
- - Aufbringen zumindest einer Metallisierung an einer dem Aufwachssubstrat abgewandten Kontaktseite der Halbleiterschichtenfolge,
- - Anbringen eines Zwischenträgers an der Halbleiterschichtenfolge, wobei eine Opferschicht zwischen dem Zwischenträger und der Halbleiterschichtenfolge angebracht wird,
- - Ablösen des Aufwachssubstrats von der Halbleiterschichtenfolge,
- - Strukturieren der Halbleiterschichtenfolge zu einzelnen Chipbereichen,
- - mindestens teilweises Auflösen der Opferschicht, und
- - nachfolgend Entfernen des Zwischenträgers, wobei
- - der Zwischenträger eine Vielzahl von Erhebungen aufweist,
- - die Opferschicht direkt auf dem Zwischenträger aufgebracht wird, und
- - die Erhebungen unmittelbar nach dem Schritt des Aufbringens des Zwischenträgers an der Halbleiterschichtenfolge mindestens zum Teil frei von der Opferschicht sind, in Draufsicht von der Seite der Halbleiterschichtenfolge her gesehen,
- - der Zwischenträger mittels mehrerer Lotschichten an der Halbleiterschichtenfolge befestigt wird,
- - die Opferschicht selektiv gegenüber mindestens einer der Lotschicht ätzbar ist, und
- - die Opferschicht unmittelbar vor dem Schritt des Entfernens des Zwischenträgers an zwei einander gegenüberliegenden Hauptseiten jeweils direkt an eine der Lotschichten grenzt.
-
Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
-
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufwachsens einer Halbleiterschichtenfolge auf einem Aufwachssubstrat. Bei dem Aufwachssubstrat handelt es sich, abhängig von einem Halbleitermaterial der Halbleiterschichtenfolge, etwa um Saphir, Siliziumcarbid, Silizium, Galliumarsenid oder Galliumphosphid.
-
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
-
Gemäß zumindest einer Ausführungsform umfasst die Halbleiterschichtenfolge mindestens eine aktive Zone zur Erzeugung elektromagnetischer Strahlung in dem fertig hergestellten Halbleiterchip. Das Verfahren dient dann insbesondere zur Herstellung von Leuchtdioden oder von Laserdioden oder auch von Fotodioden.
-
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer oder mehrerer Metallisierungen an einer dem Aufwachssubstrat abgewandten Kontaktseite der Halbleiterschichtenfolge. Die Metallisierung ist bevorzugt dazu eingerichtet, zu einer Stromaufweitung und/oder einer Stromeinprägung in die Halbleiterschichtenfolge zu dienen. Alternativ oder zusätzlich kann es sich bei der Metallisierung um einen Spiegel für eine im Betrieb des fertigen Halbleiterchips in der Halbleiterschichtenfolge erzeugte Strahlung handeln. Bevorzugt weist die Metallisierung eine oder mehrere metallische Teilschichten auf.
-
Gemäß zumindest einer Ausführungsform wird an der Halbleiterschichtenfolge ein Zwischenträger angebracht. Der Zwischenträger ist bevorzugt mechanisch stabil und mechanisch starr, sodass sich der Zwischenträger dann im bestimmungsgemäßen Herstellungsverfahren für die Halbleiterchips nicht oder nicht signifikant verbiegt. Insbesondere erstreckt sich der Zwischenträger zusammenhängend und mechanisch stabil über die gesamte an dem Aufwachssubstrat erzeugte Halbleiterschichtenfolge.
-
Gemäß zumindest einer Ausführungsform wird eine Opferschicht zwischen den Zwischenträger und die Halbleiterschichtenfolge angebracht. Die Opferschicht ist dazu eingerichtet, im Verlauf des späteren Herstellungsverfahrens teilweise oder vollständig entfernt zu werden. Insbesondere ist die Opferschicht nicht oder nicht zu einem signifikanten Anteil in den fertig hergestellten Halbleiterchip vorhanden. Insbesondere dient die Opferschicht als eine temporäre Verbindungsschicht zwischen dem Zwischenträger und der Halbleiterschichtenfolge, wobei die Opferschicht bevorzugt nicht in direktem Kontakt zu der Halbleiterschichtenfolge steht. Über die Opferschicht ist zeitweise während des Herstellungsverfahrens der Zwischenträger mechanisch fest mit der Halbleiterschichtenfolge verbunden.
-
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Ablösens des Aufwachssubstrats von der Halbleiterschichtenfolge auf. Dieser Verfahrensschritt wird bevorzugt erst durchgeführt, nachdem der Zwischenträger an der Halbleiterschichtenfolge angebracht ist. Bei dem Ablösen von dem Aufwachssubstrat handelt es sich beispielsweise um ein Laserabhebeverfahren, englisch Laser-Lift-Off-Prozess.
-
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Strukturierens der Halbleiterschichtenfolge zu einzelnen Chipbereichen auf. Bevorzugt ist jeder der Chipbereiche für genau einen der Halbleiterchips vorgesehen. Es ist jedoch auch möglich, dass mehrere Chipbereiche für einen einzigen Halbleiterchip vorgesehen sind und dass diese einzelnen Chipbereiche zu einer elektrischen Serienschaltung oder Reihenschaltung eingerichtet sind.
-
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Zwischenträger entfernt. Vor und/oder beim Entfernen des Zwischenträgers wird die Opferschicht teilweise oder vollständig aufgelöst. Durch das zumindest teilweise Auflösen der Opferschicht wird eine Haftung zwischen dem Zwischenträger und der Halbleiterschichtenfolge reduziert, sodass ein nachfolgendes Entfernen des Zwischenträgers insbesondere mechanisch ermöglicht ist. Bevorzugt wird die Opferschicht nicht derart aufgelöst, dass die Haftung zwischen dem Zwischenträger und der Halbleiterschichtenfolge alleine durch das bestimmungsgemäße, etwa chemische Auflösen der Opferschicht gänzlich verschwindet. Mit anderen Worten haftet der Zwischenträger nach dem Schritt des mindestens teilweisen Auflösens der Opferschicht noch an der Halbleiterschichtenfolge.
-
In mindestens einer Ausführungsform wird mit dem Verfahren ein optoelektronischer Halbleiterchip wie einer Leuchtdiode hergestellt und es umfasst das Verfahren mindestens die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
- - Aufwachsen einer Halbleiterschichtenfolge auf einem Aufwachssubstrat,
- - Aufbringen zumindest einer Metallisierung an einer dem Aufwachssubstrat abgewandten Kontaktseite der Halbleiterschichtenfolge,
- - Anbringen eines Zwischenträgers an der Halbleiterschichtenfolge, wobei in oder vor diesem Schritt eine Opferschicht zwischen dem Zwischenträger und der Halbleiterschichtenfolge angebracht wird,
- - Ablösen des Aufwachssubstrats von der Halbleiterschichtenfolge,
- - Strukturieren der Halbleiterschichtenfolge zu einzelnen Chipbereichen,
- - mindestens teilweises Auflösen der Opferschicht, und
- - Entfernen des Zwischenträgers.
-
Zur Herstellung von substratfreien und trägerlosen Halbleiterchips wie Leuchtdiodenchips, kurz LED-Chips, werden häufig thermisch entfernbare Trägerfolien, englisch thermal release films, eingesetzt. An solchen Folien angebracht sind die vereinzelten Halbleiterchips ohne das Aufwachssubstrat weiter verarbeitbar. Jedoch durch die Verwendung solcher Folien ist eine weitere chemische oder thermische Bearbeitung der Halbleiterchips eingeschränkt, da solche Folien üblicherweise auf Polymeren basieren und daher nur eingeschränkt chemisch und thermisch stabil sind.
-
Bei dem hier beschriebenen Verfahren wird eine Opferschicht zwischen einer Halbleiterschichtenfolge und einem Trägersubstrat angebracht. Durch ein Entfernen der Opferschicht ist ein mechanisches Separieren der Halbleiterchips von dem Trägersubstrat mit einem deutlich reduzierten Kraftaufwand möglich. Andererseits ist durch den Verzicht auf eine thermisch entfernbare Trägerfolie ein Durchführen von Prozessschritten an der Halbleiterschichtenfolge auf dem Zwischenträger ermöglicht.
-
Gemäß zumindest einer Ausführungsform ist der Zwischenträger temperaturbeständig und chemiebeständig. Temperaturbeständig kann bedeuten, dass der Zwischenträger bis zu einer Temperatur von mindestens 400 °C oder 500 °C oder 600 °C dauerhaft verwendbar ist, ohne nachhaltig beschädigt zu werden oder in seiner Einsatzdauer signifikant reduziert zu werden. Beispielsweise handelt es sich bei dem Zwischenträger um einen anorganischen Träger, etwa aus einem Halbleitermaterial wie Silizium oder Germanium oder auch um einen metallischen Träger etwa aus einer Molybdänlegierung.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht strukturiert aufgebracht oder nach einem Aufbringen strukturiert, sodass Sollbruchstellen und/oder Ablegestellen erzeugt werden. Durch solche Sollbruchstellen und/oder Ablagestellen ist es möglich, die vereinzelten Halbleiterchips durch ein mechanisches Brechen von dem Träger abzunehmen. Dabei ist es möglich, dass die Opferschicht nur teilweise geätzt wird, sodass vergleichsweise kleine Verbindungsstellen zwischen der Halbleiterschichtenfolge und dem Zwischenträger verbleiben. Durch solche Verbindungsstellen oder Ablegestellen sind die Halbleiterchips und/oder Chipbereiche sowie die Halbleiterschichtenfolge auf dem Zwischenträger stabilisierbar. Beim Abheben der Halbleiterchips und/oder der Chipbereiche von dem Zwischenträger können diese Verbindungsstellen dann gebrochen oder durch einen weiteren Ätzschritt entfernt und/oder geschwächt werden.
-
Gemäß zumindest einer Ausführungsform lässt sich die Opferschicht rückstandsfrei ablösen. Insbesondere bei der Verwendung von organischen, thermisch entfernbaren Trägerfolien bleiben organische Reste, insbesondere Kohlenstoff enthaltende Reste, an den Halbleiterchips und/oder Chipbereichen zurück. Solche Rückstände können zu einer Verunreinigung von elektrischen Kontaktstellen führen und damit eine Zuverlässigkeit eines Anbringens der fertigen Halbleiterchips auf einen externen Träger wie einer Leiterplatte herabsetzen. Insbesondere Kohlenstoffrückstände sind durch die Verwendung einer anorganischen, kohlenstofffreien Opferschicht vermeidbar.
-
Gemäß zumindest einer Ausführungsform verändern sich die relativen Positionen der Halbleiterchips und/oder der Chipbereiche zueinander bis zum Entfernen des Zwischenträgers nicht. Mit anderen Worten verrutschen oder verdrehen sich die einzelnen Chipbereiche dann nicht, relativ zueinander. Hierdurch ist eine höhere Präzision beim Herstellen erzielbar.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht ganzflächig über der Halbleiterschichtenfolge aufgebracht. Das heißt, in Projektion auf die Halbleiterschichtenfolge gesehen, ist die Halbleiterschichtenfolge dann vollständig von der Opferschicht bedeckt. Dies kann auch für alle anderen an der Halbleiterschichtenfolge aufgebrachten Schichten gelten.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht direkt auf die Metallisierung aufgebracht. Die Metallisierung steht dann in direktem, physischem Kontakt zu der Opferschicht. Dabei kann die Opferschicht ganzflächig oder stellenweise auf die Metallisierung aufgebracht werden.
-
Gemäß zumindest einer Ausführungsform ist die Opferschicht selektiv gegenüber der Metallisierung ätzbar. Dies bedeutet zum Beispiel, dass eine Ätzrate der Opferschicht gegenüber der Metallisierung um mindestens einen Faktor 10 oder 100 oder 1000 oder 10000 erhöht ist. Insbesondere erfolgt dann das Auflösen der Opferschicht durch ein trockenchemisches und/oder durch ein nasschemisches Ätzen.
-
Gemäß zumindest einer Ausführungsform sind die einzelnen Chipbereiche im Schritt des Entfernens des Zwischenträgers an einer temporären Trägerfolie und/oder an einem Chippositionierwerkzeug, englisch die handler, befestigt. Dabei wird die Trägerfolie bevorzugt nur an einer der Metallisierung abgewandten Seite der Halbleiterschichtenfolge aufgebracht, sodass die Trägerfolie die Metallisierung nicht berührt. Bevorzugt sind beim Schritt des Entfernens des Zwischenträgers die einzelnen Chipbereiche sowie die optoelektronischen Halbleiterchips bereits weitgehend oder vollständig gefertigt, sodass keine weiteren Verfahrensschritte mehr erforderlich sind. Insbesondere sind nach dem Schritt des Entfernens des Zwischenträgers keine weiteren Schichten über Gasphasenabscheidung oder Epitaxie oder Aufdampfen an den Chipbereichen anzubringen.
-
Gemäß zumindest einer Ausführungsform ist im Schritt des Entfernens des Zwischenträgers die Opferschicht noch zum Teil vorhanden. Zum Teil kann bedeuten, dass die Opferschicht beim Entfernen des Zwischenträgers einen Flächenanteil von höchstens 25 % oder 10 % oder 5 % oder 1 % oder 0,5 % der Halbleiterschichtenfolge bedeckt, in Draufsicht gesehen. Alternativ oder zusätzlich liegt dieser Flächenanteil bei mindestens 0,1 % oder 1 % oder 3 % oder 10 %. Durch diesen vergleichsweise kleinen Flächenbelegungsanteil der Opferschicht ist eine Haftung zwischen dem Zwischenträger und der Halbleiterschichtenfolge stark reduziert, sodass ein mechanisches Entfernen etwa mittels Brechen ermöglicht ist.
-
Gemäß zumindest einer Ausführungsform ist die Opferschicht beim Schritt des Entfernens des Zwischenträgers oder unmittelbar vor diesem Schritt stellenweise in ihrer Dicke nicht reduziert. Mit anderen Worten ist dann die Opferschicht lokal noch als intakte Schicht vorhanden, insbesondere in vielen inselförmigen, voneinander separierten Bereichen. Hierdurch ist eine Stabilisierung der Halbleiterschichtenfolge an dem Zwischenträger bis zum Schritt des Entfernens des Zwischenträgers erzielbar. Es kann pro Chipbereich genau ein inselförmiger Bereich vorhanden sein.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht nach dem Entfernen des Zwischenträgers von den Chipbereichen vollständig entfernt. Dieser Schritt des Entfernens der verbleibenden Teile der Opferschicht wird bevorzugt durchgeführt, solange die Chipbereiche relativ zueinander noch fixiert sind, also beispielsweise mit Hilfe des Chippositionierwerkzeugs oder der temporären Trägerfolie.
-
Gemäß zumindest einer Ausführungsform weist der Zwischenträger eine Vielzahl von Erhebungen auf. Ein mittlerer Abstand zwischen den Erhebungen ist dabei bevorzugt kleiner als eine mittlere Kantenlänge der fertig hergestellten Halbleiterchips. Beispielsweise ist ein mittlerer Abstand zwischen den Erhebungen um mindestens einen Faktor 2 oder 4 oder 6 oder 10 kleiner als eine mittlere Kantenlänge der fertig hergestellten Halbleiterchips und/oder der Chipbereiche. Eine laterale Ausdehnung der Erhebungen liegt bevorzugt bei höchstens 10 % oder 5 % oder 2 % der mittleren Kantenlänge der fertigen Halbleiterchips und/oder der Chipbereiche. Entsprechende laterale Abmessungen, in Draufsicht auf den Zwischenträger gesehen, können alternativ oder zusätzlich auch für die inselförmigen Bereiche der Opferschicht gelten.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht direkt auf dem Zwischenträger aufgebracht. Beispielsweise wird die Opferschicht durch ein Gasphasenabscheideverfahren auf den Zwischenträger aufgebracht. Das Aufbringen der Opferschicht auf den Zwischenträger kann vor dem Verbinden des Zwischenträgers mit der Halbleiterschichtenfolge erfolgen oder auch gleichzeitig mit dem Schritt des Verbindens des Zwischenträgers mit der Halbleiterschichtenfolge. Alternativ kann die Opferschicht zuerst an der Halbleiterschichtenfolge erzeugt werden und erst dann wird der Zwischenträger angebracht.
-
Gemäß zumindest einer Ausführungsform sind die Erhebungen unmittelbar nach dem Schritt des Aufbringens des Zwischenträgers an der Halbleiterschichtenfolge teilweise oder vollständig frei von der Opferschicht, in Draufsicht von der Seite der Halbleiterschichtenfolge her gesehen. Mit anderen Worten erstreckt sich dann die Opferschicht nicht oder nicht ganz auf die Erhebungen. Es ist möglich, dass eine mittlere Dicke der Opferschicht oder eine maximale Dicke der Opferschicht kleiner ist als eine Höhe der Erhebungen. Mit anderen Worten können die Erhebungen die Opferschicht überragen. Alternativ können die Erhebungen bündig mit der Opferschicht abschließen oder auch von der Opferschicht überragt werden.
-
Gemäß zumindest einer Ausführungsform sind die Erhebungen einstückig mit dem Zwischenträger ausgebildet. Beispielsweise ist dann der Zwischenträger durch ein Ätzen oder ein mechanisches Abtragen von Material so strukturiert, dass sich die Erhebungen ausbilden.
-
Gemäß zumindest einer Ausführungsform sind die Erhebungen aus einem von dem Zwischenträger verschiedenen Material geformt. Beispielsweise sind die Erhebungen dann aus Inseln eines weiteren Materials geformt. Bevorzugt ist die Opferschicht selektiv zu diesem weiteren Material ätzbar, sodass bei einem Auflösen der Opferschicht die Erhebungen erhalten bleiben. Entsprechendes gilt bevorzugt, falls die Erhebungen einstückig mit dem Zwischenträger ausgebildet sind.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht vor dem Schritt des Entfernens des Zwischenträgers vollständig aufgelöst. Das heißt, beim Entfernen des Zwischenträgers trägt dann die Opferschicht nicht mehr zu einer mechanischen Verbindung zwischen dem Zwischenträger und der Halbleiterschichtenfolge bei.
-
Gemäß zumindest einer Ausführungsform ist nach dem vollständigen Auflösen der Opferschicht eine mechanische Verbindung zwischen der Halbleiterschichtenfolge und dem Zwischenträger über die Erhebungen, bevorzugt ausschließlich über die Erhebungen, hergestellt. Hierdurch ist der Zwischenträger besonders kontrolliert von der Halbleiterschichtenfolge entfernbar, da eine Struktur der Erhebungen unabhängig von der Opferschicht einstellbar ist.
-
Gemäß zumindest einer Ausführungsform ist der Zwischenträger an der Halbleiterschichtenfolge mittels zumindest einer Lotschicht befestigt. Dabei ist bevorzugt die Opferschicht selektiv gegenüber der Lotschicht oder gegenüber mindestens einer der Lotschichten oder gegenüber allen Lotschichten ätzbar.
-
Gemäß zumindest einer Ausführungsform steht die Opferschicht in direktem Kontakt zu der Lotschicht oder zu zumindest einer der Lotschichten oder auch zu zwei Lotschichten, zwischen denen sich die Opferschicht befindet. Mit anderen Worten kann die Opferschicht unmittelbar an zwei Lotschichten grenzen, die sich an einander gegenüberliegenden Hauptseiten der Opferschicht befinden.
-
Gemäß zumindest einer Ausführungsform befinden sich elektrische Kontaktflächen zu einer externen elektrischen Kontaktierung der fertig hergestellten Halbleiterchips an einer der Halbleiterschichtenfolge abgewandten Befestigungsseite der Metallisierung. Die Befestigungsseite ist dazu eingerichtet, dass die fertigen Halbleiterchips über die Befestigungsseite elektrisch und/oder mechanisch kontaktiert werden, etwa über ein Löten. Insbesondere ist die Befestigungsseite zumindest stellenweise zu einer Oberflächenmontage, auch als SMT bezeichnet, eingerichtet.
-
Gemäß zumindest einer Ausführungsform befinden sich die elektrischen Kontaktflächen oder zumindest eine elektrische Kontaktfläche an einer Unterseite derjenigen Lotschicht, die in den fertigen Halbleiterchips am weitesten von der Halbleiterschichtenfolge entfernt ist. Hierbei ist es möglich, dass die Lotschicht und alternativ oder zusätzlich die Metallisierung in mehrere Bereiche strukturiert sind, die elektrisch voneinander separiert sein können. Eine elektrische Kontaktierung der Halbleiterschichtenfolge kann insbesondere gestaltet sein, wie in Verbindung mit den
1 bis
3 in der Druckschrift
DE 10 2007 019 775 A1 gezeigt, wobei ein Träger weggelassen wird.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht nur stellenweise direkt auf diejenige Schicht aufgebracht, die die Kontaktflächen bildet. Die Opferschicht wird dann also insbesondere direkt auf Teile der Lotschicht oder direkt auf Teile der Metallisierung aufgebracht. Dabei sind jedoch die elektrischen Kontaktflächen bevorzugt stellenweise oder vollständig nicht direkt von der Opferschicht bedeckt.
-
Gemäß zumindest einer Ausführungsform sind die elektrischen Kontaktflächen vor dem Schritt des Anbringens der Opferschicht durch ein Deckmaterial abgedeckt. Durch das Deckmaterial ist verhinderbar, dass ein Material der Opferschicht die elektrischen Kontaktflächen verunreinigt. Beispielsweise ist das Deckmaterial durch einen Fotolack gebildet, der über ein Veraschen rückstandfrei entfernbar ist.
-
Gemäß zumindest einer Ausführungsform wird die Opferschicht strukturiert aufgebracht. Die Opferschicht bedeckt dann, in Projektion auf die Halbleiterschichtenfolge gesehen, nur zum Teil die Halbleiterschichtenfolge. Ein Bedeckungsgrad der Halbleiterschichtenfolge mit der Opferschicht liegt zum Beispiel bei mindestens 5 % oder 10 % oder 40 % oder 60 % und/oder bei höchstens 80 % oder 50 % oder 30 %. Bevorzugt ist die Opferschicht dabei regelmäßig strukturiert und nicht nur statistisch verteilt aufgebracht.
-
Gemäß zumindest einer Ausführungsform weist die Opferschicht eine Dicke von mindestens 200 nm oder 500 nm oder 1 µm oder 5 µm auf und/oder von höchstens 20 µm oder 10 µm. Durch eine solche, vergleichsweise große Dicke der Opferschicht wird verhindert, dass insbesondere beim Anbringen des Trägersubstrats ein Fließen von Lot aus der Lotschicht direkt an dem Trägersubstrat auf die elektrischen Kontaktflächen der Chipbereiche auftritt. Mit anderen Worten dient die Opferschicht dann aufgrund ihrer Dicke als eine Art Lötstoppschicht.
-
Nachfolgend wird ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
-
Es zeigen:
- 1 bis 5 schematische Schnittdarstellungen von Verfahrensschritten eines hier beschriebenen Verfahrens zur Herstellung von optoelektronischen Halbleiterchips.
-
In 1 sind schematisch Verfahrensschritte zur Herstellung von optoelektronischen Halbleiterchips gezeigt. Gemäß 1A wird ein Zwischenträger 6 mit einer Lotschicht 7 bereitgestellt. Ferner wird ein Aufwachssubstrat 2 bereitgestellt, auf dem eine Halbleiterschichtenfolge 3 epitaktisch aufgewachsen ist. An einer dem Aufwachssubstrat 2 abgewandten Kontaktseite 34 ist eine Metallisierung 4 auf die Halbleiterschichtenfolge 3 aufgebracht. An einer Befestigungsseite 45 der Metallisierung 4, die dem Aufwachssubstrat 2 abgewandt ist, befindet sich eine Opferschicht 5.
-
Im Verfahrensschritt, wie in 1B gezeigt, wird die Lotschicht 7 mit der Opferschicht 5 verbunden. Anschließend wird in einem nicht dargestellten Schritt das Aufwachssubstrat 2 von der Halbleiterschichtenfolge 3 entfernt.
-
Anders als in 1A gezeigt ist es auch möglich, dass die Lotschicht 7 zuerst mit einer der Halbleiterschichtenfolge 3 zugewandten Unterseite 75 auf der Opferschicht 5 aufgebracht wird und dass der Zwischenträger 6 ohne Lotschicht 7 separat bereitgestellt wird. Mit anderen Worten kann sich dann die Lotschicht 7 vor dem Anbringen des Zwischenträgers 6 an der Opferschicht 5 befinden.
-
Wie auch in allen anderen Ausführungsbeispielen basiert die Halbleiterschichtenfolge 3 bevorzugt auf AlInGaN und weist bevorzugt mindestens eine zu einer Strahlungserzeugung vorgesehene aktive Zone auf. Mit anderen Worten handelt es sich dann bei dem fertig hergestellten optoelektronischen Halbleiterchip insbesondere um eine Leuchtdiode.
-
Die Metallisierung 4 ist bevorzugt aus mehreren Metallschichten zusammengesetzt. Beispielsweise befindet sich eine dünne Platinschicht und/oder Titanschicht zwischen der Halbleiterschichtenfolge 3 und einer metallischen Spiegelschicht der Metallisierung 4. Die Spiegelschicht ist beispielsweise aus Aluminium oder Silber gefertigt. Eine Dicke der gesamten Metallisierung 4 liegt zum Beispiel bei mindestens 50 nm oder 70 nm oder 100 nm und/oder bei höchstens 500 nm oder 300 nm oder 200 nm.
-
Die Opferschicht 5 ist insbesondere aus einem Metalloxid wie Zinkoxid hergestellt. Die Opferschicht 5 kann zum Beispiel eine Dicke von mindestens 0,2 µm oder 0,8 µm oder 1,5 µm und/oder von höchstens 5 µm oder 10 µm oder 20 µm aufweisen.
-
Bei der Lotschicht 7 handelt es sich beispielsweise um ein AuSn-Lot oder um ein NiSn-Lot. Eine Dicke der Lotschicht 7 liegt bevorzugt bei mindestens 1 µm oder 2 µm oder 5 µm und/oder bei höchstens 20 µm oder 10 µm oder 5 µm. Beispielsweise wird eine AuSn-Lotschicht mit einer Dicke von 2,7 µm oder eine NiSn-Lotschicht mit einer Dicke von 3,56 µm verwendet. Diese Angaben können auch für alle Lotschichten in allen anderen Ausführungsbeispielen gelten.
-
Die einzelnen Schichten 3, 4, 5, 7 werden bevorzugt ganzflächig über das Aufwachssubstrat 3 sowie dem Zwischenträger 6 aufgebracht. Das heißt, die einzelnen Schichten 3, 4, 5, 7 sind dann unstrukturiert und homogen über dem Aufwachssubstrat 2 sowie dem Zwischenträger 6 gefertigt und angebracht.
-
In 1C ist gezeigt, dass nach dem Ablösen des Aufwachssubstrats 2 die Halbleiterschichtenfolge 3 und bevorzugt auch die Metallisierung 4 zu einzelnen Chipbereichen 33 zerteilt wird. Jeder der Chipbereiche 33 ist für einen der fertigen optoelektronischen Halbleiterchips eingerichtet. Es ist möglich, dass die Halbleiterchips als tragende Komponente jeweils die Halbleiterschichtenfolge 3 aufweisen. Mittlere laterale Abmessungen der Halbleiterschichtenfolge 3, in Draufsicht auf den Zwischenträger 6 gesehen, liegen bevorzugt bei mindestens 250 µm oder 500 µm oder 750 µm. Die lateralen Abmessungen der fertigen Halbleiterchips weichen von den lateralen Abmessungen der Chipbereiche bevorzugt um höchstens 10 % oder 3 % ab.
-
Verfahrensschritte wie das Aufbringen von elektrischen Stromverteilungsstrukturen an einer dem Zwischenträger 6 abgewandten Seite der Halbleiterschichtenfolge 3 oder das Erzeugen von Passivierungsschichten auf Seitenflächen der Halbleiterschichtenfolge 3, die durch das Strukturieren zu den Chipbereichen 33 entstehen, sind zur Vereinfachung der Darstellung in den Figuren nicht gezeigt.
-
Nach dem Strukturieren der Halbleiterschichtenfolge 3 und der Metallisierung 4 wird die Opferschicht 5 teilweise aufgelöst, siehe 1C. Das Auflösen der Opferschicht 5 erfolgt bevorzugt mit einem Ätzen, das selektiv zu der Metallisierung 4 und zu der Lotschicht 7 erfolgt. Wie vorhergehend angemerkt, kann die Halbleiterschichtenfolge 3 mit einer nicht gezeichneten Passivierungsschicht versehen sein, etwa aus Siliziumnitrid.
-
Das selektive Ätzen der Opferschicht 5, die beispielsweise eine ZnO-Schicht ist, kann mittels eines gasförmigen Ätzmittels 58, etwa Wasserstoffgas, erfolgen, in 1C symbolisiert durch Pfeile. Dabei wird das Ätzen gestoppt, wenn inselförmige Bereiche der Opferschicht 5 zwischen den Chipbereichen 33 und dem Zwischenträger 6 gebildet sind.
-
Diese inselförmigen Bereiche der Opferschicht 5 werden in lateraler Richtung, gemäß 1C also in Links-Rechts-Richtung, von den Chipbereichen 33 und der Metallisierung 4 überragt. Eine Ausdehnung der inselförmigen Bereiche der Opferschicht 5 liegt beispielsweise in lateraler Richtung bei mindestens 10 % oder 20 % oder 30 % und/oder bei höchstens 70 % oder 50 % einer mittleren Kantenlänge der Chipbereiche 33. Über die inselförmigen Bereiche der Opferschicht 5 ist ein Anhaften der Chipbereiche 33 an den Zwischenträger 6 zwar noch gegeben, jedoch sind diese inselförmigen Bereiche durch ein Brechen kontrolliert zerstörbar, ohne die Chipbereiche 33 zu zerstören.
-
In 1D ist gezeigt, dass der Zwischenträger 6 mit der Lotschicht 7 von den Chipbereichen 33 abgebrochen ist. Dabei sind die einzelnen Chipbereiche 33 bevorzugt an einer Trägerfolie 8 angebracht, sodass die einzelnen Chipbereiche 33 gemeinsam handhabbar sind. Die Trägerfolie 8 ist an den fertigen Halbleiterchips nicht mehr vorhanden.
-
In den 1E sowie 1F sind alternative Verfahrensschritte zum Entfernen der verbleibenden Opferschicht 5 gezeigt. Gemäß 1E werden die Chipbereiche 33 einem flüssigen Ätzmittel 58 in einem Ätzmittelbad 59 ausgesetzt. Gemäß 1F erfolgt das Entfernen der Opferschicht 5 durch ein gasförmiges Ätzmittel 58, beispielsweise durch Wasserstoffgas. Über das Ätzmittelbad 59 ist etwa die Halbleiterschichtenfolge 3 von dem Ätzmittel 58 geschützt, ebenso wie die Trägerfolie 8.
-
Durch das vollständige Entfernen der Opferschicht 5 resultieren die fertigen Halbleiterchips 1. Alternativ ist es auch möglich, dass die Opferschicht 5 zum Teil an den Halbleiterchips 1 verbleibt, sodass die Verfahrensschritte gemäß 1E oder 1F nicht durchgeführt werden. Etwa im Falle einer elektrisch leitfähigen Opferschicht 5 kann so eine verbesserte Stromaufweitung erzielt werden.
-
In 2 ist eine weitere Möglichkeit dargestellt, wie ein kontrolliertes Entfernen mit der Opferschicht 5 realisierbar ist. Der Zwischenträger 6 weist mehrere Erhebungen 63 auf, bevorzugt mehrere Erhebungen pro in 2 nicht gezeichnetem Chipbereich. Die Opferschicht 5 ist zwischen den Erhebungen 63 angebracht, wobei die Erhebungen 63 die Opferschicht 5 überragen oder, anders als dargestellt, auch bündig mit der Opferschicht 5 abschließen können, in Richtung senkrecht zu dem Aufwachssubstrat 2.
-
Die Opferschicht 5 ist über eine erste Lotschicht 7a und über zwei Sperrschichten 57 sowie über eine zweite Lotschicht 7b mit der Metallisierung 4 und der Halbleiterschichtenfolge 3 mechanisch verbunden.
-
Ein solcher Aufbau aus mehreren Lotschichten 7a, 7b und die Verwendung von Sperrschichten 57 kann auch in allen anderen Ausführungsbeispielen vorhanden sein. Es ist dabei möglich, dass die Lotschichten 7a, 7b aus unterschiedlichen Materialien geformt sind und unterschiedliche Verarbeitungstemperaturen aufweisen. So kann insbesondere eine Verarbeitungstemperatur der zweiten Lotschicht 7b höher liegen als eine Verarbeitungstemperatur der ersten Lotschicht 7a. Die beiden Lotschichten sind beispielsweise aus einem AuSn-Lot geformt.
-
Bei den Sperrschichten 57 kann es sich um Schichten handeln, die eine Diffusion von Lotmaterial zwischen den Lotschichten 7a, 7b verhindern und insbesondere die eine Diffusion von Lotmaterial aus der zweiten Lotschicht 7b in die Metallisierung 4 unterbinden. Beispielsweise sind die Sperrschichten 57 aus einer Titanlegierung oder einer Wolframlegierung geformt, beispielsweise handelt es sich um Titanwolframnitridschichten. Ebenso können die Sperrschichten 57 Platin aufweisen oder aus Platin bestehen.
-
Zum Ablösen des Zwischenträgers 6 wird die Opferschicht 5 vollständig entfernt. Eine mechanische Verbindung zwischen dem Zwischenträger 6 und der Halbleiterschichtenfolge 3 besteht dann lediglich noch in kontrollierter Weise über die Erhebungen 63, sodass die Halbleiterschichtenfolge 3 nur noch an wenigen Punkten an dem Zwischenträger 6 haftet.
-
Die verbleibenden Verfahrensschritte können erfolgen, wie in Verbindung mit 1 dargestellt. Insbesondere wird das Aufwachssubstrat 2 entfernt, bevor die Opferschicht 5 aufgelöst wird. Nach dem Auflösen der Opferschicht 5 wird der Zwischenträger 6 entfernt, insbesondere wird zuvor wie in 1 eine Trägerfolie angebracht.
-
Beim Verfahren, wie in Verbindung mit 3 gezeigt, sind die Erhebungen 63 aus einem anderen Material gebildet als der Zwischenträger 6. Insbesondere sind die Erhebungen 63 aus einem Nitrid wie Siliziumnitrid oder Aluminiumnitrid oder auch aus einem Oxid wie Aluminiumoxid oder Siliziumoxid geformt. Die Opferschicht 5 ist selektiv zu dem Material der Erhebungen 63 ätzbar. Gemäß 3 weist die Opferschicht 5 eine größere Dicke auf als die Erhebungen 63. Die erste Lotschicht 7a reicht damit in die Opferschicht 5 hinein und bis an die Erhebungen 63 heran.
-
Im Übrigen entspricht das Verfahren gemäß 3 dem Verfahren gemäß 2.
-
Beim Verfahren, wie in 4 illustriert, ist lediglich eine Sperrschicht 57 zwischen der Metallisierung 4 und der ersten Lotschicht 7a vorhanden. Unmittelbar zwischen den beiden Lotschichten 7a, 7b befindet sich die Opferschicht 5. An einer der Halbleiterschichtenfolge 3 abgewandten Seite der ersten Lotschicht 7a befinden sich elektrische Kontaktflächen 9 zu einer elektrischen oder auch mechanischen Kontaktierung der fertig hergestellten Halbleiterchips 1. Diese elektrischen Kontaktflächen 9 sind von einem Deckmaterial 95 bedeckt. Das Deckmaterial 95 ist beispielsweise durch einen Lack gebildet, das anschließend über Veraschen entfernt werden kann.
-
Dadurch können an den Stellen des Deckmaterials 95 Kavitäten, auch als Air Voids bezeichnet, gebildet werden. Durch das Deckmaterial 95 ist damit eine Kontaminierung der elektrischen Kontaktflächen 9 etwa mit einem Material der Opferschicht 5 verhinderbar. Dies ist insbesondere vorteilhaft, falls ein Material der Opferschicht 5 teilweise an den fertigen Halbleiterchips 1 verbleibt. Das Auflösen der Opferschicht 5 erfolgt beispielsweise, wie in Verbindung mit 1C angegeben. Alternativ können auch beim Verfahren gemäß 4 Erhebungen vorhanden sein, wie in Verbindung mit den 2 und 3 dargestellt.
-
Gemäß 5 wird die Opferschicht 5 strukturiert aufgebracht. Die Opferschicht 5 weist eine vergleichsweise große Dicke t auf, beispielsweise mindestens 500 nm. Durch die große Dicke t der Opferschicht 5 ist verhindert, dass bei einem Anbringen des Zwischenträgers 6 an der Halbleiterschichtenfolge 3 ein Lotmaterial aus der zweiten Lotschicht 7b, die sich direkt an dem Zwischenträger 6 befindet, zu den von der Opferschicht 5 unbedeckten elektrischen Kontaktflächen 9 gelangt. Mit anderen Worten fungiert die Opferschicht 5 aufgrund deren großer Dicke t als Lötstoppschicht hinsichtlich der zweiten Lotschicht 7b.
-
Die Strukturierung der Opferschicht 5 in 5 entspricht hinsichtlich deren Wirkung also dem Einsatz des Deckmaterials 95 in 4. Im Übrigen kann die Opferschicht 5 aufgelöst werden, wie in Verbindung mit 1C dargestellt oder es können alternativ oder zusätzlich die Erhebungen 63 eingesetzt werden, wie in Verbindung mit den 2 und 3 erläutert.
-
Bezugszeichenliste
-
- 1
- optoelektronischer Halbleiterchip
- 2
- Aufwachssubstrat
- 3
- Halbleiterschichtenfolge
- 33
- Chipbereich der Halbleiterschichtenfolge
- 34
- Kontaktseite der Halbleiterschichtenfolge
- 4
- Metallisierung
- 45
- Befestigungsseite der Metallisierung
- 5
- Opferschicht
- 57
- Sperrschicht
- 58
- Ätzmittel
- 59
- Ätzmittelbad
- 6
- Zwischenträger
- 63
- Erhebung am Zwischenträger
- 7
- Lotschicht
- 75
- Unterseite der Lotschicht
- 8
- Trägerfolie
- 9
- elektrische Kontaktfläche
- 95
- Deckmaterial
- t
- Dicke der Opferschicht
