WO2023088999A1 - Vorrichtung und verfahren zum testen optoelektronischer bauelemente - Google Patents

Vorrichtung und verfahren zum testen optoelektronischer bauelemente Download PDF

Info

Publication number
WO2023088999A1
WO2023088999A1 PCT/EP2022/082198 EP2022082198W WO2023088999A1 WO 2023088999 A1 WO2023088999 A1 WO 2023088999A1 EP 2022082198 W EP2022082198 W EP 2022082198W WO 2023088999 A1 WO2023088999 A1 WO 2023088999A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
test
layer
contact
optoelectronic
Prior art date
Application number
PCT/EP2022/082198
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Priority to CN202280076083.5A priority Critical patent/CN118265918A/zh
Publication of WO2023088999A1 publication Critical patent/WO2023088999A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Definitions

  • the present invention relates to a wafer comprising a multiplicity of optoelectronic components, an arrangement for testing optoelectronic components and a method for testing parts of a wafer.
  • One object of the invention is therefore to be able to test a wafer in a shorter time and more easily.
  • a wafer according to claim 1 an arrangement according to claim 13 and a method according to claim 16 .
  • Preferred embodiments, refinements or developments of the invention are specified in the dependent claims.
  • the inventor proposes to implement test structures already on the production wafer, so that they can either be tested directly on the production wafer for the later test or can be detached from it in a simple manner and used further without further production steps. Since the proposed test structure is almost identical to the p-LEDs or the optoelectronic components are on the production wafer, and a contact, for example the n-contact is already formed on the test structure, further complex production steps are not or only partially required. The entire sequence for the test process is thus greatly shortened and the error influencing factors are reduced.
  • a wafer comprising a multiplicity of optoelectronic components, the wafer comprising means for testing at least one of the optoelectronic components for at least one parameter.
  • the production wafer, d. H . the wafer on which the optoelectronic components are manufactured is designed in such a way that individual optoelectronic components or also partially connected optoelectronic components can be tested without preparing them accordingly in further production steps after removal.
  • the components provided for testing are advantageously constructed essentially the same as the other optoelectronic components provided for production.
  • the means for testing are constructed in a similar way, such as the later contacting of the optoelectronic components intended for production. In this way, the influence of different structures is minimized as far as possible.
  • These optoelectronic Technical components are simply referred to below as test components, while the other components manufactured on the wafer are referred to only as optoelectronic components or as production components.
  • the means for testing comprise contact elements with which at least one of the test components can be supplied with electrical current.
  • the contact elements can be arranged on a top side of the wafer.
  • the wafer comprises a multiplicity of wafer elements, each of which comprises an optoelectronic component as test components and a test structure assigned to it.
  • the test devices and the associated test structures can be distributed over the wafer in a defined manner. Their position is thus influenced in some aspects by properties of the reactor in which the wafer is manufactured. Other influencing parameters are the material system, the type of doping and others.
  • the test components and the associated test structures each form a random sample from which the behavior and properties of the production components can then be inferred.
  • the test component is electrically coupled to the test structure via an anchor structure.
  • the optoelectronic components provided for the function test comprise a functional layer stack with a plurality of semiconductor layers and an active layer arranged between them.
  • the layer stack is arranged on a production substrate, with each test component being partially separated from the surrounding area by a trench. Giving material of the test structure is separated and at least one of the test components is connected via the anchor structure with surrounding areas of the test structure.
  • the active layer is broken through, so that the anchor structure is only formed by some of the layers of the layer stack.
  • the anchor structure comprises at least one conductive or semiconductive layer of the plurality of layers.
  • the device under test is configured as a vertical LED and in some embodiments includes at least one light-emitting layer sandwiched between an isolation layer and a light exit layer, wherein the isolation layer includes a first contact and the light exit layer includes a second contact.
  • the light exit layer comprises an N-contact, the light exit layer preferably having a conductive or semiconductive material and the N-contact being applied thereto.
  • the insulating layer comprises a conductive or semiconductive region as a P contact.
  • an insulating layer is understood to be a non-transmissive or else a light-reflecting layer.
  • the at least one of several layers, with which the test component is connected to surrounding areas of the wafer element comprises at least parts of the light-emitting layer.
  • the at least one of a plurality of layers with which the optoelectronic device is connected to surrounding areas of the wafer element comprises the light-transmissive conductive layer.
  • the at least one electrical connection means makes contact with the contact surface in the insulating layer. In one embodiment of the invention, the at least one electrical connection means contacts the contact surface in the insulation layer by means of a solder. In some aspects, the solder is disposed on the test wafer. In some aspects, the test wafer is provided with a number of such electrical connection means, which are designed in such a way that they correspond to the test devices on the production wafer.
  • a method for testing parts of a wafer comprising the steps a) providing a wafer with a multiplicity of wafer elements, each of which comprises an optoelectronic component and a test structure assigned to the component for testing the component for one optical and/or electrical parameters b) separating at least a portion of the plurality of wafer elements to form a test array; c ) connecting at least one of the plurality of wafer elements of the test array to a test substrate ; d) energizing the optoelectronic component of the at least one connected wafer element; e) Measuring at least one optical and/or electrical parameter of the optoelectronic component(s) supplied with current.
  • a method step a1 the removal of the production substrate , is carried out .
  • a solder for connecting the at least one of the wafer elements of the test array to the test substrate, can be applied to a conductive substrate such that a voltage applied between the conductive substrate and the N-contact on the light exit layer opens the optoelectronic device of the at least one connected wafer element causes the test substrate to emit radiation.
  • This light can be recorded and evaluated. On the basis of this evaluation, for example, the color, the quantum efficiency and other properties of the test component can be determined and the corresponding properties of the production components can be inferred from these.
  • a test structure is built up on the LED product wafer.
  • the test structure is then removed and installed analogously to the production of a p-LED chip.
  • the test structures with the test components are removed from the finished product wafer and mounted on a test wafer.
  • the reliability test can be carried out without delay by further processes.
  • the test structure with the associated test component has the same physical properties as the isolated chip. In this way, several thousand chips can be mounted simultaneously.
  • FIG. 1 shows a first exemplary embodiment of a wafer according to the invention in a three-dimensional representation
  • FIG. 2 shows a second exemplary embodiment of a wafer according to the invention in a three-dimensional representation
  • FIG. 3-5 manufacturing steps of the wafer
  • FIG. 6 shows a sketch of the manufacture of the production wafer
  • FIG. 7 shows a sketch of the assembly of the test wafer
  • FIG. 8 shows a section of a test array according to the invention in a three-dimensional view
  • FIG. 9 shows a flow chart of an exemplary embodiment of a method according to the invention.
  • FIG. 1 shows a section of a production or manufacturing wafer 1 on which a large number of production components and a large number of test components together with the associated test structure 9 are applied.
  • the production wafer 1 comprises a production substrate 2 on which, among other things, a functional layer sequence 6 for the production of light-emitting diodes 4 as optoelectronic components is applied.
  • the light-emitting diodes 4 are so-called p-LEDs.
  • Light-emitting diodes 4 are understood here to mean, in particular, the semiconductor structures on the production wafer 1, which can finally be mounted individually as p-LEDs.
  • p LEDs are also manufactured on the production wafer, which are embedded in a test structure 9, or form part of such. These p-LEDs are called test devices or as test LEDs.
  • the layer sequence comprises an insulation layer 5 itself, which is applied to the production substrate 2, to which a functional layer sequence 6 comprising layers that form a p/n junction, connects, which finally consists of a light-transmitting conductive contact layer 7, for example made of ITO. is covered .
  • a functional layer sequence 6 comprising layers that form a p/n junction, connects, which finally consists of a light-transmitting conductive contact layer 7, for example made of ITO. is covered .
  • the production substrate 2 also comprises a multitude of wafer elements 8 , see FIG. 8 , which in turn each comprise a light-emitting diode 4 and a test structure 9 .
  • the light-emitting diodes 4 are separated from the surrounding wafer element 8 by trenches 10 .
  • the Trenches are separated from the surrounding wafer element 8 by trenches 10 .
  • the 10 surround the light-emitting diodes 4 on all sides apart from a connection to the test structure 9 , referred to here as the anchor structure 11 .
  • the light-emitting diode 4 and the respective test structure 9 of some or all of the wafer elements 8 are above the anchor structure
  • the anchor structure 9 includes the light-transmitting conductive layer 7 and optionally parts of the light-emitting diode layer 6 .
  • each light-emitting diode 4 can be surrounded by the wafer element 8 or, as shown in FIG. 2, a web 12 can have been removed, as is the case in FIG.
  • the layer sequence as shown in FIG. 1 or 2 is first produced.
  • both the production components and the test components together with the test structures are manufactured on the wafer.
  • the test structures are distributed over the wafer in order to be able to derive the best possible and most concrete information about the optical and electrical parameters of the production components from the properties of the test components.
  • test array 13 as shown in FIG. 8 is removed from the remaining production wafer 1 .
  • the test array 13 is then, as will be described in more detail below, connected to a test wafer 14, which is then contacted and subjected to current via the contacts, so that some, a large number or all of the light-emitting diodes 4 of the test array 13 emit light whose pa Parameters such as wavelength spectrum, intensity, color locus, voltage drop, power consumption and the like can be measured using methods known per se.
  • Figures 3 to 5 show basic sketches for manufacturing steps of the production wafer 1.
  • a sapphire substrate 15 is provided with the functional layer sequence 6 and correspondingly p/n doped.
  • An insulation layer 5 made of SiO 2 is applied to the functional layer sequence 6, into which a p-contact area 16 is incorporated.
  • the contact surface 16 connects the p-doped layer of the functional layer sequence to a metal layer 17 which is applied to the contact surface 16 and the insulation layer 5 .
  • This can be gold or another suitable metal or other conductive substance, for example.
  • Part of the functional layer sequence is now removed on one side and a holding structure 25 is formed in this way. This can be done by an etching process, with the removed region separating the p-doped side and the active zone of the functional layer sequence (indicated by the dashed line) and extending into the n-doped layer of the layer sequence 6 .
  • the metal layer 17 and the insulation layer 5 are now provided with a sacrificial layer 18, which is followed by a layer 19 of BCB.
  • the sapphire substrate 15 is now removed, as sketched in FIG. This is provided with an n-contact 20 lying outside the emission area.
  • the BCB layer 19 is applied to a silicon wafer 25, which forms a test wafer and can contain contact structures or other elements, for example.
  • the release layer 18 is then removed by etching and the BCB layer 19 is removed by means of the silicon wafer 25 .
  • the remaining wafer structure comprising the functional layer sequence 6 of the test component with on the one hand the insulation layer 5 with contact area 16 and metal layer 17 and on the other hand the light-transmissive conductive layer 7 and the N-contact 20 is placed on the test wafer 14 as shown in Figure 7, which is a conductive substrate 21 made of silicon, for example, which is provided with an insulating layer 22 that has openings 23 in which the conductive layer 21 is provided with a solder 24 made of Au or Sn, for example.
  • test wafer 14, equipped as described above with a plurality of wafer elements 8 that are part of the test array 13, can now be subjected to a voltage via the n-contact 20 and the conductive substrate 21, the voltage being connected to the respective test structure 9 by means of an anchor structure 11 LEDs 4 connected to a wafer element 8 are caused to emit radiation.
  • FIG. 8 shows a test array 13 comprising a plurality of wafer elements 8 before connection to the test wafer 14. After the test array 13 has been coupled to the correspondingly designed test wafer 14, as described with reference to FIGS. 6 and 7, all the LEDs 4 in the test array 13 shown in FIG.
  • the test array 13 is removed from the production wafer 1 using standard separation methods and comprises up to several hundred or thousand light-emitting diodes.
  • FIG. 9 shows a flow chart of an exemplary embodiment of a method according to the invention for testing parts of a wafer. This includes the steps a) providing a production wafer 1 with a multiplicity of wafer elements 8, at least some of which each comprise a light-emitting diode 4, a test structure 9 and an anchor structure 11; b) Separation of a part of the wafer elements 8 to form a test array 13; c) connecting the test array 13 and thus the wafer elements contained therein to a test substrate; d) energizing at least one of the light-emitting diodes 4 of the test array 13; e) measuring at least one parameter of the current-carrying light-emitting diode(s) 4;
  • test components can be removed from a production wafer in a simple process and quickly tested for functionality and other properties.
  • test time not only can the test time as such be reduced because further processing of the test components is no longer necessary, but further process steps for the optoelectronic components on the production wafer can also be adapted if necessary.
  • the test components are attached via an anchor structure, which on the one hand separates the test components from other optoelectronic components and on the other hand is so similar to the contacts of the optoelectronic components that the test detects the electrical and optical properties of the test component and from these to the other components can be inferred.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Die Erfindung betrifft einen Wafer (1) umfassend eine Vielzahl von optoelektronischen Bauelementen (4), wobei der Wafer (1) Mittel zur Prüfung mindestens eines der optoelektronischen Bauelemente (4) auf mindestens einen Parameter umfasst

Description

VORRICHTUNG UND VERFAHREN ZUM TESTEN OPTOELEKTRONISCHER BAUELEMENTE
Die vorliegende Anmeldung nimmt die Priorität der deutschen Erstanmeldung DE 10 2021 130 077 vom 17 . November 2021 in Anspruch, deren Offenbarungsgehalt hiermit durch Rückbezug mit auf genommen wird .
Die vorliegende Erfindung betrifft einen Wafer umfassend eine Vielzahl von optoelektronischen Bauelementen, eine Anordnung zum Testen optoelektronischer Bauelemente sowie ein Verfahren zum Verfahren zum Testen von Teilen eines Wafers .
HINTERGRUND
Um einen Zuverlässigkeitstest bei p-LEDs durchzuführen, ist es derzeit erforderlich, einige p-LEDs eines fertig prozessierten Wafers zu entnehmen, auf einen Trägerwafer zu transferieren, den n-Kontakt herzustellen, den Wafer zu dünnen Rückseitenbearbeitung zu vereinzeln und dann auf eine weitere Plattform mit Wirebonds zu montieren . Dies bedeutet einen nicht unerheblichen Mehraufwand, um eine Statistik für die Auswahlwahrscheinlichkeit bestimmen zu können . Daneben benötigen die zusätzlichen Fertigungsschritte zur Vorbereitung der zu testenden Bauelemente eine gewisse Zeit , in der die übrigen Bauelemente auf dem Produktionswafer nicht weiter prozessiert werden können .
Eine Aufgabe der Erfindung ist es daher, das Testen eines Wafers in kürzerer Zeit und einfacher durchführen zu können .
ZUSAMMENFASSUNG DER ERFINDUNG
Dieses Problem wird durch einen Wafer nach Anspruch 1 , eine Anordnung nach Anspruch 13 und ein Verfahren nach Anspruch 16 gelöst . Bevorzugte Ausführungsformen, Ausgestaltungen oder Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben . Der Erfinder schlägt dabei vor bereits auf dem Produktionswafer , Teststrukturen zu implementieren, so dass diese für den späteren Test entweder direkt auf dem Produktionswafer getestet oder auf einfache Weise von diesem abgelöst und ohne weitere Fertigungsschritte weiter benutzt werden können . Da die vorgeschlagene Teststruktur nahezu identisch mit den p-LEDs bzw . den optoelektronischen Bauelementen auf dem Produktionswafer sind, und ein Kontakt , beispielsweise der n-Kontakt auf der Teststruktur bereits ausgebildet ist , werden weitere aufwendige Fertigungsschritte nicht oder nur noch teilweise benötigt . Der gesamte Ablauf für den Testvorgang wird somit stark verkürzt und die Fehlereinflussgrößen reduziert .
Das oben genannte Problem wird insbesondere gelöst durch einen Wafer umfassend eine Vielzahl von optoelektronischen Bauelementen, wobei der Wafer Mittel zur Prüfung mindestens eines der optoelektronischen Bauelemente auf mindestens einen Parameter umfasst .
Mit anderen Worten wird vorgeschlagen, dass bereits der Produktionswafer, d . h . der Wafer , auf dem die optoelektronischen Bauelemente gefertigt werden, so ausgestaltet wird, dass damit einzelne oder auch abschnittweise zusammenhängende optoelektronische Bauelemente getestet werden können, ohne diese nach einer Entnahme in weiteren Fertigungsschritten entsprechend vorzubereiten .
Dabei sind mit Vorteil die zum Testen vorgesehenen Bauelemente im Wesentlichen gleich aufgebaut , wie die weiteren für die Produktion vorgesehenen optoelektronischen Bauelemente . In ähnlicher Art sind auch die Mittel zur Prüfung ähnlich aufgebaut , wie beispielsweise die spätere Kontaktierung der für die Produktion vorgesehenen optoelektronischen Bauelemente . Auf diese Weise wird der Einfluss bei unterschiedlichem Aufbau weitestgehend minimiert . Diese für den Test vorgesehenen optoelektro- nischen Bauelemente werden im Folgenden vereinfach als Testbauelemente bezeichnet , währen die weiteren auf dem Wafer gefertigten Bauelemente nur als optoelektronischen Bauelemente oder als Produktionsbauelemente bezeichnet werden .
Die Mittel zur Prüfung umfassen in einer Ausführungsform der Erfindung Kontaktelemente , mit denen mindestens eines der Testbauelemente mit elektrischem Strom versorgbar ist . in diesem Zusammenhang können die Kontaktelemente auf einer Oberseite des Wafers angeordnet sein .
Der Wafer umfasst in einer Ausführungsform der Erfindung eine Vielzahl von Waferelementen, die j eweils ein optoelektronisches Bauelement als Testbauelemente sowie eine diesem zugeordnete Teststruktur umfassen . In diesem Zusammenhang können die Testbauelemente und die zugehörigen Teststrukturen über den Wafer in einer definierten Art und Weise verteilt sein . Ihre Position wird somit in einigen Aspekten durch Eigenschaften des Reaktors beeinflusst , in dem der Wafer gefertigt wird . Weitere Einflussparameters sind das Materialsystem, Art und weise der Dotierung und weitere . Dabei bilden in einigen Aspekten die Testbauelemente und die zugehörigen Teststrukturen j eweils eine Stichprobe , aus der dann auf das Verhalten und die Eigenschaften der Produktionsbauelemente geschlossen werden kann .
Das Testbauelement ist in einer Ausführungsform der Erfindung über eine Ankerstruktur mit der Teststruktur elektrisch gekoppelt .
Die für den Funktionstest vorgesehenen optoelektronischen Bauelemente umfassen in einer Ausführungsform der Erfindung einen funktionellen Schichtenstapel mit mehreren Halbleiterschichten und einer dazwischen angeordneten aktiven Schicht . Der Schichtenstapel ist auf einem Fertigungssubstrat angeordnet , wobei j edes Testbauelement durch einen Graben bereichsweise vom um- gebendem Material der Teststruktur getrennt ist und wobei mindestens eines der Testbauelemente über die Ankerstruktur mit umgebenden Bereichen der Test-struktur verbunden ist .
In einigen Aspekten ist dabei die aktive Schicht durchbrochen, so dass die Ankerstruktur lediglich durch einen Teil der Schichten des Schichtenstapels gebildet wird . Die Ankerstruktur umfasst in einer Ausführungsform der Erfindung mindestens eine leitende oder halbleitende Schicht der mehreren Schichten .
Das Testbauelement ist in einigen Aspekten als vertikale LED ausgebildet und umfasst in einigen Ausführungsf orme zumindest eine Licht emittierende Schicht , die zwischen einer Isolationsschicht und einer Lichtaustrittschicht angeordnet ist , wobei die Isolationsschicht einen ersten Kontakt umfasst und die Lichtaustrittschicht einen zweiten Kontakt umfasst .
Die Lichtaustrittschicht umfasst in einer Ausführungsform der Erfindung einen N-Kontakt , wobei die Lichtaustrittschicht vorzugsweise ein leitendes oder halbleitendes Material aufweist und der N-Kontakt darauf aufgebracht ist .
Die Isolationsschicht umfasst in einer Ausführungsform der Erfindung einen leitenden oder halbleitenden Bereich als P-Kon- takt . Als Isolationsschicht wird in diesem Fall eine nichtdurchlässige oder auch eine lichtreflektierende Schicht verstanden .
In einer Ausführungsform nach dem vorgeschlagenen Prinzip ist vorgesehen, dass die mindestens eine von mehreren Schichten, mit denen das Testbauelement mit umgebenden Bereichen des Waferelements verbunden ist , zumindest Teile der Licht emittierende Schicht umfasst . Die mindestens eine von mehreren Schichten, mit denen das optoelektronische Bauelement mit umgebenden Bereichen des Waferelements verbunden ist , umfasst in einigen Aspekten die lichtdurchlässige leitende Schicht . Das eingangs genannte Problem wird auch gelöst durch eine Anordnung zum Testen dafür vorgesehener optoelektronischer Bauelemente , im Folgenden als Testbauelemente benannt umfassend mindestens ein Waferelement nach dem vorgeschlagenen Prinzip , wobei die Anordnung einen Prüfwafer mit zumindest einem elektrischen Anschlussmittel umfasst , das leitend mit einem der Kontakte zumindest eines der Testbauelemente verbunden ist .
Das zumindest eine elektrische Anschlussmittel kontaktiert in einer Ausführungsform der Erfindung die Kontaktfläche in der Isolationsschicht . Das zumindest eine elektrische Anschlussmittel kontaktiert die Kontaktfläche in der Isolationsschicht in einer Ausführungsform der Erfindung mittels eines Lots . Das Lot ist in einigen Aspekten auf dem Prüfwafer angeordnet . In einigen Aspekten ist der Prüfwafer mit mehreren derartigen elektrischen Anschlussmitteln versehen, die so ausgestaltet sind, dass sie zu den Testbauelementen auf dem Produktionswafer korrespondieren .
Das eingangs genannte Problem wird auch gelöst durch ein Verfahren zum Testen von Teilen eines Wafers , umfassend die Schritte a ) Bereitstellen eines Wafers mit einer Vielzahl von Waferelementen, die j eweils ein optoelektronisches Bauelement sowie eine dem Bauelement zugeordnete Teststruktur umfassen zum Testen des Bauelements auf einen optischen und/oder elektrischen Parameter b ) Vereinzeln wenigstens eines Teiles der Vielzahl von Waferelementen zu einem Testarray; c ) Verbinden mindestens eines der Vielzahl von Waferelemente des Testarrays mit einem Testsubstrat ; d) Bestromen des optoelektronische Bauelements des mindestens einen verbundenen Waferelements ; e ) Messen mindestens eines optischen und/oder elektrischen Parameters der/des bestromten optoelektronische Bauelemente / Bauelements . Zwischen den Verfahrensschritten a ) und b ) wird ggf . ein Verfahrensschritt al ) , das Entfernen des Fertigungssubstrats , durchgeführt .
Zum Verbinden des mindestens einen der Waferelemente des Testarrays mit dem Testsubstrat kann in einigen Aspekten ein Lot auf ein leitendes Substrat aufgebracht werden, sodass eine zwischen dem leitenden Substrat und dem N-Kontakt an der Lichtaustrittschicht angelegten Spannung das optoelektronische Bauelement des mindestens einen verbundenen Waferelements auf dem Testsubstrat zur Abgabe einer Strahlung bringt . Dieses Licht kann erfasst und ausgewertet werden . Auf Basis dieser Auswertung kann beispielsweise die Farbe , die Quanteneffizienz und andere Eigenschaften des Testbauelements bestimmt und aus diesen auf die entsprechenden Eigenschaften der Produktionsbauelemente zurückgeschlossen werden .
Erfindungsgemäß erfolgt der Aufbau einer Teststruktur auf dem LED Produktwafer . Sodann erfolgt die Entnahme und die Montage der Teststruktur analog der Fertigung einem p-LED Chip . Dem fertigen Produktwafer werden die Teststrukturen mit den Testbauelementen entnommen und auf einen Testwafer montiert . Der Zuverlässigkeitstest kann ohne Verzögerung durch weitere Prozesse erfolgen . Die Teststruktur mit dem zugeordneten Testbauelement hat physikalisch die gleichen Eigenschaften wie der vereinzelte Chip . Es können auf diese Weise mehrere tausend Chips gleichzeitig montiert werden .
KURZE BESCHREIBUNG DER ZEICHNUNGEN Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert . Dabei zeigen :
Figur 1 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Wafers in einer räumlichen Darstellung; Figur 2 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Wafers in einer räumlichen Darstellung;
Figur 3 - 5 Fertigungsschritte des Wafers ;
Figur 6 eine Skiz ze zur Fertigung des Produktionswafers ;
Figur 7 eine Skiz ze zur Montage des Prüfwafers ;
Figur 8 einen Ausschnitt aus einem erfindungsgemäßen Testarrays in einer räumlichen Ansicht ;
Figur 9 ein Ablauf diagramm eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens .
DETAILLIERTE BESCHREIBUNG
Die folgenden Ausführungsformen und Beispiele zeigen verschiedene Aspekte und ihre Kombinationen nach dem vorgeschlagenen Prinzip . Die Ausführungsformen und Beispiele sind nicht immer maßstabsgetreu . Ebenso können verschiedene Elemente vergrößert oder verkleinert dargestellt werden, um einzelne Aspekte hervorzuheben . Es versteht sich von selbst , dass die einzelnen Aspekte und Merkmale der in den Abbildungen gezeigten Ausführungsformen und Beispiele ohne weiteres miteinander kombiniert werden können, ohne dass dadurch das erfindungsgemäße Prinzip beeinträchtigt wird . Einige Aspekte weisen eine regelmäßige Struktur oder Form auf . Es ist zu beachten, dass in der Praxis geringfügige Abweichungen von der idealen Form auftreten können, ohne j edoch der erfinderischen Idee zu widersprechen .
Außerdem sind die einzelnen Figuren, Merkmale und Aspekte nicht unbedingt in der richtigen Größe dargestellt , und auch die Proportionen zwischen den einzelnen Elementen müssen nicht grundsätzlich richtig sein . Einige Aspekte und Merkmale werden hervorgehoben, indem sie vergrößert dargestellt werden . Begriffe wie "oben" , "oberhalb" , "unten" , "unterhalb" , "größer" , "kleiner" und dergleichen werden j edoch in Bezug auf die Elemente in den Figuren korrekt dargestellt . So ist es möglich, solche Beziehungen zwischen den Elementen anhand der Abbildungen abzuleiten .
Figur 1 zeigt einen Ausschnitt aus einem Produktions- oder Fertigungswafer 1 auf dem zum einen eine Vielzahl von Produktionsbauelementen und zum anderen eine Vielzahl von Testbauelementen nebst zugeordneter Teststruktur 9 aufgebracht ist . Der Produktionswafer 1 umfasst ein Fertigungssubstrat 2 , auf dem unter anderem eine funktionelle Schichtenfolge 6 zur Herstellung von Leuchtdioden 4 als optoelektronische Bauelemente aufgebracht ist . Die Leuchtdioden 4 sind sogenannte p-LEDs . Unter Leuchtdioden 4 werden hier insbesondere die Halbleiterstrukturen auf dem Fertigungswafer 1 verstanden, die schließlich vereinzelt als p-LEDs montierbar sind . Neben diesen p-LEDs sind auf dem Fertigungswafer aber auch p LED gefertigt , die in einer Teststruktur 9 eingebettet sind, bzw . einen Teil einer solchen bilden . Diese p-LEDs werden als Testbauelemente oder als Test-LEDs bezeichnet .
Die Schichtenfolge umfasst eine Isolationsschicht 5 aus Sich , die auf das Fertigungssubstrat 2 aufgebracht ist , an die sich eine funktionelle Schichtenfolge 6 umfassend Schichten, die einen p/n Übergang ausbilden, anschließt , welche schließlich von einer lichtdurchlässigen leitenden Kontaktschicht 7 , beispielsweise aus ITO, bedeckt ist . Ein derartiger Aufbau einer Leuchtdiode ist an sich bekannt , daher wird auf deren detaillierten Aufbau, deren Fertigung und Bereitstellung für weitere Verfahrensschritte hier nicht näher eingegangen . Ebenso sind Abwandlungen und Ausgestaltungen derartiger Schichtenfolgen bekannt . Es sei j edoch in diesem Zusammenhang erwähnt , dass es sich bei den p-LEDs in diesem Beispiel insbesondere um sogenannte vertikale Bauelemente handelt , d . h . p-LEDs deren j eweilige Anschluss kontakte auf zwei unterschiedlichen Seiten liegen . Das Fertigungssubstrat 2 umfasst neben der Vielzahl an Produktionsbauelementen auch eine Vielzahl von Waferelementen 8 , siehe dazu Figur 8 , welche wiederum j eweils eine Leuchtdiode 4 sowie eine Teststruktur 9 umfassen . Die Leuchtdioden 4 sind durch Gräben 10 von dem umgebenden Waferelement 8 getrennt . Die Gräben
10 umgeben die Leuchtdioden 4 allseitig abgesehen von einer Verbindung mit der Teststruktur 9 , hier als Ankerstruktur 11 bezeichnet . Die Leuchtdiode 4 und die j eweilige Teststruktur 9 einiger oder aller Waferelemente 8 sind über die Ankerstruktur
11 elektrisch leitend miteinander verbunden . Die Ankerstruktur 9 umfasst die lichtdurchlässige leitende Schicht 7 und optional Teile des Leuchtdiodenlayers 6 .
Jeder Leuchtdiode 4 kann, wie in Figur 1 gezeigt , von dem Waferelement 8 umgeben sein oder es kann, wie in Figur 2 gezeigt , ein Steg 12 wie in Figur 1 vorhanden entfernt worden sein .
Bei der Fertigung des Produktionswafers 1 wird zunächst die Schichtenfolge wie in Figur 1 oder 2 dargestellt hergestellt . Dabei erden sowohl die Produktionsbauelemente als auf die Testbauelemente nebst den Teststrukturen auf dem Wafer gefertigt . Die Teststrukturen sind über den Wafer verteilt , um möglichst gute und konkrete Aussagen über die optischen und elektrischen Parameter der Produktionsbauelemente aus den Eigenschaften der Testbauelemente ableiten zu können .
Nach der Fertigung wird das Fertigungssubstrat 2 entfernt . Aus dem verbliebenen Produktionswafer 1 wird ein Testarray 13 wie in Figur 8 gezeigt entnommen . Das Testarray 13 wird sodann, wie nachfolgend näher beschrieben wird, mit einem Prüfwafer 14 verbunden, dieser wird dann kontaktiert , über die Kontakte mit Strom beaufschlagt , sodass einige , eine Vielzahl oder alle Leuchtdioden 4 des Testarrays 13 Licht abstrahlen, dessen Pa- rameter wie Wellenlängenspektrum, Intensität , Farbort , Spannungsabfall , Stromverbrauch und dergleichen mit an sich bekannten Verfahren gemessen werden können .
Die Figuren 3 bis 5 zeigen Prinzips kizzen für Fertigungsschritte des Produktionswafers 1 . Zunächst wird beispielsweise ein Saphirsubstrat 15 mit der funktionellen Schichtenfolge 6 versehen und entsprechend p/n dotiert . Auf der funktionellen Schichtenfolg 6 wird eine Isolationsschicht 5 aus SiO2 aufgebracht , in die eine p-Kontaktf läche 16 eingearbeitet wird . Die Kontaktfläche 16 verbindet in diesem Fall die p-dotierte Schicht der funktionellen Schichtenfolge mit einer Metallschicht 17 , die auf die Kontaktfläche 16 und die Isolationsschicht 5 aufgebracht ist . Dies kann beispielsweise Gold oder ein anderes geeignetes Metall oder anderer leitender Stoff sein .
An einer Seite wird nun ein Teil der funktionellen Schichtenfolge entfernt und so eine Haltestruktur 25 ausgebildet . Dies kann durch einen Ätzprozess erfolgen, wobei der entfernte Bereich, die p-dotierte Seite sowie die aktive Zone der funktionellen Schichtenfolge ( angedeutet durch die gestrichelte Linie ) durchtrennt und bis in die n-dotierte Schicht der Schichtenfolge 6 reicht .
Die Metallschicht 17 und die Isolationsschicht 5 werden nun mit einem Opferschicht 18 versehen, woran sich eine Schicht 19 aus BCB anschließt .
Das Saphirsubstrat 15 wird nun wie in Figur 6 s kizziert entfernt und auf die nun frei liegende Oberfläche der funktionellen Schichtenfolge 6 wird die lichtdurchlässige leitende Schicht 7 aufgebracht . Diese wird mit einem außerhalb der Emissionsfläche liegenden n-Kontakt 20 versehen . Die BCB-Schicht 19 wird auf einen Siliziumwafer 25 aufgebracht , welcher einen Testwafer bildet und beispielsweise Kontaktstrukturen oder andere Elemente beinhalten kann . Der Releaselayer 18 wird sodann durch Ätzen entfernt und die BCB-Schicht 19 vermittels des Siliziumwafers 25 entfernt . Die verbleibende Waferstruktur umfassend die funktionelle Schichtenfolge 6 des Testbauelements mit einerseits der Isolationsschicht 5 mit Kontaktfläche 16 und Metallschicht 17 sowie andererseits der lichtdurchlässigen leitenden Schicht 7 und dem N-Kontakt 20 wird wie in Figur 7 gezeigt auf den Prüfwafer 14 aufgesetzt , der ein leitendes Substrat 21 beispielsweise aus Silizium umfasst , die mit einer Isolationsschicht 22 versehen ist , die Öffnungen 23 aufweist , in denen die leitende Schicht 21 mit einem Lot 24 beispielsweise aus Au oder Sn versehen ist .
Der wie zuvor beschrieben mit mehreren Waferelementen 8 , die Teil des Testarrays 13 sind, bestückte Prüfwafer 14 kann nun über den n-Kontakt 20 sowie das leitende Substrat 21 mit einer Spannung beaufschlagt werden, wobei die mittels einer Ankerstruktur 11 mit der j eweiligen Teststruktur 9 eines Waferelement 8 verbundenen Leuchtdioden 4 zur Strahlungsabgabe veranlasst werden .
Figur 8 zeigt ein Testarray 13 umfassend mehrere Waferelemente 8 vor der Verbindung mit dem Prüfwafer 14 . Nach der Anhand der Figuren 6 und 7 beschriebenen Kopplung des Testarray 13 mit dem entsprechend gestalteten Prüfwafer 14 werden in dem in Figur 8 gezeigten Testarray 13 sämtliche LEDs 4 bei Anlegen einer Spannung zwischen N-Kontakt 20 und leitendem Substrat 21 zum Leuchten bestromt .
Das Testarray 13 wird mit gängigen Vereinzelungsverfahren aus dem Produktionswafer 1 entnommen und umfasst bis zu mehreren hundert oder tausend Leuchtdioden .
Figur 9 zeigt ein Ablauf diagramm eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zum Testen von Teilen eines Wafers . Dieses umfasst die Schritte a ) Bereitstellen eines Produktionswafers 1 mit einer Vielzahl von Waferelementen 8 , von denen zumindest ein Teil j eweils eine Leuchtdiode 4 , eine Teststruktur 9 sowie eine Ankerstruktur 11 umfassen; b ) Vereinzeln eines Teiles der Waferelemente 8 zu einem Testarray 13 ; c ) Verbinden des Testarrays 13 und damit der darin enthaltenen Waferelemente mit einem Testsubstrat ; d) Bestromen mindestens einer der Leuchtdioden 4 des Testarrays 13 ; e ) Messen mindestens eines Parameters der/des bestromten Leuchtdioden 4 ;
Zwischen den Verfahrensschritten a ) und b ) wird in einem Verfahrensschritt al ) ggf . das Fertigungssubstrat entfernt .
Auf diese Weise wird zum einen ein Verfahren geschaffen, mit der Testbauelemente in einem einfachen Ablauf einem Produktionswafer entnommen und schnell auf Funktionsfähigkeit und andere Eigenschaften getestet werden können . Dadurch kann nicht nur die Testzeit als solches reduziert werden, weil ein weiteres Prozessieren der Testbauelemente entfällt , sondern weitere Prozessschritte für die optoelektronischen Bauelemente auf dem Fertigungswafer können gegebenenfalls angepasst werden . Die Testbauelemente sind dabei über eine Ankerstruktur befestigt , die zum einen die Testbauelemente von weiteren optoelektronischen Bauelementen trennt und zum anderen dennoch so ähnlich zu den Kontaktierungen der optoelektronischen Bauelemente ist , dass durch den Test die elektrischen und optischen Eigenschaften des Testbauelements erfasst und von diesen auf die übrigen Bauelemente zurückgeschlossen werden kann . BEZUGSZEICHENLISTE
1 Produktionswafer
2 Fertigungssubstrat
3 Schichtenfolge
4 Leuchtdiode
5 Isolationsschicht
6 Leuchtdiodenlayer
7 lichtdurchlässige leitende Schicht
8 Waferelement
9 Teststruktur
10 Graben
11 Ankerstruktur
12 Steg
13 Testarray
14 Prüfwafer
15 Saphirsubstrat
16 Kontaktfläche ( P-Kontakt )
17 Metallschicht
18 Releaselayer
19 Schicht aus BCB
20 N-Kontakt
21 leitendes Substrat
22 Isolationsschicht
23 Öffnung
24 Lot
25 Haltestruktur
25 Siliziumwafer

Claims

PATENTANS PRÜCHE Wafer (1) umfassend eine Vielzahl von optoelektronischen Bauelementen (4) , dadurch gekennzeichnet, dass der Wafer (1) Mittel zur Prüfung mindestens eines der optoelektronischen Bauelemente (4) auf mindestens einen, insbesondere optischen und/oder elektrischen Parameter umfasst. Wafer nach Anspruch 1, dadurch gekennzeichnet, dass die Mittel zur Prüfung Kontaktelemente (9, 11, 20, 21, 24) umfassen, mit denen mindestens eines der optoelektronischen Bauelemente (4) mit elektrischem Strom versorgbar ist. Wafer nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass dieser eine Vielzahl von Waferelementen (8) umfasst, die jeweils ein optoelektronisches Bauelement (4) sowie eine Teststruktur (9) umfassen . Wafer nach Anspruch 3, dadurch gekennzeichnet, dass das optoelektronische Bauelement (4) über eine Ankerstruktur (11) mit der Teststruktur (9) elektrisch gekoppelt ist. Wafer nach Anspruch 4, dadurch gekennzeichnet, dass die optoelektronischen Bauelemente (4) mehrere Schichten (3, 5, 6, 7) umfassen, die gestapelt auf einem Fertigungssubstrat (2) angeordnet sind, wobei jedes optoelektronische Bauelement (4) durch einen Graben (10) bereichsweise vom umgebendem Material der Teststruktur (9) getrennt ist, wobei mindestens eines der optoelektronischen Bauelemente (4) über die Ankerstruktur (11) mit umgebenden Bereichen der Teststruktur (9) verbunden ist. Wafer nach Anspruch 5, dadurch gekennzeichnet, dass die Ankerstruktur (11) mindesten eine leitende oder halbleitende Schicht (6, 7) der mehreren Schichten (3, 5, 6, 7) umfasst. Wafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das optoelektronische Bauelement (4) zumindest eine Licht emittierende Schicht
(6) umfasst, die zwischen einer Isolationsschicht (5) und einer Lichtaustrittschicht (7) angeordnet ist, wobei die Isolationsschicht (5) einen ersten Kontakt (16) umfasst und die Lichtaustrittschicht (7) einen zweiten Kontakt (20) umfasst. Wafer nach Anspruch 7, dadurch gekennzeichnet, dass die Lichtaustrittschicht
(7) einen N-Kontakt (20) umfasst. Wafer nach Anspruch 7, dadurch gekennzeichnet, dass die Lichtaustrittschicht
(7) aus einem leitenden oder halbleitenden Material besteht und der N-Kontakt (20) darauf aufgebracht ist. Wafer nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Isolationsschicht (5) einen leitenden oder halbleitenden Bereich (16) als P- Kontakt umfasst. Wafer nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die mindestens eine von mehreren Schichten, mit denen das optoelektronische Bauelement (4) mit umgebenden Bereichen des Waferelements
(8) verbunden ist, zumindest Teile der Licht emittierende Schicht (6) umfasst. Wafer nach Anspruch 11, - 16 - dadurch gekennzeichnet, dass die mindestens eine von mehreren Schichten, mit denen das optoelektronische Bauelement (4) mit umgebenden Bereichen des Waferelements verbunden ist, die lichtdurchlässige leitende Schicht (7) umfasst . Anordnung zum Testen optoelektronischer Bauelemente umfassend mindestens ein Waferelement (8) nach einem der Ansprüche 7 bis 12, wobei die Anordnung einen Prüfwafer (14) mit zumindest einem elektrischen Anschlussmittel (24) umfasst, das leitend mit einem der Kontakte (16) zumindest eines der optoelektronischen Bauelemente (4) verbunden ist. Anordnung nach Anspruch 13, dadurch gekennzeichnet, dass das zumindest eine elektrische Anschlussmittel (24) die Kontaktfläche (16) in der Isolationsschicht (5) kontaktiert. Anordnung nach Anspruch 14, dadurch gekennzeichnet, dass das zumindest eine elektrische Anschlussmittel (24) die Kontaktfläche (16) in der Isolationsschicht (5) mittels eines Lots (24) kontaktiert . Verfahren zum Testen von Teilen eines Wafers (1) , umfassend die Schritte a) Bereitstellen eines Wafers (1) nach einem der Ansprüche 3 bis 12 b) Vereinzeln eines Teiles der Waferelemente (8) zu einem Testarray (13) ; c) Verbinden mindestens eines der Waferelemente (8) des Testarrays (13) mit einem Testsubstrat (21) ; d) Bestromen mindestens eines der optoelektronische Bauelemente (4) der Waferelemente (8) ; 17 e) Messen mindestens eines Parameters der/des bestromten optoelektronische ( n) Bauelemente (4) / Bauelements (4) . Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass zwischen den Verfahrensschritten a) und b) ein Verfahrensschritt al) , das Entfernen des Fertigungssubstrats (2) , durchgeführt wird. Verfahren nach Anspruch 16 oder 17, dadurch gekenn- zeichnet, dass zum Verbinden des mindestens einen der
Waferelemente (8) des Testarrays (13) mit dem Testsubstrat (21) ein Lot (24) auf ein leitendes Substrat (21) aufgebracht wird.
PCT/EP2022/082198 2021-11-17 2022-11-17 Vorrichtung und verfahren zum testen optoelektronischer bauelemente WO2023088999A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280076083.5A CN118265918A (zh) 2021-11-17 2022-11-17 用于测试光电子器件的设备和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021130077.0 2021-11-17
DE102021130077.0A DE102021130077A1 (de) 2021-11-17 2021-11-17 Vorrichtung und verfahren zum testen optoelektronischer bauelemente

Publications (1)

Publication Number Publication Date
WO2023088999A1 true WO2023088999A1 (de) 2023-05-25

Family

ID=84421630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/082198 WO2023088999A1 (de) 2021-11-17 2022-11-17 Vorrichtung und verfahren zum testen optoelektronischer bauelemente

Country Status (3)

Country Link
CN (1) CN118265918A (de)
DE (1) DE102021130077A1 (de)
WO (1) WO2023088999A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307441B2 (en) * 2002-05-15 2007-12-11 Samsung Electronics Co., Ltd. Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US20180261658A1 (en) * 2017-03-10 2018-09-13 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US10418331B2 (en) * 2010-11-23 2019-09-17 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
KR20210118180A (ko) * 2019-01-29 2021-09-29 오스람 옵토 세미컨덕터스 게엠베하 μ-LED, μ-LED 조립체, 디스플레이 및 이를 위한 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257958A (zh) 2020-02-11 2021-08-13 晶元光电股份有限公司 发光二极管测试电路、发光二极管测试方法及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307441B2 (en) * 2002-05-15 2007-12-11 Samsung Electronics Co., Ltd. Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US10418331B2 (en) * 2010-11-23 2019-09-17 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US20180261658A1 (en) * 2017-03-10 2018-09-13 X-Celeprint Limited Testing transfer-print micro-devices on wafer
KR20210118180A (ko) * 2019-01-29 2021-09-29 오스람 옵토 세미컨덕터스 게엠베하 μ-LED, μ-LED 조립체, 디스플레이 및 이를 위한 방법

Also Published As

Publication number Publication date
DE102021130077A1 (de) 2023-05-17
CN118265918A (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
EP2499668B9 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2012130900A1 (de) Optoelektronischer halbleiterchip
WO2013092308A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, anordnung und optoelektronisches halbleiterbauteil
DE102011056140A1 (de) Optoelektronischer Halbleiterchip
WO2017121701A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2010000224A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2018029110A1 (de) Optoelektronischer halbleiterchip
DE102012105176B4 (de) Optoelektronischer Halbleiterchip
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2023088999A1 (de) Vorrichtung und verfahren zum testen optoelektronischer bauelemente
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
DE102016112857A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102020202613A1 (de) Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung
DE102019114169A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE10162914A1 (de) Lichtemittierendes Halbleiterbauelement
WO2019121556A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2021122149A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
WO2020053344A1 (de) Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112020004635T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und das Halbleiterbauelement selbst
DE102021200897A1 (de) Waferverbund und verfahren zur herstellung einer vielzahl an halbleiterchips
WO2019211193A1 (de) Bauteil/bauteilverbund und deren herstellungsverfahren
DE112022003396T5 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22818351

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020247020052

Country of ref document: KR