CN113257958A - 发光二极管测试电路、发光二极管测试方法及制造方法 - Google Patents

发光二极管测试电路、发光二极管测试方法及制造方法 Download PDF

Info

Publication number
CN113257958A
CN113257958A CN202110163422.0A CN202110163422A CN113257958A CN 113257958 A CN113257958 A CN 113257958A CN 202110163422 A CN202110163422 A CN 202110163422A CN 113257958 A CN113257958 A CN 113257958A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
substrate
carrier plate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110163422.0A
Other languages
English (en)
Inventor
蔡佳珍
涂嘉良
李奇霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN113257958A publication Critical patent/CN113257958A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

一种发光二极管测试电路、发光二极管测试方法及制造方法，该制造方法包含提供基板，将基板的上表面分配为多个区域，其各设有发光二极管群组包含多个发光二极管，多个发光二极管群组包含第一发光二极管群组，多个发光二极管包含坏点发光二极管；形成测试电路于基板上，将多个发光二极管并联或串并联；用测试电路对第一发光二极管群组光电测试；记录坏点发光二极管的位置；提供终端载板或模块载板；及通过坏点发光二极管的位置，实施任一步骤：将坏点发光二极管自基板移除，再转移其他发光二极管至终端载板或模块载板；不转移坏点发光二极管，转移其他发光二极管至终端载板或模块载板；或转移发光二极管至终端载板或模块载板且修补坏点发光二极管。

Description

发光二极管测试电路、发光二极管测试方法及制造方法
技术领域
本发明涉及一种发光二极管测试电路、发光二极管测试方法及制造方法。
背景技术
在现有的发光二极管测量方法中，例如使用电激发光(electroluminescence,EL)测量发光二极管特性时，将探针作用于发光二极管的电极以提供测试电流，得到发光二极管的光电特性。具体而言，两探针的尖端分别接触发光二极管的p、n电极。然而，在小尺寸的发光二极管中，其电极的尺寸以及电极的间距也随之缩小，使用现有的探针及测量方式来对发光二极管进行测量显得困难。
发明内容
本发明公开一种发光二极管制造方法，包含：提供一基板，将基板的一上表面分配为多个区域，多个区域各设置有一发光二极管群组，其包含多个发光二极管，其中多个发光二极管群组包含一第一发光二极管群组，且第一发光二极管群组中的多个发光二极管包含一或多个坏点发光二极管；形成一测试电路于基板上，将第一发光二极管群组中的多个发光二极管形成并联或串并联；利用测试电路对第一发光二极管群组进行光电性测试；记录一或多个坏点发光二极管的一位置；提供一终端载板或一模块载板；以及通过一或多个坏点发光二极管的位置，实施下列任一步骤：将一或多个坏点发光二极管自基板移除，再转移第一发光二极管群组中的其他多个发光二极管至终端载板或模块载板；不转移一或多个坏点发光二极管，转移第一发光二极管群组中的其他多个发光二极管至终端载板或模块载板；或转移多个发光二极管至终端载板或模块载板，在终端载板或模块载板上修补一或多个坏点发光二极管。
本发明公开一种一种发光二极管制造方法，包含：提供一基板，将基板的一第一上表面分配为多个区域，多个区域各设置有一发光二极管群组，其包含多个发光二极管，其中多个发光二极管群组包含一第一发光二极管群组；提供一暂时载板，包含一第二上表面；形成一测试电路于第二上表面；将第一发光二极管群组从基板转移至第二上表面，使第一发光二极管群组中的多个发光二极管接合于测试电路并形成并联或串并联；以及利用测试电路对第一发光二极管群组进行光电性测试。
附图说明
图1为本发明一实施例的发光二极管制造方法的示意图；
图2为本发明一实施例发光二极管制造方法中一步骤的截面图；
图3为本发明一实施例发光二极管制造方法中一步骤的上视图；
图4A为本发明一实施例中单一区域内的点测电路图；
图4B为本发明另一实施例中单一区域内的点测电路图；
图4C为本发明另一实施例中单一区域内的点测电路图；
图4D为本发明另一实施例中单一区域内的点测电路图；
图5为本发明一实施例中发光二极管群组点亮的近场影像图；
图6为本发明一实施例发光二极管制造方法中一步骤的截面图；
图7为本发明一实施例的子晶片上视图。
符号说明
1 发光二极管
10 基板
10a 上表面
100 晶片
100’ 子晶片
101 暂时载板
12 半导体叠层
121 第一半导体层
122 第二半导体层
123 活性层
16 接合胶材
18 透明导电层
20 第一电极
30 第二电极
32 导电接着层
40a、40b 导线
401a、401b、401a’、401b’ 分支导线
60a、60-1a、60-2a、60-3a 第一点测垫
60b、60-1b、60-2b、60-3b 第二点测垫
50 绝缘层
501、502 开孔
ISO 走道区
Z1、Z2、Z3、Z4 区域
G1 发光二极管群组
具体实施方式
下文中，将参照图示详细地描述本发明的示例性实施例，已使得本发明领域技术人员能够充分地理解本发明的精神。本发明并不限于以下的实施例，而是可以以其他形式实施。在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
图1显示本发明一实施例的发光二极管制造方法，图2显示步骤S1及步骤S2完成后，在基板10上形成多个发光二极管1，构成一发光二极管晶片(wafer)100的截面图。参考图1及图2，首先，在步骤S1中实施外延制作工艺，在一基板10的上表面10a上形成一半导体叠层12。其中半导体叠层12包含一第一半导体层121、一活性层123和一第二半导体层122。接着，在步骤S2中实施一管芯制作工艺。依序在半导体叠层12上形成一透明导电层18，将半导体叠层12以走道区ISO在基板10上定义出多个发光二极管1，并形成一绝缘层50、一第一电极20及一第二电极30。在一实施例中，多个发光二极管1以矩阵方式排列在基板10上。
多个发光二极管1之间以走道区ISO相互隔离。绝缘层50覆盖走道区ISO、各半导体叠层12及透明导电层18，具有一开孔501暴露第一半导体层，以及另一开孔502暴露透明导电层18。第一电极20形成于绝缘层50上，经由开孔501与第一半导体层121电连接。第二电极30形成于绝缘层50上，经由开孔502与第二半导体层122电连接。
基板10
基板10可以是一成长基板，包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板、及磷化镓(GaP)基板，或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)基板，氮化镓(GaN)基板，碳化硅(SiC)基板、及氮化铝(AlN)基板。基板10包含上表面10a。在一实施例中，上表面10a为一平面。在另一实施中，基板10可以是一图案化基板，即，基板10在其上表面10a上具有图案化结构(图未示)，图案化结构包含多个突起或是多个凹穴。在一实施例中，从半导体叠层12发射的光可以被基板10的图案化结构所折射，从而提高发光元件的亮度。此外，图案化结构减缓或抑制了基板10与半导体叠层12之间因晶格不匹配而导致的错位，从而改善半导体叠层12的外延品质。
半导体叠层12
在本发明的一实施例中，在基板10上形成半导体叠层12的方法包含有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀，例如溅镀或蒸镀等。
依序在基板10上形成一缓冲结构(图未示)、第一半导体层121、活性层123和第二半导体层122。缓冲结构、第一半导体层121、活性层123和第二半导体层122构成半导体叠层12。缓冲结构可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括GaN、AlGaN或AlN。在一实施例中，缓冲结构包括多个子层(图未示)。子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的生长方式为溅镀或MOCVD，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如AlN。在本发明的一实施例中，第一半导体层121和第二半导体层122，例如为包覆层(cladding layer)或局限层(confinement layer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。例如，第一半导体层121是n型半导体，以及第二半导体层122是p型半导体。活性层123形成于第一半导体层121与第二半导体层122之间。电子与空穴在电流驱动下在活性层123中结合，将电能转换成光能以发光。可通过改变半导体叠层12中一个或多个层别的物理特性和化学组成，来调整半导体叠层12所发出的光的波长。
半导体叠层12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；x+y≤1。根据活性层的材料，当半导体叠层12的材料是AlInGaP系列时，可以发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层12的材料是InGaN系列时，可以发出波长介于400nm和490nm之间的蓝光或深蓝光或波长介于490nm和550nm之间的绿光。当半导体叠层12的材料是AlGaN系列时，可以发出波长介于400nm和250nm之间的UV光。活性层123可以是单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side doubleheterostructure；DDH)、多重量子阱(multi-quantum well；MQW)。活性层123的材料可以是i型、p型或n型半导体。
透明导电层18
透明导电层18覆盖各发光二极管1的第二半导体层122的上表面，并与第二半导体层122电性接触。透明导电层18可以是金属或是透明导电材料，其中金属可选自具有透光性的薄金属层，透明导电材料对于活性层123所发出的光线为透明，包含石墨烯、铟锡氧化物(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌(ZnO)或铟锌氧化物(IZO)等材料。在另一实施中，发光二极管1不具有透明导电层18，于此结构中，开孔502暴露第二半导体层122。
绝缘层50
绝缘层50相对于半导体叠层12所发出的光为透明，可以为单一材料的绝缘层或由多层不同绝缘材料所组成的叠层。在一实施例中，绝缘层50由一对或多对不同折射率的绝缘材料交互堆叠所形成，其材料包括例如氧化硅、氮化硅、氧氮化硅、氧化铌、氧化铪、氧化钛、氟化镁、氧化铝等。通过不同折射率绝缘材料的选择搭配其厚度设计，绝缘层50形成一反射结构，例如一分布式布拉格反射器(DBR,distributed Bragg reflector)，用以选择性反射特定波长的光线。绝缘层50的形成方式包含原子沉积法(Atomic Layer Deposition,ALD)、溅镀(sputtering)、蒸镀(evaporation)及旋涂(spin-coating)等方式。在另一实施例中，绝缘层50包含由不同形成方式所形成的多层相同绝缘材料或不同绝缘材料所组成的叠层。
电极
电极包含第一电极20以及第二电极30。电极的材料包含金属，例如铬(Cr)、钛(Ti)、金(Au)、铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、铑(Rh)、钨(W)、铟(In)或铂(Pt)等金属或上述材料的合金或叠层。
在本实施例中，发光二极管1的尺寸例如具有小于150μm的对角线长度，第一电极20与第二电极30的间距小于30μm。在另一实施例中，发光二极管1的尺寸具有小于100μm的对角线长度，第一电极20与第二电极30的间距小于等于25μm。
完成步骤S2后，在步骤S3中对多个发光二极管1进行测量。
为了测量发光二极管1，于晶片100上制作一点测电路。首先，参照图3，将晶片100分为多个区域，例如为区域Z1至Z4，各区域包含N个排列成矩阵的发光二极管1，将此N个发光二极管1定义为一发光二极管群组G1。并在各区域内分别设置点测电路。点测电路设置于基板10的上表面10a，包含走道区ISO上方。在本发明中，单一区域内发光二极管1的数量N、发光二极管1的排列、区域的划分及区域的面积及数量，可依据使用及测量的需求而有不同设计。
图4A～图4D显示本发明不同实施例的单一区域内的点测电路。作为一个示例，以下实施例仅以单一区域做示例说明，其他区域的点测电路可选自以下实施例的任一相同或不同实施例的点测电路。
如图4A所示，N个发光二极管1排列成K列及M行。点测电路包含第一点测垫60a、第二点测垫60b、第一导线40a、第二导线40b、第一分支导线401a、第二分支导线401b。各第一分支导线401a与各发光二极管1的第一电极20连接，经由第一导线40a，电连接至第一点测垫60a。各第二分支导线401b与各发光二极管1的第二电极30连接，经由第二导线40b，电连接至第二点测垫60b。如此一来，此区域内发光二极管群组G1形成一并联电路。在点测时，例如用探针接触点测垫60a及60b，以输入点测电流，可以得到此区域内发光二极管群组G1的光电特性。
在另一实施例中(图未示)，可设置多个第一点测垫60a及多个第二点测垫60b。例如，N个发光二极管1排列成K列，位于同一列的发光二极管1的第一电极20连接至同一第一点测垫60a，位于同一列的发光二极管1的第二电极30连接至同一第二点测垫60b，同一列的发光二极管1形成并联。在此区域内，点测电路包含K个第一点测垫60a及K个第二点测垫60b。如此一来，可针对发光二极管群组G1中各别对每一列的发光二极管1进行点测。
图4B显示另一实施例中单一区域内的点测电路。N个发光二极管1排列成K列及M行。相较于前述实施例，N个发光二极管1同列不同行并联或同行不同列并联。在一实施例中，位于同一列的多个发光二极管1(Row 1、Row 2、…Row K)的第一电极20经由第一导线40a及第一分支导线401a，电连接至设置于该列两侧的第一点测垫60-1a、60-2a或60-3a，例如位于Row1的多个发光二极管1的第一电极20经由第一导线40a及第一分支导线401a，电连接至设置于该列两侧的第一点测垫60-1a。位于同一行的发光二极管1(Column 1、Column2、…Column M)的第二电极30经由第二导线40b及第二分支导线401b，电连接至设置于该行两侧的第二点测垫60-1b、60-2b或60-3b。其中连接第一电极20的第一导线40a及第一分支导线401a，与连接第二电极30的第二导线40b及第二分支导线401b为电性绝缘，在一实施例中，第二导线40b及/或第二分支导线401b以跨桥的方式形成在第一导线40a及/或第一分支导线401a上，两者之间至少部分重叠处其间设置有绝缘层(图未示)。在一实施例中，绝缘层可整面形成于发光二极管1、第一导线40a及第一分支导线401a上，绝缘层具有开孔(图未示)露出第二电极30，再形成连接第二电极30的第二分支导线401b及第二导线40b，其经由绝缘层与第一导线40a及第一分支导线401a电性绝缘。
在本实施例中，可以实现选择性点测。N个发光二极管1排列成K列乘以M行的二维阵列，在点测时，例如用探针接触第一点测垫60-2a及第二点测垫60-2b，以输入点测电流，可以得到第二行第二列发光二极管1的光电特性。例如用探针接触第一点测垫60-1a及第二点测垫60-3b，以输入点测电流，可以得到第M行第一列发光二极管1的光电特性。以此类推。
图4C显示另一实施例中单一区域内的点测电路。如图4C所示，在制作点测电路时，将此单一区域内的发光二极管1再划分为子群组，将各子群组内相邻列的发光二极管1共用一第一点测垫，将相邻行的发光二极管1共用一第二点测垫。例如，与第一行至第三行发光二极管1连接的第二导线40b共同连接至一第二点测垫60-1b，与第一列至第三列发光二极管1连接的第一导线40a共同连接至一第一点测垫60-1a。在点测时，例如用探针接触第一点测垫60-1a及第二点测垫60-1b，以输入点测电流，可以得到图4C中左上角的发光二极管子群组中九个发光二极管1的光电特性。例如，用探针接触第一点测垫60-1a及第二点测垫60-2b，以输入点测电流，可以得到第四行至第M行及第一列至第三列中呈二维阵列多个发光二极管1的光电特性，即图4C中的发光二极管子群组sub_Group。以此类推。如此一来，可以实现在发光二极管群组G1中再依子群组进行选择性点测。第一导线40a(第一分支导线401a)及第二导线40b(第二分支导线401b)之间的跨桥绝缘层形成方式类似图4B实施例，在此不赘述。
在另一实施例中(图未示)，可将图4B、图4C中每一列的第一导线40a连接至同一第一点测垫，每一行的第二导线40b连接至同一第二点测垫。如此一来，可以同时点测此区域内所有发光二极管1。又，相较于图4A的实施例将同一列发光二极管1作并联，第一导线40a及第二40b呈同方向设置，例如水平方向设置，本实施例的第一导线40a及第二40b通过垂直及水平不同方向设置跨接，导线的所占用的面积较小，也就是说，在同样区域面积内，本实施例可以设置数量较多的发光二极管1，同时点测数量较多的发光二极管1。
图4D显示另一实施例中单一区域内的点测电路。类似图4A实施例的电连接方式，差异在于本实施中，在各行中相邻的发光二极管1之间，其第一电极20或第二电极30彼此相邻。如此一来，同一行中，两相邻发光二极管1的第一电极20共用第一导线40a，另两相邻发光二极管1的第二电极30共用第二导线40b。本实施例的第一导线40a及第二40b的数量较前述实施例少，导线的所占用的面积较小，也就是说，在同样区域面积内，本实施例可以设置数量较多的发光二极管1，同时点测数量较多的发光二极管1。
在一实施例中，在后续将发光二极管1转移至终端载板或模块载板时，发光二极管1是以群组的方式批次做转移，因此发光二极管1在基板10上的排列或群组取决于后续终端载板或模块载板上发光二极管1的排列需求，例如行列的数目、相邻发光二极管1之间的间距等。当后续终端载板或模块载板上发光二极管1的排列密度高、排列间距小时，发光二极管1在基板10上同样要有对应的排列，否则若晶片100中发光二极管1的设置没有对应有足够的空间可以设置点测电路，对晶片100上的发光二极管1进行测量会显得困难。
依据本发明实施例中的点测电路的布线方式，可以有效利用基板10上的有限空间，设置点测电路并实现发光二极管1测量。
点测电路
点测电路包含第一点测垫60a、60-1a、60-2a、60-3a第二点测垫60b、60-1b、60-2b、60-3b、第一导线40a、第二导线40b、第一分支导线401a、第二分支导线401b。点测线路的布线需求是以在点测多个区域中的单一区域内的发光二极管群组G1时，其中各多颗并联发光二极管1之间的顺向电压(forward voltage,Vf)需实质上相等，例如各发光二极管1之间在特定电流下所测量得到的起始电压和操作电压需实质上相等。如此可以确保单一群组内各发光二极管1所测量得到的其它光电特性，在基于操作电压一致下的测量值才是正确的、有参考性的。在一实施例中，以图4A的点测电路作为一示例，以各两相邻行中的导线40作为一节点，测量第一行中各发光二极管1所得到的Vf值，与测量第一行至第M行所得到各发光二极管1的Vf值，两者的差值小于5mV。
点测电路的材料包含金属，例如铬(Cr)、钛(Ti)、金(Au)、铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、铑(Rh)、钨(W)、铟(In)或铂(Pt)等金属或上述材料的合金或叠层。基于上述金属的选择，可以依据使用者的需求，例如基板10上可用来设置点测电路的空间、点测电路的布线(layout)等，选择适合阻值、长度的金属材料作为布线金属，以符合多颗并联发光二极管1之间的顺向电压实质相等的需求。优选地，点测电路的材料不同于第一电极20及第二电极30的最上层材料。
在点测完成后，将点测电路移除，其移除方式例如以湿蚀刻或干蚀刻等方式将点测电路移除。在湿蚀刻移除点测电路的实例中，所使用的蚀刻液具有能移除点测电路且不损伤第一电极20及第二电极30的最上层材料的特性。
在一实施例中，在点测时所得到的发光二极管1光电特性，可用影像方式呈现。通过影像呈现的差异间接判断各发光二极管1的光电特性是否实质一致，或可判断出损坏、失效、或光电特性不符合规格的发光二极管。在本发明中，将损坏、失效、或光电特性不符合规格的发光二极管定义为坏点(defective)发光二极管。
在一实施例中，在点测时所得到的发光二极管1光电特性，可用灰阶或RGB色阶影像方式呈现。依影像的深浅可判断出一区域中所有发光二极管1的亮度强弱。在一实施例中，可利用辉度计(luminance meter)、分光辐射计(spectroradiometer)、近场测量仪、光激发荧光测量仪等设备对发光二极管1进行测量并得到灰阶影像数据或RGB色阶影像数据。如图5所示在一区域中发光二极管群组G1点亮的RGB色阶近场影像。
以影像方式呈现点测数据，具有下列特点：1)可用近场测量(Near Fieldmeasurement)或光激发荧光(photoluminescence,PL)测量方式以强度判定发光二极管亮度强弱；2)可得到各发光二极管的波长光谱；以及3)通入极小电流，例如1pA至100μA的电流，以发光二极管微亮程度判定坏点，筛选Ir异常的发光二极管。
在本发明中，将晶片100划分成多个区域，利用各区域内的点测电路进行点测，可以解决在小尺寸发光二极管的电极面积过小而无法针对各别元件进行点测的问题。通过区域划分，一次性点测某单一区域内的发光二极管，得到一区域中发光二极管群组的光电特性数据。在一实施例中，测量设备的光学镜头视野至少涵盖单一区域或同时涵盖多个区域，可以同时下多个探针于多个点测垫进行点测单一区域或同时多个区域。
在一实施例中，倘若晶片100部分区域的发光二极管1发生损坏或失效等问题，仍可以选择性点亮其他区域，以测量及确认其他区域内发光二极管的光电特性。例如，区域Z1的发光二极管1发生损坏或失效，可以选择性针对区域Z2至Z4进行点测，以提高点测效率。
此外，倘若晶片100某一区域中部分的发光二极管1发生损坏或失效等问题时，仍可以选择性点亮此区域中其它颗发光二极管1，测量及确认其它颗发光二极管1的光电特性。例如，区域Z1中部份的发光二极管1发生损坏或失效，在区域Z1整体发光二极管1良率在符合使用者可接受的规格之下，仍可判定为合规区域，对区域Z1中其它颗发光二极管1点测其光电特性。
此外，本发明中点测电路具有区域性点测及选择性点测的功能，在进行测量时，经由测量设备可以得到发光二极管1的位置。
晶片100划分成多个区域Z1至Z4，通过测量设备的光学镜头，可以得到在晶片100内各区域的坐标及各区域中的各发光二极管1的坐标。
在任一区域Z1至Z4中，测量设备可对此区域内的发光二极管进行辉度(luminance)测量、分光辐射测量(spectroradiometer)、近场测量(near fieldmeasurement)或光激发荧光(photoluminescence,PL)测量，并通过测量设备的光学镜头，可识别每个发光二极管1并定义其位置，例如以坐标表示测量结果。
举例来说，在点测时同时以探针点测区域Z1至Z4的发光二极管1，经由所得到的影像数据判定区域Z2中包含坏点发光二极管，可经由测量设备得到区域Z2在晶片100上的坐标以及坏点发光二极管在区域Z2内的坐标。
在一实施例中，可通过发光二极管1坐标位置：将坏点发光二极管1取下，再转移其他发光二极管1；或是在后续将发光二极管1转置于暂时载板时，在移除基板10时，将坏点发光二极管连同基板10一同移除；或是在后续的发光二极管转移制作工艺中，这些坏点发光二极管不进行转移，仅转移其他发光二极管1；或是在后续的发光二极管转移制作工艺完成后，对这些坏点发光二极管进行修补。其中转移制作工艺包含将发光二极管转移至暂时载板、终端载板或模块载板。在一实施例中，修补方式包含将坏点发光二极管自终端载板或模块载板取下，并以另一正常的发光二极管放置于坏点发光二极管的位置递补之。在另一实施例中，修补方式包含在终端载板或模块载板上设置有备援电路，在坏点发光二极管不取下的情况下，取另一正常的发光二极管放置于坏点发光二极管的附近，以备援电路连接并驱动之。在另一实施例中，在转移制作工艺前取下的或未被转移的坏点发光二极管1于转移至暂时载板、终端载板或模块载板后形成的空缺位置也可以修补的方式以另一正常的发光二极管放置于空缺位置递补。
接着在步骤S4中，在测量之后，将晶片100上的点测电路移除，并将晶片100接合于另一基板，其中另一基板例如为一暂时载板101，并移除基板10。如图6所示，晶片100以接合胶材16固定于暂时载板101，再以例如激光剥离(laser lift-off)或化学剥离(chemicallift-off)的方式，将基板10移除，露出半导体叠层12。在一实施例中，暂时载板101包含玻璃、蓝宝石基板、或高分子材料例如压克力及PC等。
在一实施例中，在移除点测电路后，可先将晶片100依区域Z1至Z4分割开，形成多个如图7所示的子晶片100’，再将各子晶片100’接合至暂时载板101，并移除子晶片100’中的基板10，露出半导体叠层12。
在移除基板10后，在选择性执行的步骤S5中，对发光二极管1进行测量，得到接合至暂时载板101及移除基板10等制作工艺后的发光二极管1的特性。类似于步骤S3，在发光二极管1上方及周围制作点测电路；与步骤S3不同的是，如图6所示，前述的任一点测电路(图6中以第一分支导线401a’及第二分支导线401b’为示例)是设置于暂时载板101的表面，在接合晶片100与暂时载板101时，将发光二极管1的第一电极20与第二电极30以一导电接着层32对应连接于分支导线401a’及401b’，使发光二极管1和暂时载板101上的点测电路性连接。在一实施例中，导电接着层32包含金属，例如焊锡、金锡共晶或其他金属(金、铟)接合技术。
在测量步骤S5中，其测量方法如同前述测量步骤S3，在此不加以赘述。虽然图6未完整绘示暂时载板101上的点测电路，本技术领域人员可依前述实施例，理解暂时载板101上的点测电路可包含如图4A～图4D的布线、并联及串并联模式。在此步骤中，可利用暂时载板101上的点测垫(图未示)，对发光二极管1进行区域性的点测，类似于图3的实施例，将暂时载板101上的发光二极管1划分成多个区域，在各区域设置点测电路，对此区域内发光二极管1群组进行点测。
在另一实施例中，不实施发光二极管1测量步骤S5。在此情况下，暂时载板101上不具有点测电路及导电接着层32。
在一实施例中，暂时载板101上包含一个区域或多个区域的发光二极管群组，此区域或这些区域中任一区域包含坏点发光二极管，经由前述的测量步骤S3及/或测量步骤S5，可以定义出并记录这些坏点发光二极管的位置。
接着，在步骤S6中，将暂时载板101上的发光二极管1进行转移。例如将发光二极管1以群组的方式从暂时载板100转移到一终端载板或是一模块载板上，之后再进行终端制作工艺或模块制作工艺，如图1中的步骤S7。例如，在转移后的发光二极管1上方形成波长转换材料，例如为荧光粉材料或量子点材料，再涂布封装胶材成为一封装模块，后续进行显示器面板组装。在一实施例中，终端载板包含显示器基板。在一实施例中，以拾取的或吸取的方式将发光二极管1从暂时载板101上取下，再放置到终端载板或是模块载板。
在一实施例中，可将暂时载板101上多个区域的发光二极管群组依特性进行分类，具有相同特性的发光二极管群组分类于一载板(图未示)上。其中依特性进行分类，例如依光电特性中的发光波长进行分类，在测量各发光二极管群组的平均波长后，将具有相同平均波长范围的发光二极管群组分为同一类，并接合至一载板，可依需要将不同类的发光二极管群组接合至同一载板的不同区域或不同载板上，再以拾取的或吸取的方式将发光二极管1从载板上取下，放置到终端载板或是模块载板。在另一实施例中，可将暂时载板101依多个区域分割开成多个独立区域，再将各独立区域上的发光二极管群组依特性进行分类。后续的制作工艺例如接合至载板，以及放置到终端载板或是模块载板则如以上所述。
在移除基板10后进行测量，可以得到发光二极管1在基板10移除后是否发生损坏及失效。若发现坏点发光二极管时，可通过发光二极管1坐标位置标示，将坏点发光二极管移除，再将其他发光二极管1转移至终端载板或模块载板；或是对于坏点发光二极管不进行转移，仅转移其他发光二极管1至终端载板或模块载板；或是在转移之后，对于坏点发光二极管，在终端载板或模块载板上进行修补。在转移至终端载板或模块载板前取下的或未被转移的坏点发光二极管1，在转移至终端载板或模块载板后形成的空缺位置也可用修补的方式以另一正常发光二极管放置于空缺位置递补。
在另一实施例中，与上述实施例相似，差异在于在完成步骤S3后，接着实施步骤S4中的部分流程，亦即仅在测量之后将晶片100上的点测电路移除，但不进行将晶片100接合于暂时载板101，以及移除基板10的流程。在一实施例中，在移除点测电路后，也可先将晶片100依区域Z1至Z4分割开，形成多个如图7所示的子晶片100’。在另一实施例中，将晶片100上的点测电路移除后，不实施步骤S4及S5，直接实施步骤S6，将基板10上的发光二极管1进行转移。例如将发光二极管1以群组的方式从基板10转移到一终端载板或是一模块载板上，之后再进行步骤S7的终端制作工艺或模块制作工艺。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中具有通常知识者均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。

Claims (10)

1.一种发光二极管制造方法，包含：
提供基板，将该基板的上表面分配为多个区域，该多个区域各设置有发光二极管群组，其包含多个发光二极管，其中该多个发光二极管群组包含第一发光二极管群组，且该第一发光二极管群组中的该多个发光二极管包含或多个坏点发光二极管；
形成测试电路于该基板上，将该第一发光二极管群组中的该多个发光二极管形成并联或串并联；
利用该测试电路对该第一发光二极管群组进行光电性测试；
记录该一或多个坏点发光二极管的位置；
提供终端载板或模块载板；以及
通过该一或多个坏点发光二极管的该位置，实施下列任一步骤：
将该一或多个坏点发光二极管自该基板移除，再转移该第一发光二极管群组中的其他该多个发光二极管至该终端载板或该模块载板；
不转移该一或多个坏点发光二极管，转移该第一发光二极管群组中的其他该多个发光二极管至该终端载板或该模块载板；或
转移该多个发光二极管至该终端载板或该模块载板，在该终端载板或该模块载板上修补该一或多个坏点发光二极管。
2.如权利要求1所述的发光二极管制造方法，其中该一或多个坏点发光二极管包含损坏、失效、或光电特性不符合规格的发光二极管。
3.如权利要求1所述的发光二极管制造方法，其中利用该测试电路对该第一发光二极管群组进行光电性测试的步骤包含：以影像方式呈现该第一发光二极管群组的光电特性，并依该影像的深浅判断该第一发光二极管群组中包含该一或多个坏点发光二极管。
4.如权利要求1所述的发光二极管制造方法，其中利用该测试电路对该第一发光二极管群组进行光电性测试的步骤包含对该第一发光二极管群组通入测试电流，该测试电流为1pA至100μA。
5.如权利要求1所述的发光二极管制造方法，还包含：在利用该测试电路对该第一发光二极管群组进行光电性测试后，移除该测试电路。
6.如权利要求5所述的发光二极管制造方法，其中该基板为成长基板。
7.如权利要求5所述的发光二极管制造方法，还包含：在移除该测试电路后，将该基板依该多个区域分割为多个子晶片。
8.如权利要求1所述的发光二极管制造方法，其中该基板为暂时载板，该第一发光二极管群组是以接合胶层固定于该暂时载板。
9.如权利要求1所述的发光二极管制造方法，其中记录该多个发光二极管中一或多个坏点发光二极管的位置的步骤包含：
记录该坏点发光二极管所在的该区域于该基板上的位置；以及
记录该坏点发光二极管于该第一发光二极管群组中的位置。
10.一种发光二极管制造方法，包含：
提供基板，将该基板的第一上表面分配为多个区域，该多个区域各设置有发光二极管群组，其包含多个发光二极管，其中该多个发光二极管群组包含第一发光二极管群组；
提供暂时载板，包含第二上表面；
形成测试电路于该第二上表面；
将该第一发光二极管群组从该基板转移至该第二上表面，使该第一发光二极管群组中的该多个发光二极管接合于该测试电路并形成并联或串并联；以及
利用该测试电路对该第一发光二极管群组进行光电性测试。
CN202110163422.0A 2020-02-11 2021-02-05 发光二极管测试电路、发光二极管测试方法及制造方法 Pending CN113257958A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062975165P 2020-02-11 2020-02-11
US62/975,165 2020-02-11

Publications (1)

Publication Number Publication Date
CN113257958A true CN113257958A (zh) 2021-08-13

Family

ID=77176948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110163422.0A Pending CN113257958A (zh) 2020-02-11 2021-02-05 发光二极管测试电路、发光二极管测试方法及制造方法

Country Status (3)

Country Link
US (2) US11862751B2 (zh)
CN (1) CN113257958A (zh)
TW (1) TW202131006A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107681034B (zh) * 2017-08-30 2019-11-12 天津三安光电有限公司 微型发光二极管及其制作方法
US11276614B2 (en) * 2020-07-31 2022-03-15 Asm Technology Singapore Pte Ltd Testing of LED devices during pick and place operations
DE102021130077A1 (de) 2021-11-17 2023-05-17 Osram Opto Semiconductors Gmbh Vorrichtung und verfahren zum testen optoelektronischer bauelemente
DE102022114825A1 (de) 2022-06-13 2023-12-14 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl optoelektronischer elemente und optoelektronisches element
CN116482505B (zh) * 2023-06-26 2023-08-18 东莞市亿晶源光电科技有限公司 一种led发光模组检测方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563625B2 (en) * 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US9252375B2 (en) * 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test

Also Published As

Publication number Publication date
US20240120437A1 (en) 2024-04-11
TW202131006A (zh) 2021-08-16
US11862751B2 (en) 2024-01-02
US20210249558A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
CN113257958A (zh) 发光二极管测试电路、发光二极管测试方法及制造方法
US8492775B2 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
US10720086B2 (en) Display device using semiconductor light-emitting diode
US8598598B2 (en) Light emitting device having vertically stacked light emitting diodes
US9178107B2 (en) Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
US20130037836A1 (en) Light emitting device and method for fabricating the same
CN106486577A (zh) 微型发光二极管装置
CN211605176U (zh) 发光芯片
TW201717423A (zh) 發光元件
US20220367429A1 (en) Light emitting device for display and display apparatus having the same
US10658423B2 (en) Method of manufacturing light emitting device
US20180247973A1 (en) Method of manufacturing light emitting device
US10714667B2 (en) Method of manufacturing light emitting device
CN113380929A (zh) 显示面板制造方法、显示面板及显示设备
KR20120011174A (ko) 발광모듈 및 이를 포함하는 패키지
KR20230031858A (ko) 발광 소자 및 이를 포함하는 조명 장치 및 디스플레이 장치
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
US20220326297A1 (en) Method for testing light-emitting devices
CN114284411B (zh) 发光二极管及其制备方法
TWI680602B (zh) 可提升巨量轉移良率的微發光二極體
KR101216934B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR20160143431A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20110071927A (ko) 광 모듈의 제조방법 및 광 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination