TWI359511B - Light-emitting diode arrangement and method of man - Google Patents

Light-emitting diode arrangement and method of man Download PDF

Info

Publication number
TWI359511B
TWI359511B TW096135028A TW96135028A TWI359511B TW I359511 B TWI359511 B TW I359511B TW 096135028 A TW096135028 A TW 096135028A TW 96135028 A TW96135028 A TW 96135028A TW I359511 B TWI359511 B TW I359511B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
carrier
emitting diode
light
Prior art date
Application number
TW096135028A
Other languages
English (en)
Other versions
TW200816530A (en
Inventor
Stefan Gruber
Berthold Hahn
Siegfried Herrmann
Joerg Erich Sorg
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200816530A publication Critical patent/TW200816530A/zh
Application granted granted Critical
Publication of TWI359511B publication Critical patent/TWI359511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

1359511 九、發明說明： 【發明所屬之技術領域】 本專利申請要求享有德國專利申請1 0200604569 1.2及 1 0200702 1009.6 之優先權。 本發明係一種發光二極體配置及其製造方法。 【先前技術】
許多種已知的發光二極體配置是將複數個個別封裝的 LED組件設置在一個共同的載體上。這些發光二極體配置 在許多應用上無法提供足夠的亮度及足夠均勻的亮度分佈 另外一些已知的發光二極體配置是將複數個具有一個 作用半導體層堆疊及一個生長基板及/或輔助載體的單一 LED晶片設置在一個共同的載體上。在安裝這種LED晶片 時，半導體層堆疊之間會留下空隙。產生空隙的原因是安 裝程序造成的，例如是由安裝精度不足及/或生長基板及/ 或輔助載體側面的黏著劑邊緣造成的。設置在輔助載體上 的作用半導體層堆疊通常不會將輔助載體整個覆蓋住，因 此會使作用半導體層之間的空隙進一步擴大。空隙會導致 發光二極體配置之發光面的某些區域的亮度變小’以及亮 度分佈不均勻。 【發明内容】 本發明的目的是提出一種具有均勻亮度的發光二極體 配置。. 採用具有本發明申請專利範圍第1項之特徵的發光二 -5- 1359511 極體配置及第33項之特徵的製造發光二極體配置的方法 即可達到上述目的❶ ' 本發明之各種有利的實施方式的特徵以及發光二極體 f· 配置和製造方法的改良方式均記載於附屬申請專利項目中 〇 本發明之發光二極體配置具有複數個半導體晶片，這 些半導體晶片能夠從正面發射電磁輻射，而與正面相對而 立的背面則固定在一個共同載體的第一主面上，這些半導 體晶片都是由一個不帶基板的半導體層堆疊構成，而且是 在沒有輔助載體的情況下被固定在一個共同的載體上。 以下描述的不帶基板的半導體層堆疊的實施方式均涉 及發光二極體配置的複數個（最好是全部）半導體層堆疊。 __除非另有說明，否則以下關於發光二極體配置之構造及製 造的所有說明都是以載體的第一主面及半導體層堆疊之正 面的俯視圖爲準。 在本發明中’所謂"不帶基板的半導體層堆疊”是指 由半導體層堆疊疊成的層堆疊，尤其是磊晶生長出來的層 堆疊。但是磊晶生長所需的生長基板被整個從半導體層堆 疊移除，或至少是厚度被降到很薄，因而在半導體層堆疊 上只留下很薄的一層生長基板。不帶基板的半導體層堆疊 最好也不帶有提供力學支撐的輔助載體。不帶基板的半導 體層堆疊的厚度應小於或等於20//m，或最好是小於或等 於l〇#m，例如不帶基板的半導體層堆疊的厚度大約爲 6 m。 在注入電流時，不帶基板的半導體層堆疊能夠從正面 -6- 1359511 發射出電磁輻射。爲了產生輻射，不帶基板的半導體層最 好具有一個pn接面、一個雙異質結構、一個單量子井結構 、或是一個多量子井結構（MQW)。此處所使用的”量子井 結構”一詞並未說明量子化的因次性，也就是說量子井結 構可能是指量子井、量子線、或是量子點，也可能是這三 種結構的任意組合例如專利W 0 0 1 /3 9 2 8 2、U S 5,8 3 1,27 7、 US 6,172,382B1、以及US 5,684,309所描述的多量子井結構 (MQW)。
在半導體層堆疊的背面（也就是面對載體並與正面相 對而立的那一個面）上最好具有一個反射層（例如一個金屬 層）’其作用是將半導體層堆疊產生的輻射至少一部分反射 回半導體層堆疊。 同樣的，半導體層堆疊至少含有一個半導體層，這個 半導體層至少有一個面具有一個混合結構，在理想情況下 ，這個混合結構能夠在半導體層堆疊內形成近似各態遍歷 的光線分佈，也就是說這個混合結構具有一種最大可能的 各態遍歷隨機散射性能 不帶基板的半導體層堆疊近似於一個朗伯特表面幅射 源，因此特別適合被應用在車頭燈中。 不帶基板的半導體層堆疊最好是彼此相隔一段很小的 距離，以便發光二極體配置能夠產生特別均勻的亮度分佈 。尤其是生長基板及/或輔助載體不能從側面突出於半導體 層堆疊之外。 ^ 例如至少有兩個半導體層堆疊（但最好是每兩個相鄰 的半導體層堆疊）彼此相隔的距離小於或等於l〇〇#m，或 ^59511 最好是小於或等於50ym。也就是說兩個相鄰的半導體層 堆ft的輻射發射區彼此相隔的距離小於或等於lOOym，或 最好是小於或等於50y m。 具有不帶基板的半導體層堆疊之發光二極體配置的一 個優點是結構高度特別小。根據一種有利的實施方式，半 導體層堆疊之發射輻射的正面與載體的第一主面之間的最 大距離小於或等於50/zm、小於或等於20 vm、或最好是 小於或等於1 〇 # m。
根據一種有利的實施方式，半導體層堆疊是輕由一個 固定層被固定在載體上。最好是只在半導體層堆疊在載體 上的安裝區設置這個固定層。不同半導體層堆疊在載體上 的安裝區是是分開的，也就是說彼此沒有重疊。換句話說 ’每一個固定層都只將載體的主面覆蓋住一部分，而且不 會與其他的固定層重疊。 例如半導體層堆疊與正面相對而立的主面面積和固定 層的面積基本上是一樣大的。另外一種可行的方式是，半 導體層堆疊從側面突出於固定層之外。也就是說，在半導 體層堆疊背面的俯視圖上，背面的中間區域被固定層覆蓋 住’而背面的邊緣區域（尤其是環繞中間區域的邊緣區域） 則沒有被固定覆蓋住。 固定層含有一種焊接金屬（例如AuSη)，或是由一種焊 接金屬構成。 根據另外一種有利的實施方式，在載體的第一主面上 至少設有一個從側面將固定層至少圍繞住一部分的阻擋框 。例如由接片在載體上形成複數個阻擋框。也就是說就是 -8- 1359511 在載體上設置一個結構化的阻擋層，這個阻擋層帶有容納 * '固定層用的從載體通往半導體層堆疊的開口。另外一種可 * 行的方式是由阻擋層的一個凹槽形成一個阻擋框。 ' 阻擋框最好是將一個固定層整個圍繞住，而且最好是 * 每一個固定層都被一個阻擋框整個圍繞住。 這樣做的好處是可以限制固定層的橫向伸長量，以大 幅降低發生短路的風險，這是因爲在固定層具有導電性的 情況下，由於相鄰的半導體層堆疊之間的距離很短，因此 _ 如果不限制固定層的橫向伸長量，將很可能出現短路的現 象。 根據另外一種有利的實施方式，半導體層堆疊具有一 個至少將其背面覆蓋住一部分的電絕緣層。例如在半導體 層堆疊背面的俯視圖上，電絕緣層將背面的邊緣區域（尤其 是環繞中間區域的邊緣區域）覆蓋住，而讓中間區域露空。 根據一種實施方式，.絕緣層從側面將固定層至少圍繞住一 部分。最有利的情況是電絕緣層將固定層整個圍繞住。這 樣就可以同時達到限制固定層的橫向伸長量的效果。另外 一種可行的方式是另外再設置一個電絕緣層，其作用是將 半導體層堆疊的一個或數個邊緣（最好是全部的邊緣）至少 覆蓋住一部分。例如，可以將半導體層堆疊背面上的電絕 緣層延伸到半導體層堆疊邊緣，並在該處形成另外一個電 絕緣層。設置另外一個電絕緣層的好處是可以降低Pn接面 、雙異質結構、單量子井結構、或是多量子井結構發生短 路的風險。 根據一種有利的實施方式，半導體層堆疊的形狀爲矩 -9- 1359511 形或正方形。根據另外一種有利的實施方式，半導體層堆 % 疊係設置在載體上的一個矩形柵中。經由這種方式可以形 1 成—個矩形發光面。利用設置在矩形柵中的矩形或正方形 半導體層堆疊可以達到非常均勻的亮度。這種實施方式的 ' 優點是載體的露空區域特別小，也就是未被半導體層堆疊 覆蓋住而是位於半導體層堆疊之間的區域特別小。 根據另外一種的實施方式，矩形柵有3行及3列。因 此這種實施方式的發光二極體配置共具有9個分別位於這 ^ 3行及3列中的半導體層堆疊。但是發光二極體配置具有 的半導體層堆疊的數量絕非限於這個數字。只要不會損及 亮度的均勻性及/或屬定性造成影響，發光二極體配置可以 具有任意數量的半導體層堆疊。 根據另外一種有利的實施方式，半導體層堆疊具有兩 個可以形成其正面之電觸點接通的電接觸區。也就是說， 半導體層堆疊是經由這兩個電接觸區在正面形成導電連接 。每一個電接觸區在半導體層堆疊的正面上都有一個電接 觸面。一種很有利的方式是兩個電接觸區中的第一電接觸 區與半導體層堆疊的正面形成導電連接，而兩個電接觸奩 中的第二電接觸區則與半導體層堆叠的背面形成導電連接 〇 在正面上具有兩個電接觸面的半導體層堆疊的一個優 點是在載體上不需要在半導體層堆疊旁邊另外設置導電連 接區。因此不需在兩個半導體層堆疊之間留出任何空間給 導電連接區。所以在這種實施方式中，半導體層堆疊彼此 可以靠得非常近，因而能夠達到很高的亮度和非常均勻的 -10- 1359511 亮度分佈。 * 如果複數個半導體層堆疊每一個都具有兩個可以形成 * 其正面之電觸點接通的電接觸區，則可以使半導體層堆疊 的電觸點接通變得特別可靠。例如，只需要將一條接合線 ' 從一個半導體層堆疊拉到一個相鄰的半導體層堆疊即可形 成電觸點接通。這樣做的好處是不需要使用很長的接合線 從一個半導體層堆疊開始經過相鄰的半導體層堆疊—直拉 到載體。經由這種方式就可以簡單且可靠的將相鄰的半導 儀· 體層堆疊連接在一起’因此發光二極體配置在載體上的配 置方式及半導體層堆疊的數量都可以有很大的彈性。尤其 是經由這種方式可以製作出具有許多個半導體層堆疊的發 光二極體配置，以達到亮度特別大且亮度分佈特別均勻的 目的。在這種情況下，這些半導體層堆疊是一個接一個排 成行列。 根據另外一種有利的實施方式，發光二極體配置具有 一個使半導體層堆疊電接通的連接導體，此半導體層堆疊 具有一個位於載體與第一主面相對而立的第二主面及半導 體層堆疊之間的導電層。 例如導電層位於載體的第一主面上，並將第_主面部 分或整個覆蓋住。例如導電層至少有一部分位於阻擋框的 開口中。另外一種可行的方式是至少將阻擋框—部分設置 在導電層上。 ‘ 這種實施方式的一種改良方式是將固定層設置在導電 層上。如果半導體層堆疊的背面經由一可導電^的固定Μ# 電觸點接通，則此種改良方式具有很大的·(¾點。 -11- 1359511 根據另外一種有利的實施方式，載體具 構。也就是說在載體的第一主面到第二主面 ' 個層。一種有利的實施方式是將連接導體的 載體的第一主面及第二主面之間。換句話說 ' 於載體內部。連接導體至少具有一個在導電 之間形成導電連接的通孔。 連接導體最好還具有另外一個導電層， 置在載體的第一主面上，並與一個/數個通孔 。例如’如果通孔及/或另外一個導電層的至 是位於半導體層堆疊的背面及導電層之間， 電層就會與通孔形成導電連接。 最好是將導電層及/或另外一個導電層 此電絕緣的子區域，而且每個子區域最好都 〇 將一個導電層設置在載體內部的優點是 堆疊的電接通可以有很大的彈性。例如在導 不需顧及半導體層堆疊，因此可以讓導電路 堆疊的下方通過。這樣就可以用很簡單的方 多個半導體層堆疊的發光二極體配置，而且 ®的半導體層堆疊的數量也不必受限於電接 根據另外一種有利的實施方式，半導體 個缺口。這個缺口的範圍從半導體層堆疊的 到背面’也就是通過半導體層堆疊的整個厚 直到這個缺口爲止，半導體層堆疊的形狀爲 °也>就是說，半導體層堆疊構成的矩形或正 有一個多層結 之間具有複數 導電層設置在 ，導電層係位 層及第一主面 這個導電層設 形成導電連接 少一個子區域 則另外一個導 分隔成數個彼 具有導電路徑 各個半導體層 入導電路徑時 徑從半導體層 式控制具有許 發光二極體配 通的考量。 層堆疊具有一 正面一直延伸 度。例如，一 矩形或正方形 方形少了缺口 -12-
1359511 這個部分。例如缺口位於矩形或正方形的一 一個角落例如缺口的形狀爲扇形' 三角形 正方形。根據一種有利的實施方式，半導體 或正方形的第二個角落具有一個電接觸區， 可以和半導體層堆疊的正面形成電觸點接通 方式中，第一個角落與第二個角落彼此相鄰 實施方式中，第一個角落和第二個角落分另ϋ 的一端。 根據另外一種有利的實施方式，載體在 一個導電連接區。例如，在載體的第一主面 由導電層或另外一個導電層的一個位於缺口 形成的導電連接區。 導電連接區最好是與一個或多個半導體 形成導電連接。如果發光二極體配置具有一 ，而且這個導電連接區具有一個位於載體的 二主面之間的導電層，則在一種實施方式中 接區與這個個位於載體的第一主面及第二主 層形成導電連接。 根據另外一種有利的實施方式，半導體 及/或載體的第一主面至少有—部分被一個 層覆蓋住。 在一種有利的實施方式中，保護層至：： 極體配置在運轉時從半導體層堆疊發射的 全部）電磁輻射穿透。
根據另外一種有利的實施方式，保護J 個角落（或是第 &、矩形、或是 層堆疊在矩形 這個電接觸區 。在一種實施 。在另外一種 位於對角線上 缺口範圍具有 的俯視圖上， 範圍的子區域 層堆疊的背面 個導電連接區 第一主面及第 ，這個導電連 面之間的導電 層堆疊的正面 電絕緣的保護 可以讓發光二 —部分（最好是 •含有一種螢光 -13- 1359511 轉換材料。螢光轉換材料至少可以吸收半導 的一部分電磁輻射（一次輻射），並反過來自 • 射（二次輻射）’而且二次輻射的波長通常不 於）一次輻射的波長。 發光二極體配置最好是發出混合色光， 體層堆疊發射的未經轉換的電磁輻射及螢光 的經轉換過的電磁輻射混合成的光線。另外 式是發光二極體配置不發出混合色光，而是 料將電磁輻射的光譜分佈移動。螢光轉換材 光物質’例如一種有摻雜一種或數種稀土元 光物質。除了石溜石登光物質外，螢光轉換 光物質也可以是有摻雜稀土元素的鹼土金屬 五倍子酸鹽（Thiogalate)、鋁酸鹽、及/或正砂 外一種有利的實施方式，保護層含有一種顏 可以吸收半導體層堆疊發出的一部分光線。 發光二極體配置最好是發出一種讓人產 _ 爲白色的光線。爲達到這個目的，發光二極 至少含有一個發射藍光及/或紫外線光譜範 的半導體層堆疊，以及至少含有一種螢光轉 螢光轉換材料至少可以將半導體層堆疊發射 及/或紫外線電磁輻射轉換成波長較長的電破 光或橘色光光譜範圍的電磁輻射。如果半導 射（或是僅發射強度不足的）藍光光譜範圍的 是只發射（主要是發射）紫外線光譜範圍的電 護層最好是還含有另外一種螢光轉換材料， 體層堆疊發射 行發射電磁輻 同於（尤其是大 也就是由半導 轉換材料發射 一種可行的方 由螢光轉換材 料含有一種螢 素的石榴石螢 材料所含的螢 硫化物、硫代 酸鹽。根據另 料，這種顏料 生的顏色感覺 體配置最好是 圍之電磁輻射 換材料，這種 的一部分藍光 :輻射，例如黃 體層堆疊不發 電磁輻射，而 磁輻射，則保 而且這種螢光 -14- 1359511 轉換材料要能夠將紫外線輻射轉換成藍光。當然也可以製 造出單色或多色的發光二極體配置，這種發光二極體配置 \ 至少具有—個能夠發出紅光、綠光、黃光、或藍光的半導 體層堆疊。 根據一種有利的實施方式，保護層至少讓導電接觸區 及/或導電連接區的一部分保持露空。爲了達到這個目的， 必須將保護層從導電接觸區及/或導電連接區至少移除一 部分’例如以雷射去除。另外一種可行的方式是在製造保 護層時用一個遮罩將導電接觸區及/或導電連接區至少覆 蓋住一部分。 根據一種特別有利的實施方式，在保護層背對載體的 那一個面上設有一個電觸點接通層。電觸點接通層最好是 將保護層沒有覆蓋住的導電接觸區及/或導電連接區的部 分覆蓋住，並與導電接觸區及/或導電連接區形成導電連接 。在一種實施方式中’電觸點接通層被結構化，例如被分 隔成數個彼此電絕緣的子區域（例如導電路徑）。例如電觸 點接通層使兩個導電連接區、一個導電接觸區及一個導電 連接區、及/或兩個導電連接區彼此形成導電連接。接觸層 最好是只覆蓋半導體層堆疊的邊緣區域，例如只覆蓋第_ 導電接觸區及/或第二導電接觸區。 迫種具有電觸點接通層的實施方式的優點是可以大幅 降低半導體層•堆疊之電觸點接通所佔的空間，因此可縮小 發光二極體配置的結構高度。 根據另外一種實施方式’半導體層堆疊具有兩個能夠 在半導體層堆疊面對載體的那一個面上形成電觸點接通的 -15- 1359511 導電接觸區，而且每一個導電接觸區都具有一個位於.半導 體層堆疊背面上的導電接觸面。和另外一種具有兩個能夠 在半導體層堆疊正面上形成電觸點接通之導電接觸區的實 施方式類似，這種實施方式的一個導電接觸區與半導體層 堆疊的正面形成導電連接，另外一個導電接觸區則與半導 體層堆疊的背面形成導電連接。
由於在安裝到載體上時已形成半導體本體的電觸點接 通，因此背面具有兩個導電接觸面的半導體層堆疊不需要 在半導體本體的正面上設置可能導致亮度降低及/或亮度 的均勻性變差的接合線及電觸點接通層。 如果戴經由固定層與載體連接’則每一個位於半導體 層堆疊背面的導電接觸面最好都具有一個固定層。 一種製造本發明之發光二極體配置的方法是先製作一 個具有複數個安裝區的載體，在載體的第一主面的俯視圖 上這些安裝區係一個接一個排在一起， 並在同一時間（或是依序）在每一個安裝區中：· 在載體的第一主面上形成一個固定層； •-將一個能夠從正面發射電磁輻射的半導體晶片放置 在固定層上（半導體晶片的正面背對固定層）； …將手導體晶片對準固定層； . --經由固定層在半導體晶片及載體之間形成穩定的機 械連接，其中半導體晶片是由不帶基板的半導體層堆疊構 成，而且在半導體層堆疊及承載基板之間沒有設置輔助載 體0 例如可以將液態的固定層塗在載體上，及/或在半導體
1359511 層堆疊與固定層接觸之前或之後將固定層熔化或是 方式液化。 最好是將半導體層堆疊對準液態的固定層。根 有利的實施方式，當固定層處於液態時，半導體層 自動對準固定層。半導體層堆疊最好是對準液態固 中心。吾人可以假定這是因爲液態固定層的表面張 黏著力的關係。在半導體層堆疊對準固定層的中心 導體層堆疊的重心及固定層的重心在第一主面的俯 會位於相同的位置。 根據一種有利的製造發光二極體配置的方法， 上形成一個阻擋框可以使半導體層堆疊能夠精確的 定層。最好是將固定層形成於阻擋層的開口中，以 框至少可以限制固定層的一部分橫向伸長量。阻檔 是將固定層整個圍繞住。這樣做的好處是阻擋層可 液態固定層從安裝區流出的風險。開口的斷面形狀 三角形、矩形、或正方形。這樣做的好處是固定I 區中的位置及形狀都具有很好的可重複性。 根據製造發光二極體配置之方法的另外一種笮 施方式，在將半導體層堆疊放置在固定層上之前， 半導體層堆疊背面的邊緣區設置一個鈍化層。例 層堆疊的表面特性和鈍化層面特性是不同的。根據 施方式，固定層會潤濕半導體層堆疊的背面，但並 濕鈍化層。因此可以進一步改善半導體層堆疊對準 的情況。 經由固定層的凝固（也就'是從液態過渡到固定 以其他 據一種 堆疊會 定層的 力及/或 後，半 視圖上 在載體 對準固 便阻擋 層最好 以降低 最好是 在安裝 利的實 應先在 半導體 一種實 不會潤 固定層 的凝聚 -17- 1359511 態）使半導體層堆疊及載體之間形成穩定的機械連接 * 經由含有焊劑的固定層的凝固。另外一種可行的方 * 由固定層的硬化形成穩定的機械連接，例如經由含 劑的固定層的硬化。 * 根據製造發光二極體配置之方法的另外一種有 施方式，有一個步驟是在半導體本體上形成一個缺 且最好是在將半導體本體放置在固定層上之前進行 驟。例如可以用鋸開法（例如使用鑽石鋸片）將半導 _ 的一部分鋸掉以形成缺口，或是利用蝕刻法（濕式丨 或乾式蝕刻）形成缺口。最好是以雷射切割法（laser 利用雷射輻射將半導體本體的一部分切除以形成缺 例如將原本是矩形或正方形的半導體本體切除 〇 根據製造發光二極體配置之方法的一種有利的 式，有一個步驟是製造一個具有一導電連接區的載 半導體層堆疊對準固定層後，這個導電連接區會與 .疊，因此缺口至少會有一部分是位於導電連接層上 【實施方式】 以下配合第1A圖至第5圖的實施例對本發明之 實施方式及改良方式做進一步的說明。 在圖式中，相同或相同作用的元件均以相同的 號標示。以上圖式中的元件及彼此的比例關係基本 按比例尺繪製，而且有時會爲了便於說明或理解而 元件（例如層及/或距離）繪製得特別大。 根據製造第一個實施例之發光二極體的方法， :1例如 式是經 有黏著 利的實 口，而 這個步 體本體 丨虫刻及/ dicing) □。 一個角 實施方 體，在 缺口重 方。 有利的 元件符 上並非 將某些 第一個 -18- !359511 步驟是製作一個如第1Α圖的載體（2)。在這個實施例中的 載體是一片印刷電路板（PCB: printed circuit board)。但是 \ 也可以使用其他種類的載體，如可以用塑膠、玻璃、陶瓷 材料、或是金屬製成的板子作爲載體。 下一個步驟是在載體（2)的第一主面（201)上，也就是在 載體（2)大致與其主延伸面平行的那一個面上，設置複數個 固定層（3)。每一個固定層（3)都是整個位於載體（2)的一個安 裝區（2 3 0)內。安裝區（23 0)是彼此分開的，也就是說彼此並 未重疊。固定層（3)也是彼此分開的，因此彼此也沒有重疊 。固定層含有一種焊接金屬（例如Sn、AgSn、AuSn)，並與 ~個使半導體層堆疊形成觸點接通的連接導體的一個導電 路徑形成導電連接（圖式中未繪出）。這個導電路徑是連接 導體在載體（2)的第一主面（2 01)上形成的導電層（9)的一個 子區域。導電層（9)的厚度小於或等於20#m，或最好是小 於或等於2 a m。 下一個步驟是在每一個固定層（3)上設置一個半導體 層堆疊（1)，例如以選取及放置法（pick-and-place)進行這個 工作。例如，將位於藍寶石基板或薄膜構成之中間載體上 的半導體層堆疊（1)設置在固定層（3)上，而且在這之前或之 後應將半導體層堆疊（1)與中間載體分開。例如可以用所謂 的紫外線鬆脫薄膜或熱鬆脫薄膜作爲中間載體。紫外線鬆 脫薄膜（或熱鬆脫薄膜）在受到紫外線照射（或受熱）後很容 易就可以和半導體層堆疊（1)分開。這是因爲在受到紫外線 照射（或受熱）後，半導體層堆疊（1)在紫外線鬆脫薄膜（或熱 鬆脫薄膜）上的附著力就會降低。如果是以紫外線鬆脫薄膜 -19- 1359511 或熱鬆脫薄膜作爲中間載體，則在將半導體層堆疊（1)與紫 外線鬆脫薄膜或熱鬆脫薄膜分開之前，最好加上一個照射 紫外線或加熱的步驟。 不帶基板的半導體層堆疊（1)能夠從正面（101)發射電 磁輻射。在本八施例中，不帶基板的半導體層堆疊（1)含有 —個具有量子井結構的作用層（110)。半導體層堆疊（1)是以 —種III/V-化合物半導體材料（例如一種氮化化合物半導體 材料）或II-VI-化合物半導體材料爲主要成分所構成。
III/V-化合物半導體材料含有至少一種第三族元素（例 如Al、Ga、In)及至少一種第五族元素（例如B、N、P、As) 。所謂” III/V-化合物半導體材料”是指一種含有至少一種 第三族元素及至少一種第五族元素的二元、三元、或四元 化合物，尤其是氮化物化合物半導體材料及磷化物化合物 半導體材料。在這種二元、三元、或四元化合物中還可以 摻雜一種或數種摻雜物質及其他的成分。 同樣的’ II/VI-化合物半導體材料含有至少一種第二族 元素（例如Be、Mg、Ca、Sr)及至少一種第六族元素（例如〇 、S、Se)。所謂” II/VI-化合物半導體材料”是指一種含有 至少一種第二族元素及至少一種第六族元素的二元、三元 '或四元化合物。在這種二元、三元、或四元化合物中遼 可以摻雜一種或數種摻雜物質及其他的成分。例如Zn〇、 ZnMgO、CdS、ZnCdS、MgBeO等都是II/VI -化合物半導許 材料。 在本發明中，所謂”以氮化物化合物半導體材料作m 主要成分”是指半導體層堆疊（1)或半導體層堆疊（1)的至 -20- 1359511 少一個層含有一種通式最好是AhGamlrn.-.mN的氮化物- III-化合物半導體材料，其中OSnSl，OSmSl，n + mS 1。當 '然這種材料的實際成分並不是一定必須完全符合這個通式 ’而是可以另外含有一種或數種摻雜物質或是其他成分。 ' 爲了簡化起見，以上的通式僅含有構成這種材料的晶格的 重要成分（Al、Ga、In、N)，即使這些成分有一小部分可以 被其他的物質取代及/或補充。 在半導體層堆疊（1)的背面（102)上，也就是在半導體層 堆疊（1)大致與其主延伸面平行並與發射輻射之正面（101) 相對而立的那一個面上，有一個金屬層（150)。金屬層（150) 含有一種金屬（例如Ag)，或是由這種金屬所構成。金屬層 (150)最好是包括一個與正面（101)相鄰且是由Ag構成的層 ，以及一個背對正面（101)的層，這個層含有TiWN及/或 Ti/Pt並構成阻擋固定層（3)之焊接金屬用的擴散阻擋層。金 屬層（150)的厚度小於或等於5 # m、小於或等於2 y m、或 最好是大約等於1/xm。
金屬層（150)在半導體層堆疊（1)及固定層之間形成非 常好的附著效果，例如金屬層U 50)或至少是其背對半導體 層堆疊（1)的那一個面特別容易被固定層（3)的焊接金屬潤 濕。此外，金屬層（150)，尤其是金屬層（150)與正面（1〇1) 相鄰的那一個層，最好具有很好的反射特性。從作用層（11 0) 朝金屬層（150)的方向發射的輻射至少有一部分會被金屬層 (150)朝正面（101)的方向反射回去’因此具有金屬層（150) 的半導體層堆疊（1)可以提高從半導體層堆疊（1)的正面 (101)發射的輻射。因此在這本實施例中’金屬層（150)同時 -21- 1359511 也具有反射層的作用。 半導體層堆疊（1)是以嘉晶生長法在一個生長基板上 • 生長出來的，其中半導體層堆疊（1)的背面（102)通常是背對 生長基板。待半導體層堆疊生長完成後，利用雷射去餘法 ' (LLO : Laser-liftoff)將生長基板從半導體層堆疊移除。另 外一種可行的方式是半導體層堆疊（1)可以留下很薄的一 層生長基板。和一般將生長基板去除掉的半導體本體不同 的是，在本實施例中，半導體層堆疊的背面（102)上並沒有 _ 任何輔助載體。 從主延伸面沿垂直方向測量之半導體層堆疊（1)的厚 度小於或等於20/zm，或最好是小於或等於10/zm(本實施 例約爲6 M m)。 因此，載體（2)的第一主面（201)及半導體層堆疊（1)的 正面（10 1)之間的距離（H)小於或等於25 vm，或最好是小於 或等於15# m(本實施例約爲10仁m)。 在載體（2)的第一主面（201)的俯視圖上，相鄰半導體層 __ 堆疊（1)之間的距離（D)小於或等於1 〇 〇 # m。在本實施例中 ，距離（D)約爲50 // m。 在本實施例中，爲了將半導體層堆疊（1)對準載體（2) ，應同時加熱將固定層（3)熔化。 在每一個安裝區（23 0)內，半導體層堆疊（1)都對準一個 熔化的固定層（3)的中心，之所以會如此應是熔化的固定層 (3)的表面張力及金屬層（150)及固定層（3)之間的黏著力的 關係。由於不帶基板或只有很薄一層基板的半導體層堆疊 (1)的厚度很薄（因此重量很輕），而且也沒有被固定在輔助 -22- 1359511 載體上，因此可以自動對準熔化的固定層（3)。 下一個步驟是使固定層（3)冷卻。每一個安裝區（230) • 內的固定層（3)都凝固成固態，因而形成半導體層堆疊（1) 的金屬層（15 0)及載體（2)之間的密切連接。在本實施中，不 • 帶基板的半導體層堆疊（1)及載體（2)之間除了有形成穩定 的機械連接外，也有形成導電連接。 除了含有一種焊接金屬的固定層外，也可以使用一種 含有黏著劑的固定層（3)。經由照射電磁輻射（例如紅外線及 /或紫外線光譜範圍的電磁輻射）及/或加熱都可以使黏著劑 (尤其是環氧樹脂類的黏著劑）硬化。 例如可以將一種液態的含有黏著劑的固定層（3)塗在 載體（2)±。在半導體層堆疊（1)在安裝區（230)內被放置在固 定層（3)上並自動對準固定層（3)的中心後，下一個步驟就是 使黏著劑硬化。例如可以照射電磁輻射使黏著劑硬化。載 體（2)最好是能夠讓使黏著劑硬化的電磁輻射至少部分透 過。例如本實施例可以使用塑膠板或玻璃板作爲載體（2)。 本實施例特別適用於半導體層堆疊（1)沒有經由載體（2)形 成電觸點接通的情況。 根據一種實施方式’固定層（3)及載體（2)至少可以讓半 導體層堆疊（1)發射的電磁輻射部分透過。在本實施例中， 發光二極體配置發射的電磁輻射最好是穿透載體（2)。 根據另外一種實施方式，半導體層堆疊（1)經由黏著劑 與載體（2)的一個導電連接導體形成電觸點接通。例如可以 使用一種含有可導電微粒且能夠以加熱及/或照射紫外線 輻射的方式激活的黏著劑（尤其是環氧樹脂著劑）。尤其是 -23- 1359511 含有Ag微粒的黏著劑最爲適合。 ' 根據一種實施方式，可導電微粒的尺寸小於或等於 • 10#m、小於或等於5ym、或最好是小於或等於2ym。這 種實施方式的優點是儘管半導體層堆疊（1)之間的橫向距 ' 離很短，但是發生短路的風險卻很低。另外一個優點是半 導體層堆疊（1)和載體（2)之間具有很好的平行性。 和第1C圖顯示的第一個實施例的發光二極體配置不 同的是，第2圖顯示的第二個實施例的發光二極體配置具 _ 有一個設置在載體（2)的第一主面（201)上的阻擋層（8)。 阻擋層（8)經過結構化處理，因此會在每一個安裝區內 形成一個帶有開口（80)的阻擋框，在第一主面（201)的俯視 圖上，固定層（3)就位於開口（80)中》從載體（2)往半導體層 堆疊（1)的方向看過去，固定層（8)突出於阻擋層（8)之外。開 口（80)可以限制固定層（3)在其主延伸面上的伸長量。因此 液態（尤其是溶化）的固定層不會從安裝區（230)流出。這種 實施方式可以防止可導電的固定層（3)與相鄰的固定層接
觸，以免造成短路，否則由於半導體層堆疊（1)之間的距離 (D)很短，是很容易造成短路的。阻擋層（8)的開口（80)限定 了固定層（3)在第一主面（201)之俯視圖上的位置，即使固定 層（3)處於液態時亦是如此。 此外，阻擋框（8)對固定層（3)形成的橫向界限使半導體 層堆疊（1)在載體（2)的第一主面（201)的俯視圖上從側面突 出於固定層（3)之外。因此，雖然相鄰半導體層堆疊（1)之間 的距離（D)很短，但是相鄰固定層（3)之間卻能夠保持一較大 的距離。從載體（2)的第一主面（2 01)的俯視圖可以看出，載 -24- 1359511 體（2)在兩個固定層（3)之間有一個區域（240)並未被固定層 (3)覆蓋住。但是區域（24 0)最好是至少被一個半導體層堆疊 (1)覆蓋住。 雖然相鄰半導體層堆疊（1)之間的距離（D)很短，但是區 域（240)在平行於載體（2)之主延伸面的方向上仍具有足夠 的尺寸，以便能夠將導電路徑引進區域（24 0)。例如可以將 導電路徑設置在阻擋層（8)及載體（2)之間。但是導電路徑最 好與固定層（3)保持一定的距離，以免發生短路。
此外，在第二個實施例中，每一個半導體層堆疊（1)的 背面（102)都具有一個將背面（1〇2)的一個環形邊緣區域覆 蓋住的電絕緣層（7)。例如電絕緣層（7)是一個鈍化層。電絕 緣層（7)最好是含有一氧化矽（例如SiCb)、氮化矽（例如ShN4) 、及/或雙苯環丁烯（BCB)，或是由該等之至少一種材料所 構成。電絕緣層（7)可以是非晶形或多晶形的，也可以是同 時具有非晶形及多晶形部分。 在第二個實施例中，電絕緣層（7)的延伸範圍會超出半 導體層堆疊（1)的邊緣（103)。因此在相鄰的半導體層堆疊（1) 碰觸到對方時，電絕緣層（7)可以防止發生短路。 在第二個實施例中，半導體層堆疊（1)的電觸點接通是 由半導體層堆疊（1)的正面（101)形成。因此在每一個半導體 層堆疊（1)的一個與正面（101)相鄰的的η型接觸層（120)上 都有一個製作成接合墊（Bond-Pad)的第一導電接觸區（4)。 第二導電接觸區（5)的範圍從半導體層堆疊（1)的正面（ιοί) 開始延伸經過η型接觸層（120)、作用層（1 10)、以及p型側 載流子密封層（130)，並以鈍化層（500)與ρ型側載流子密封 -25- 1359511 層（130)形成電絕緣。第二導電接觸區（5)的範圍一直延伸到 半導體層堆疊（1)與半導體層堆疊（1)的背面（102)相鄰的p • 型側電流擴散層（14 0)。因此第一導電接觸區（4)是用來形成 半導體層堆疊（1)的η側電觸點接通，而第二導電接觸區（5) ' 則用來形成半導體層堆疊（1)的ρ側電觸點接通。 —條接合線（6)將位於一半導體層堆疊（1)之正面（101) 的第二導電接觸區（5)的一個接觸面及與其相鄰的另外一 個半導體層堆疊（1)的第一導電接觸區（4)連接在一起。半導 φφ 體層堆疊（1)就是以這種方式串聯在一起。 至少有一個位於發光二極體配置之邊緣的半導體層堆 疊（1)的第一導電接觸區（4)經由一條接合線（6)與載體（2)上 的一個導電連接位置形成導電連接。至少有另外一個位於 發光二極體配置之邊緣的半導體層堆疊（1)的第二導電接 觸區（5)也是經由一條接合線（6)與載體（2)上的另外一個導 電連接位置形成導電連接。 根據第3圖顯示的第3個實施例，半導體層堆疊（1)同 _ 樣也具有一個第一導電接觸層（4)，而且也是位於半導體層 堆疊（1)發射電磁輻射的正面（101)上。 和第2圖顯示的實施例不一樣的地方是，在第3圖的 實施例中，在載體（2)的第一主面（201)及半導體層堆疊（1) 之間有一個連接導體的導電層（9)，例如一個以沉積方式在 載體（2)上形成的導電層。導電層（9)含有一種金屬，並被分 隔成多個彼此電絕緣的子區域（例如導電路徑），半導體層 堆疊（1)經由這些子區域形成電觸點接通。 導電層（9)最好是含有Au及/或Ag。導電層（9)最好具 -26- 1359511 有多層結構。例如具有一個含有Cu或是由Cu構成的第一 層、一個含有Ni或是由Ni構成的第二層、以及一個含有 Au及/或Ag或是由Au及/或Ag構成的第三層，其中第一 層是與載體（2)相鄰，第二層接在第—層的後面（從載體（2) 往上面的方向看過去），第三層則是背對載體（2)。可以用一 個含有W或是由W構成的層取代第一層及/或第二.層。根 據一種改良方式，可以利用電鍍將第一層加厚。第二層構 成一個遷移阻擋層。第三層則可以作爲保護層及/或接觸層
在本實施例中，阻擋框（8)在每一個安裝區（230)內的某 些位置被設置在導電層（9)上，在其他位置則被設置在載體 (2)未被導電層（9)覆蓋住的區域上。 和前面的實施例一樣，在本實施例中，固定層（3)在載 體（2)的第一主面（201)的俯視圖上也是位於阻擋框（8)的開 口（80)中。因此每一個固定層（3)在載體（2)的第一主面（201) 的俯視圖上也是整個被阻擋層（8)圍繞住。
和前面的實施例不一樣的是，在本實施例中，固定層 (3)是設置在導電層（9)，並與導電層（9)及半導體層堆疊（1) 形成導電接觸。 此外，含有焊接金屬的固定層（3)對可導電且含有金屬 的導電層（9)能夠產生很好的潤濕效果。因此可以提高固定 層（3)與載體（2)之間的附著力 >使半導體層堆疊（1)與載體（2) 之間的機械連接變得特別穩定。 電絕緣的保護層（10)將半導體層堆疊（1)的正面（101)覆 蓋住，並經過半導體層堆疊（1)的邊緣（103) —直延伸到導電· -27- 1359511 層（9)及阻擋層（8)及/或載體（2)的第一主面（201) 電絕緣的保護層（10)最好是可以讓半導體f ' 射的電磁輻射全部透過。另外一種可行的方式美 含有一種螢光轉換材料（11)，例如一種有摻雜C • 石榴石螢光物質（YAG:Ce)。第3圖左半邊的部 施例的保護層（10)繪出。 螢光轉換材料至少可以吸收半導體層堆| 一部分電磁輻射（一次輻射），並反過來自行發 一次輻射之波長的螢光輻射或磷光輻射。 保護層（10)具有開口（14)。保護層（10)的開 將導電接觸區（4)或導電層（9)覆蓋住。例如可以 保護層（10)，也就是連在一起的保護層（10)，設 層堆疊（1)及載體（2)上，然後再以雷射去除法 (14)。 導電層（90)沒有被保護層（10)覆蓋住的露空 使半導體層堆疊（1)的背面形成電觸點接通的 (90)。 至少有一些導電連接區（90)是位於半導體j 缺口（1000)範圍。在缺口（1000)範圍的兩個相鄰 疊（1)之間的距離會變大，因此能夠爲電觸點接 的面積。不在缺口範圍的邊緣（103)部分的兩個 層堆疊（1)之間的距離（D)則比較小’例如只有 。因此缺口（1000)對發光二極體配置之亮度分佈 不會造成不良影響（或只有很小的不良影響）。 在電絕緣的護層（10)上的一個導電接觸區 量堆疊（1)發 I保護層（10) :er 的 -錦-分有將本實 I (1)發射的 射波長大於 口 （14)並未 先將一整片 置在半導體 製作出開口 區（90)構成 導電連接區 罾堆疊（1)的 半導體層堆 通提供足夠 相鄰半導體 50 # m左右 的均勻性並 具有複數個 -28- 1359511 彼此電絕緣的導電路徑（12)。在第3圖的實施例中，一個導 電路徑（12)從一個半導體層堆疊（1)的第一導電接觸區（4)延 ' 伸到與相鄰半導體層堆疊（1)的背面（102)電觸點接通的導 電連接區（90)。這樣兩個相鄰半導體層堆疊（1)就串聯在一 . 起。 例如可以利用蒸鍍法或濺鍍法製作導電路徑（1 2)，所使 用的材料爲一種導電材料，例如含有金屬或透明導電氧化 物（TCO)的材料。蒸鍍或濺鍍可以搭配一個遮罩進行。這個 ^ 遮罩可以是一·個遮蔽罩，或是利用微影步驟在電絕緣的保 護層（10)上形成的遮罩。 另外一種可行的方式是以印刷法製作導電路徑（丨2)，例 如以導電膏或導電液體爲材料利用噴墨印製作刷法、篩網 印刷法、塞子印刷法導電路徑（丨2)。導電膏或導電液體含 有可導電的微粒，導電微粒的尺寸小於或等於lo^m、小 於或等於5ym、或最好是小於或等於2/zm。 導電路徑（12)在垂直於載體（2)的第一主面（201)上的長 度遠小於第2圖之實施例的彎曲的接合線。因此第3圖顯 示之實施例的發光二極體配置的一個優點是形狀特別扁平 ，也就是說結構高度特別小。 在本實施例及前面的實施例中，從載體（2)的第一主面 (201)的俯視圖可以看出’半導體層堆疊（！）係位於在一個矩 形柵中。第4A圖顯不一段發光二極體配置在載體（2)的第 —主面（201)的俯視圖上的情況。第4A圖中的發光二極體 配置具有排成3行及3列的9個半導體層堆疊（1)。 在半導體層堆疊（1)的正面（101)的俯視圖上，每一個半 -29- 1359511 導體層堆疊（1)的形狀都是四方形（本實施例爲正方形），而 且都帶有一個位於一個角落處的缺口（1000)。此外，每一個 半導體層堆疊（1)在一個角落處都具有一個導電接觸區（4) ，而且這個角落和缺口（1000)所在的角落分別位於對角線的 一端0
在本實施例中，排在行中的半導體層堆疊（1)都是對準 相同的方向一個挨著一個被固定在載體（2)上。排在與行垂 直的列中的相鄰半導體層堆疊（1)則是相互轉動90度，因此 半導體層堆疊（1)的缺口（100 0)會與同一列中的相鄰半導體 層堆疊（1)的導電接觸區（4)相鄰。也就是說，在列中每一個 半導體層堆疊（1)的缺口（ 1 000)都是面對著同列中相鄰半導 體層堆疊（1)的導電接觸區（4)。缺口（1000)與具有朝著列的 方向延伸之導電路徑（12)的相鄰半導體層堆疊（4)形成導電 連接。因此位於列中的半導體層堆疊（1)會串聯在一起。 位於第一行或最後一行之半導體層堆疊（1)的導電接 觸區（4)或導電連接區（90)是經由導電路徑（12)與一個驅動 電路（未在圖式中繪出）連接，在本實施例中，這個控制半 導體層堆疊（1)用的驅動電路也是設置在共同的載體（2)上。 根據本實施的一種變化方式，除了排在行中的半導體 層堆疊（1)都是對準相同的方向被固定在載體（2)上之外，相 鄰的排在列中半導體層堆疊（1)也是對準相同的方向被固 定在載體（2)上。第4B圖顯示的就是這種變化方式的發光 二極體配置。在這種變化方式中，發光二極體配置具有排 列在矩形柵中且多於3行及3列的半導體層堆疊（1)。 例如在第4B圖的變化中的兩個串聯在一起的半導體 -30- 1359511 層堆疊（1)，接合線（6)或導電路徑（12)會從一個半導體層堆 疊（1)的缺口（1000) —直拉到在矩形柵的一條對角線方向上 的一個相鄰半導體層堆疊（1)的導電接觸區（4)。例如導電路 徑（12)沿著矩形柵的這條對角線前進。 在第5圖顯示的第4個實施例中，如果發光二極體配 置使用的是具有多層結構的載體（2)，則半導體層堆疊（1) 彼此的連接方式可以有很大的變化空間。
在第5圖的實施例中，載體（2)具有一個使半導體層堆 疊（1)形成電觸點接通的連接導體，這個連接導體具有一個 在載體（2)內部位於第一主面（201)及第二主面（202)之間的 結構化的導電層（210)。此外，這個連接導體還具有通孔（2 20) ，這些通孔（220)分佈在從導電層（2 10)到載體（2)的第一主面 (2 01)之間的若干位置。例如至少有一個載體（2)的安裝區 (230)具有複數個通孔（22 0)，而且最好是每一個安裝區（2 3 0) 都具有一個通孔（220)。 連接導體的另外一個導電層（9)設置在阻擋框（8)的開 口（80)中。設置在開口（80)中的另外一個導電層（9)的每一個 子區域都與一個蓮孔（220)形成導電連接，但是這些子區域 都被阻擋框隔開而彼此電絕緣。例如載體（2)是一個多層陶 瓷載體。例如可以將複數個陶瓷層及導電層（2 10)燒結在一 起而形成多層陶瓷載體。 例如這個實施例可以個別控制每一個半導體層堆疊（1) 。因此可以非常精確的調整亮度。例如，可以利用適當的 電氣控制技術（例如脈衝式電源，不過此部分屬於熟習該項 技術者所熟知的知識，因此不需在此詳細說明）平衡不同半 -31- 1359511 導體層堆疊（1)的亮度及/或顏色感覺的差異。因此本實施例 的發光二極體配置可以產生非常均勻的顏色感覺及特別均 • 勻的亮度》 第6圖顯示第5個實施例之發光二極體配置的一個斷 • 面示意圖。在這個實施例中，第一導電接觸區（4)及第二導 電接觸區（5)的作用是使半導體層堆疊（1)的背面（1〇2)形成 電觸點接通。爲此第一導電接觸區（4)及第二導電接觸區（5) 在背面（102)各具有一個接觸面，而且這兩個接觸面分別與 載體（2)的一個導電路徑（9)電觸點接通，並以機械連接的方 式固定在其上。 和第2個實施例的第二導電接觸區（5)—樣，在本實施 例中，第二導電接觸區（5)也是穿過半導體層堆疊（1)，因此 與一個和正面（101)相鄰的接觸層（未在第6圖中繪出）電觸 點接通。如果半導體層堆疊（1)的P型側面對載體（2)，則第 一導電接觸區（4)就會與p型側電觸點接通，而第二導電接 觸區（5)則與n型側電觸點接通。另外一種可行的方式是半
導體層堆疊（1)的η型側面對載體（2)。 和前面的實施例一樣’最好是利用固定層（3)將半導體 層堆疊（1)的固定。在這種情況下，固定層（3)係位於第一導 電接觸層（4)的接觸面及其所屬的導電路徑之間，而另外一 個固定層（3，）則是位於第二導電接觸層（5)的接觸面及其所 屬的導電路徑之間。固定層（3)及另外一個固定層（3’）是彼 此分開的，因此並不會使半導體層堆疊（1)發生短路。 根據一種有利的實施方式’載體（2)上的—個阻擋框（8) 及/或半導體層堆疊U)背面（102)上的一個電絕緣層（7)會將 -32- 1359511 固定層（3)及另外一個固定層（3，）的範圍限制住（未在第6圖 中繪出~種很有利的方式是將阻擋框（8)的一個子區域設 * 置在屬於半導體層堆疊（1)的第一及第二導電接觸區（4，5) 的導電路徑（9)之間，及/或將電絕緣層（7)的一個子區域設 • 置在第一及第二導電接觸區（4，5)之間。電絕緣層（7)最好 是從側面將第一及第二導電接觸區（4，5)的接觸面圍繞住 〇 本發明的範圍並非僅限於以上所舉的實施例。每一種 _ 新的特徵及兩種或兩種以上的特徵的所有組合方式（尤其 是申請專利範圍中提及的特徵的所有組合方式）均屬於本 發明的範圍，即使這些特徵或特徵的組合方式未在本_日月 書之說明部分或實施例中被明確指出。 【圖式簡單說明】 第1A至1C圖：製造第一個實施例之發光二極體配置 的不同階段的斷面示意圖。 第2圖：第二個實施例之發光二極體配置的一個斷面 示意圖。 第3圖：第三個實施例之發光二·極體配置的一個斷面 示意圖。 第4A圖：第三個實施例之發光二極體配置的一個俯視 圖。 第4B圖：如圖4A之實施例的發光二極體配置的—種 變化方式的一個俯視圖。 第5圖：第四個實施例之發光二極體配置的一個斷面 示意圖。 -33- 1359511 第6圖：第五個實施例之發光二極體配置的一個斷面 示意圖。 【主要元件符號說明】 1 半導體層堆疊 2 載體 3 固定層 4 電接觸區 5 第二電接觸區 6 接合線 7 鈍化層 8 阻擋框/阻擋層 9 金屬化層 10 保護層 1.1 螢光轉換材料 12 導電路徑 13 開口 90 導電連接區 10 1 正面 102 背面 103 邊緣 110 作用層 120 η型接觸層 130 Ρ型側載流子密 140 Ρ型側電流擴散 15 0 金屬層 -34- 1359511
201 第一主面 202 第二主面 2 10 導電路徑 220 通孔 230 安裝區 500 鈍化層 1000 缺口 D 距離 Η 距離
-35

Claims (1)

1359511 ’ 月/09修正替換頁 修正本 第96135028號「發光二極體配置及其製造方法」專利案 (20 1 1年6月1 0日修正） 1. —種發光二極體配置，具有複數個半導體晶片，這些半 導體晶片從其等之正面（101)發射電磁輻射，而與該等正 面相對而立的背面（102)則固定在一共同載體（2)的第一 主面（2 0 1)上’這些半導體晶片分別由一不帶基板的半導 體層堆疊（1)構成’而且這些半導體晶片是在沒有輔助載 體的情況下被固定在一共同的載體上， 該等半導體層堆疊（1)之發射輻射的正面（1〇1)與載 體（2)的第一主面（201)之間的距離（η)小於或等於50μιη。 2. 如申請專利範圍第1項的發光二極體配置，其中：不帶 基板的半導體層堆疊（1)的厚度小於或等於20 μιη。 3. 如申請專利範圍第2項的發光二極體配置，其中：不帶 基板的半導體層堆疊（1)的厚度小於或等於10 μιη。 4. 如申請專利範圍第1或2項的發光二極體配置，其中： 在俯視載體（2)的第一主面（201)時，至少兩個半導體層堆 疊（1)彼此相隔的距離（D)小於或等於ΙΟΟμιη。 5. 如申請專利範圍第4項的發光二極體配置，其中：在俯 視載體（2)的第一主面（2 01)時，至少有兩個半導體層堆疊 U )彼此相隔的距離（D)小於或等於50μιη。 6. 如申請專利範圍第1或2項的發光二極體配置，其中： 半導體層堆疊（1)之發射輻射的正面（1〇1)與載體（2)的第 —主面（201)之間的踎離（Η)小於或等於2〇μιη。 7. 如申請專利範圍第1或2項的發光二極體配置，其中： 1359511 、， 月/阳修正替換頁 修正本 • 至少有一個半導體層堆疊（1)是藉由一個固定層（3)被固 _ 定在載體上。 8.如申請專利範圍第7項的發光二極體配置，其中：半導 體層堆疊（1)從側面（尤其是環繞整個側面）突出於固定層 (3)之外。 9.如申請專利範圍第7項的發光二極體配置，其中：固定 層（3)含有一種焊接金屬。 φ 10.如申請專利範圍第7項的發光二極體配置，其中：在載 體（2)的第一主面（201)上至少設有一從側面將固定層（3) 至少圍繞住一部分的阻擋框（8)。 11.如申請專利範圍第1或2項的發光二極體配置，其中： 至少有一個半導體層堆疊（1)具有一將其背面（102)至少 覆蓋住一部分的電絕緣層（7)。
12.如申請專利範圍第1或2項的發光二極體配置，其中： 至少有一個半導體層堆疊（1)具有一將其背面（102)的一 邊緣區域覆蓋住的電絕緣層（7)。 13.如申請專利範圍第7項的發光二極體配置，其中：至少 有一個半導體層堆疊（1)具有一將其背面（102)的一邊緣 區域覆蓋住，並從側面將固定層（3)至少圍繞住一部分的 電絕緣層（7)。 I4·如申請專利範圍第13項的發光二極體配置，其中：電絕 緣層（7)將背面（1 02)的一環形邊緣區域覆蓋住，並從側面 將固定層（3)整個圍繞住。 -2- 1359511 ' __________ .,. Η·έ月/0日修正替換頁 修正本 • I5·如申請專利範圍第1或2項的發光二極體配置，其中： - 半導體層堆疊（1)係設置在載體（2)上的一矩形柵中。 16.如申請專利範圍第1或2項的發光二極體配置，其中： 在俯視半導體層堆疊的背面時，至少有一個半導體層堆 疊（1)的形狀爲矩形或正方形。 17·如申請專利範圍第1或2項的發光二極體配置，其中： 至少有一個半導體層堆疊（1)具有兩個適用以形成半導體
層堆疊的正® (101)之導電連接的電接觸區（4，5)。 18.如申請專利範圍第1或2項的發光二極體配置，其中： 至少有一個半導體層堆疊（1)具有兩個適用以形成半導體 層堆疊的背面（102)之導電連接的電接觸區（4，5)。 19. 如申請專利範圍第1或2項的發光二極體配置，其中： 至少有兩個半導體層堆疊（1)串聯在一起。 20. 如申請專利範圍第1或2項的發光二極體配置，其中： 具有一使半導體層堆疊（1)電接通的連接'導體，此半導體 層堆疊（1)具有一位於載體（2)與第一主面（2 01)相對而立 的第二主面（202)及半導體層堆疊（1)之間的導電層（9， 2 10)。 21. 如申請專利範圍第20項的發光二極體配置’其中：導電 層（9)位於載體的第一主面（201)上。 22. 如申請專利範圍第20項的發光二極體配置’其中：載體 (2)具有一多層結構，同時導電層（210)係位於載體的第一 主面（201)及第二主面（20.2)之間。 -3- 1359511 ‘ 月吻修正替換頁 修正本 • 23·如申請專利範圍第20項的發光二極體配置，其中：將導 • 電層（9，21〇)分隔成彼此電絕緣的數個子區域。 24·如申請專利範圍第is 2項的發光二極體配置，其中： 至少有一個半導體層堆疊（1)具有一缺口（1〇〇〇)，同時載 體（2)在缺口（1000)的範圍具有—導電連接區（90)。 25·如申請專利範圍第16項的發光二極體配置，其中：缺口 (1000)位於矩形或正方形的第—個角落。 φ 26.如申請專利範圍第24項的發光二極體配置，其中：半導 體層堆疊（1)具有一電接觸區（4)，這個電接觸區（4)可以和 半導體層堆疊的正面（101)形成電觸點接通。 27·如申請專利範圍第25項的發光二極體配置，其中：電接 觸區（4)位於矩形或正方形的第二個角落，而且第二個角 落與第一個角落相鄰’或是分別位於對角線的一端。 28·如申請專利範圍第1或2項的發光二極體配置，其中： 半導體層堆疊（1)的正面（101)及載體（2)的第一主面（201) 至少有一部分被一個電絕緣的保護層（10)覆蓋住。 29·如申請專利範圍第28項的發光二極體配置，其中：保護 層（10)至少可以被發光二極體配置在運轉時從半導體層 堆疊（1)發射的一部分電磁輻射穿透。 3〇.如申請專利範圍第28項的發光二極體配置，其中：保護 層（10)含有一種螢光轉換材料（11)。 31·如申請專利範圍第28項的發光二極體配置，其中：保護 層（10)至少讓導電接觸區（4, 5)及/或導電連接區（90)的一 -4- 1359511 ' /〇°年έ月/〇g修正替換頁 修正本 • 部分保持露空。 -32.如申請專利範圍第31項的發光二極體配置，其中：在保 護層（10)背對載體（2)的那一面上設有—電觸點接通層 (12)，電觸點接通層（12)與一導電接觸區（4，5)及—個導 電連接區（9G)及/或兩個導電接觸區（4, 5)形成導電連接。 33.—種製造發光二極體配置的方法，其步驟是先製作一具 有複數個安裝區（230)的載體（2)，在俯視載體的第—主面 φ (201)時’這些安裝區（23 0)係一個接一個排在—起，並在 同一時間或是依序在每一個安裝區中： --在載體的第一主面上形成一個固定層（3); --將一能夠從正面（1 〇 1)發射電磁輻射的半導體晶片 放置在固定層上（半導體晶片的正面背對固定層）； …將半導體晶片對準固定層； --經由固定層在半導體晶片及載體之間形成穩定的 機械連接，其中半導體晶片是由不帶基板的半導體層堆 ® 疊（1)構成，而且在半導體層堆疊及承載基板之間沒有設 置輔助載體。 3 4.如申請專利範圍第33項的方法，其中：固定層（3)在半導 體晶片的對準過程中是液態的。 35. 如申請專利範圍第34項的方法，其中：在與半導體層堆 疊（1)接觸之前或之後將固定層（3)熔化。 36. 如申請專利範圍第34項的方法，其中：半導體層堆疊（1) 會自動對準固定層（3)。 -5- 1359511 ' 丨。啐έ月ί〇日修正替換頁 修正4 37. 如申請專利範圍第36項的方法，其中：在俯視第一主面 (201)時’半導體層堆疊（1)對準固定層（3)的中心。 38. 如申請專利範圍第33或34項的方法，其中：在安裝區 (2 3 0)中將一從側面圍繞住固定層（3)的阻擋層（8)設置在 載體（2)上。 39.如申請專利範圍第38項的方法，其中：阻擋層具有一開 口（80)，同時在俯視第一主面（201)時，固定層（3)位於開
口 （80)中》 40. 如申請專利範圍第33或34項的方法，其中：在半導體 層堆疊（1)之與正面（101)相對而立的背面（102)的一邊緣 區上設置一電絕緣層（7)。 41. 如申請專利範圍第33或34項的方法，其中： --載體具有一導電連接區（90); --在半導體層堆疊（1)上形成一缺口（1000); --將半導體層堆疊對準，使缺口至少有一部分位於導 電連接區的上方。 -6-
TW096135028A 2006-09-27 2007-09-20 Light-emitting diode arrangement and method of man TWI359511B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006045691 2006-09-27
DE102007021009A DE102007021009A1 (de) 2006-09-27 2007-05-04 Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen

Publications (2)

Publication Number Publication Date
TW200816530A TW200816530A (en) 2008-04-01
TWI359511B true TWI359511B (en) 2012-03-01

Family

ID=39154780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135028A TWI359511B (en) 2006-09-27 2007-09-20 Light-emitting diode arrangement and method of man

Country Status (8)

Country Link
US (2) US8154040B2 (zh)
EP (1) EP2057681B1 (zh)
JP (1) JP2010505252A (zh)
KR (1) KR101326636B1 (zh)
CN (1) CN101523598B (zh)
DE (1) DE102007021009A1 (zh)
TW (1) TWI359511B (zh)
WO (1) WO2008040315A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985970B2 (en) * 2009-04-06 2011-07-26 Cree, Inc. High voltage low current surface-emitting LED
DE102008050538B4 (de) * 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101495071B1 (ko) * 2008-06-24 2015-02-25 삼성전자 주식회사 서브 마운트 및 이를 이용한 발광 장치, 상기 서브마운트의 제조 방법 및 이를 이용한 발광 장치의 제조 방법
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
DE102009005907A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US9093293B2 (en) 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102009039891A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
KR101648810B1 (ko) * 2010-04-23 2016-08-31 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
DE102010050832A1 (de) * 2010-11-09 2012-05-10 Osram Opto Semiconductors Gmbh Lumineszenzkonversionselement, Verfahren zu dessen Herstellung und optoelektronisches Bauteil mit Lumineszenzkonversionselement
KR101189081B1 (ko) 2010-12-16 2012-10-10 엘지이노텍 주식회사 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
DE102011013369A1 (de) * 2010-12-30 2012-07-05 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102011016308A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
US8957429B2 (en) * 2012-02-07 2015-02-17 Epistar Corporation Light emitting diode with wavelength conversion layer
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
KR102209036B1 (ko) 2014-08-26 2021-01-28 엘지이노텍 주식회사 발광 소자 패키지
CN104329597B (zh) * 2014-09-10 2016-11-23 广东中塑新材料有限公司 一种无基板led灯及其制备方法
DE102015107586B4 (de) * 2015-05-13 2023-10-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
JP6517643B2 (ja) * 2015-09-16 2019-05-22 株式会社ジャパンディスプレイ 表示装置の製造方法、および、表示装置
DE102016112584A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102016116353A1 (de) 2016-09-01 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
DE102018200023A1 (de) * 2018-01-02 2019-07-04 Osram Gmbh Konversionsvorrichtung mit geschichteter leiterstruktur
JP7054005B2 (ja) * 2018-09-28 2022-04-13 日亜化学工業株式会社 発光装置
DE102018217465A1 (de) * 2018-10-12 2020-04-16 Osram Gmbh Vorrichtung mit mindestens einem lichtemittierenden bauelement und verfahren zum herstellen derselben
US11735684B2 (en) 2018-10-12 2023-08-22 Osram Gmbh Method for manufacturing a light-emitting device
KR102200206B1 (ko) * 2019-02-01 2021-01-08 (주)솔라루체 Led 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537349B1 (ko) * 1996-06-26 2006-02-28 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
CN1964093B (zh) 1997-01-09 2012-06-27 日亚化学工业株式会社 氮化物半导体元器件
TW381411B (en) 1997-01-20 2000-02-01 Oki Electric Ind Co Ltd Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2002050822A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 光実装基板及びそれを用いた光モジュール
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
EP1603170B1 (en) * 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
JP4620939B2 (ja) * 2003-06-25 2011-01-26 株式会社リコー 複合素子の製造方法
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
EP1690300B1 (en) * 2003-11-04 2012-06-13 Panasonic Corporation Manufacturing method of semiconductor light emitting device
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP4754850B2 (ja) * 2004-03-26 2011-08-24 パナソニック株式会社 Ｌｅｄ実装用モジュールの製造方法及びｌｅｄモジュールの製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
EP2144286A3 (en) * 2004-06-30 2011-03-30 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of light emitting diodes bonded, method of manufacturing the same, and light emitting device using the same
CN100468792C (zh) * 2004-11-24 2009-03-11 杨秋忠 整合型发光二极管及其制造方法
KR100624448B1 (ko) * 2004-12-02 2006-09-18 삼성전기주식회사 반도체 발광소자 및 그 제조방법
US20060154393A1 (en) 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode

Also Published As

Publication number Publication date
US8154040B2 (en) 2012-04-10
US8796115B2 (en) 2014-08-05
CN101523598B (zh) 2013-03-27
CN101523598A (zh) 2009-09-02
KR20090071622A (ko) 2009-07-01
EP2057681B1 (de) 2018-11-07
WO2008040315A3 (de) 2008-11-20
US20100012955A1 (en) 2010-01-21
TW200816530A (en) 2008-04-01
KR101326636B1 (ko) 2013-11-08
US20120190140A1 (en) 2012-07-26
EP2057681A2 (de) 2009-05-13
DE102007021009A1 (de) 2008-04-10
WO2008040315A2 (de) 2008-04-10
JP2010505252A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI359511B (en) Light-emitting diode arrangement and method of man
US10230034B2 (en) Light emitting device and method for manufacturing light emitting device
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
JP5634003B2 (ja) 発光装置
US8217568B2 (en) Light emitting element and light emitting device using the light emitting element
TWI485891B (zh) 半導體發光裝置及其製造方法
WO2016157518A1 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
TW201244183A (en) Wafer level LED package and method of fabricating the same
TWI549321B (zh) Electronic device
JP5568476B2 (ja) オプトエレクトロニクス部品
US9755105B2 (en) Method for producing light emitting device
CN102412364A (zh) 包含光电元件的封装的装置及封装方法
KR20140123720A (ko) 발광소자 패키지 및 그 제조 방법
TWI414093B (zh) 晶圓級封裝之方法
GB2551154B (en) Light-emitting diode package and method of manufacture