KR20140123720A - 발광소자 패키지 및 그 제조 방법 - Google Patents

발광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140123720A
KR20140123720A KR20130040885A KR20130040885A KR20140123720A KR 20140123720 A KR20140123720 A KR 20140123720A KR 20130040885 A KR20130040885 A KR 20130040885A KR 20130040885 A KR20130040885 A KR 20130040885A KR 20140123720 A KR20140123720 A KR 20140123720A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
core
light emitting
Prior art date
Application number
KR20130040885A
Other languages
English (en)
Inventor
임성준
권용민
문서현
손민영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130040885A priority Critical patent/KR20140123720A/ko
Publication of KR20140123720A publication Critical patent/KR20140123720A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 실시 형태에 따른 발광소자 패키지는, 열팽창계수가 상이한 금속층이 복수개 접합된 적층 구조를 갖는 코어, 상기 코어의 적어도 일면을 덮는 절연층, 상기 절연층 상에 형성되어 상기 코어와 전기적으로 절연된 전극층을 포함하는 기판; 및 상기 기판 상에 실장되어 상기 전극층과 전기적으로 접속되는 발광소자;를 포함할 수 있다.

Description

발광소자 패키지 및 그 제조 방법{LIGHT EMITTING DEVICE PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광소자 패키지 및 그 제조 방법에 관한 것이다.
발광다이오드(LED)와 같은 발광소자를 광원으로 사용하는 패키지를 제조하는데 사용되는 실리콘 기판은 절단 공정이나 핸들링 과정에서 파손되거나 손상되기 쉽다는 문제가 있어 왔다.
이에 반해, 알루미늄과 같은 단일 금속으로 이루어진 금속 기판의 경우 상대적으로 강도가 크기 때문에 패키지를 제조하는데 있어서 보다 취급이 용이하다는 장점이 있다. 그러나, 실리콘 기판에 비해 큰 열팽창계수를 갖기 때문에 발광소자를 구성하는 반도체층과의 사이에서 열팽창계수의 차이가 크게 발생한다는 문제가 있다.
특히, 이러한 열팽창계수의 차이는 기판 상에 반도체층이 형성된 웨이퍼를 본딩한 후 웨이퍼를 제거할 경우 기판이 휘는 현상(bowing effect)을 발생시키며, 이에 따라서 후속 공정이 진행되지 못하는 문제를 발생시킨다. 그리고, 열팽창계수의 차이는 실리콘 기판에 비해 금속 기판에서 더 크게 발생하므로 휨 현상으로 인한 문제는 실리콘 기판에 비해 금속 기판에서 더 악화되는 문제가 있다.
당 기술분야에서는, 금속으로 이루어진 기판을 사용하면서 반도체층과의 열팽창계수 차이를 최소화하여 휨 현상의 발생을 억제할 수 있고, 따라서 제품의 신뢰성을 향상시킬 수 있는 발광소자 패키지 및 그 제조 방법이 요구되고 있다.
본 발명의 일 실시 형태에 따른 발광소자 패키지는,
열팽창계수가 상이한 금속층이 복수개 접합된 적층 구조를 갖는 코어, 상기 코어의 적어도 일면을 덮는 절연층, 상기 절연층 상에 형성되어 상기 코어와 전기적으로 절연된 전극층을 포함하는 기판; 및 상기 기판 상에 실장되어 상기 전극층과 전기적으로 접속되는 발광소자;를 포함할 수 있다.
상기 코어는 제1 금속층 및 상기 제1 금속층에 접합된 제2 금속층을 포함하며, 상기 제1 금속층과 제2 금속층은 열팽창계수가 상이할 수 있다.
상기 제1 금속층 및 제2 금속층은 두께가 동일하거나, 상대적으로 작은 열팽창계수를 갖는 금속층의 두께가 더 두꺼울 수 있다.
상기 코어는 상기 제2 금속층에 접합된 제3 금속층을 더 포함하며, 상기 제3 금속층은 상기 제1 금속층 및 제2 금속층과 열팽창계수가 상이하거나, 상기 제1 금속층 또는 제2 금속층과 열팽창계수가 동일할 수 있다.
상기 코어를 관통하여 상기 코어의 상면과 하면에 각각 상기 절연층을 사이에 두고 구비된 상기 전극층을 상호 연결하는 복수의 비아 홀을 더 포함할 수 있다.
상기 금속층은 각각 인바(invar), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 주석(Sn), 아연(Zn), Fe 합금, Fe-Ni 합금, Fe-Ni-Co 합금 중에서 선택된 적어도 어느 하나의 물질로 이루어질 수 있다.
본 발명의 일 실시 형태에 따른 발광소자 패키지 제조 방법은,
열팽창계수가 상이한 금속층이 복수개 접합된 적층 구조의 코어를 갖는 기판을 마련하는 단계; 상기 기판을 관통하는 복수의 비아 홀을 형성하는 단계; 상기 복수의 비아 홀의 표면을 포함하여 상기 기판의 표면을 덮는 절연층을 형성하는 단계; 상기 절연층 상에 전극층을 형성하는 단계; 일면에 구비된 전극이 상기 전극층과 접속하도록 발광소자를 위한 에피텍셜층을 상기 전극층 상에 부착하는 단계; 및 상기 기판을 개별 발광소자 단위로 절단하는 단계를 포함할 수 있다.
상기 복수의 비아 홀을 형성하는 단계에서, 상기 복수의 비아 홀은 상기 에피텍셜층에 구비된 상기 전극의 위치에 대응하는 위치에 형성될 수 있다.
상기 발광소자를 위한 에피텍셜층을 부착하는 단계는, 상기 에피텍셜층이 형성된 웨이퍼를 마련하는 단계와, 상기 전극이 구비된 상기 일면이 상기 절연층과 마주하도록 상기 에피텍셜층을 상기 기판과 상기 웨이퍼 사이에 위치시키는 단계와, 상기 전극층과 상기 전극 사이에 솔더볼을 개재하여 상기 에피텍셜층을 상기 기판 상에 고정시키는 단계를 포함할 수 있다.
상기 발광소자를 위한 에피텍셜층을 상기 기판 상에 고정시킨 이후에 상기 웨이퍼를 상기 에피텍셜층에서 제거하는 단계를 더 포함할 수 있다.
본 발명의 실시 형태에 따르면, 금속으로 이루어진 기판을 사용하면서 반도체층과의 열팽창계수 차이를 최소화하여 휨 현상의 발생을 억제할 수 있고, 따라서 제품의 신뢰성을 향상시킬 수 있는 발광소자 패키지 및 그 제조 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 형태에 따른 발광소자 패키지를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시 형태에 따른 발광소자 패키지를 개략적으로 나타내는 단면도이다.
도 3 내지 도 13은 본 발명의 일 실시 형태에 따른 발광소자 패키지 제조 방법을 개략적으로 나타내는 주요 단계별 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1을 참조하여 본 발명의 일 실시 형태에 따른 발광소자 패키지를 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 발광소자 패키지를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 발광소자 패키지(1)는 기판(10), 발광소자(20)를 포함할 수 있다. 그리고, 파장변환층(30), 렌즈(40)를 더 포함할 수 있다.
기판(10)은 메탈 기판의 일종으로 내부에 금속층으로 이루어진 코어(100)를 가질 수 있다. 도면에서 도시하는 바와 같이, 상기 기판(10)은 금속층(110,120)이 복수개 접합된 적층구조를 갖는 코어(100), 상기 코어(100)의 적어도 일면을 덮는 절연층(11), 상기 절연층(11) 상에 형성되어 상기 코어(100)와 전기적으로 절연된 전극층(12)을 포함할 수 있다.
상기 코어(100)는 금속층(110,120)이 복수개 접합되어 적층된 구조를 가지되, 각 금속층(110,120)이 갖는 열팽창계수(CTE)는 서로 상이할 수 있다. 구체적으로, 도 1에서 도시하는 바와 같이, 상기 코어(100)는 제1 금속층(110) 및 상기 제1 금속층(110)에 접합된 제2 금속층(120)을 포함할 수 있다. 그리고, 상기 제1 금속층(110)과 제2 금속층(120)은 각각 열팽창계수가 서로 상이한 물질로 이루어질 수 있다.
상기 금속층(110,120)은 인바(invar), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 주석(Sn), 아연(Zn), Fe 합금, Fe-Ni 합금, Fe-Ni-Co 합금 중에서 선택된 적어도 어느 하나의 물질로 이루어질 수 있다. 예를 들어, 상기 제1 금속층(110)은 대략 열팽창계수가 17 CTE(10-6/℃)인 구리(Cu)로 이루어질 수 있다. 그리고, 상기 제2 금속층(120)은 대략 열팽창계수가 1.2 CTE(10-6/℃)인 인바(invar)로 이루어질 수 있다.
이와 같이, 열팽창계수가 서로 상이한 물질로 이루어진 제1 금속층(110)과 제2 금속층(120)이 상호 접합되어 이루어지는 코어(100)는 상기 제1 금속층(110) 및 제2 금속층(120)이 각각 갖는 열팽창계수와 다른 열팽창계수를 가지게 된다. 즉, 본 실시 형태에서와 같이 구리를 재질로 하여 이루어지는 제1 금속층(110)과 인바를 재질로 하여 이루어지는 제2 금속층(120)이 접합되어 이루어지는 코어(100)의 경우 각각의 금속층의 두께비에 따라 1.2 ~ 17 CTE(10-6/℃)의 열팽창계수를 가질 수 있다.
한편, 본 실시 형태에서는 상기 제1 및 제2 금속층(110,120)의 재질로 구리와 인바를 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 제1 및 제2 금속층(110,120)의 재질로는 상기 구리 및 인바 이외에 알루미늄(Al), 티탄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 주석(Sn), 아연(Zn) 등의 순수 금속이나, 스틸(steel)과 같은 Fe 합금, 열팽창계수가 작은 Fe-Ni 합금, Fe-Ni-Co 합금 등이 사용될 수 있다.
도 1에서 도시하는 바와 같이, 상기 제1 금속층(110)과 제2 금속층(120)은 동일한 두께를 가질 수 있다. 그리고, 본 실시 형태에서는 상기 제1 금속층(110)과 제2 금속층(120)이 동일한 두께를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제1 및 제2 금속층(110,120) 중 어느 일측이 더 두꺼운 두께를 가지는 것도 가능하다. 다만, 이 경우, 제1 및 제2 금속층(110,120) 중 상대적으로 열팽창계수가 작은 금속층이 더 두꺼운 두께를 가질 수 있다. 예를 들어, 본 실시 형태에서와 같이 제1 금속층(110)이 구리로 이루어지고, 제2 금속층(120)이 인바로 이루어지는 경우에는, 상대적으로 열팽창계수가 작은 제2 금속층(120)이 더 두꺼운 두께를 가질 수 있다.
상기 제1 금속층(110)과 제2 금속층(120)은 도금 또는 증착등의 방식을 통해 상호 접합될 수 있다. 또한, 공정 접합(eutectic bonding) 방식을 통해 상호 접합될 수도 있다.
절연층(11)은 상기 코어(100)의 적어도 일면을 덮는 구조로 구비될 수 있다. 상기 절연층(11)은 전기 절연성을 갖는 물질, 예컨대 수지로 이루어질 수 있다. 그리고, 이러한 절연성 물질을 상기 코어(100)의 표면에 도포하여 경화시키는 방식으로 형성될 수 있으나 이에 한정하는 것은 아니다.
전극층(12)은 상기 절연층(11) 상에 형성되어 상기 코어(100)와 전기적으로 절연될 수 있다. 상기 전극층(12)은 구리, 은 등의 전기 전도성 물질을 도금이나 증착하는 방식을 통해 상기 절연층(11)을 덮는 박막 형태로 형성될 수 있다. 또한, 상기 전극층(12)은 박막 형태로 제조되어 상기 절연층(11) 상에 부착하는 방식으로 형성될 수도 있다. 상기 전극층(12)은 상기 기판(10)의 상면과 하면에 각각 구비될 수 있다.
한편, 상기 기판(10)은 상기 코어(100)를 관통하는 비아 홀(via hole)(13)이 복수개 형성될 수 있다. 상기 복수의 비아 홀(13)은 드릴 가공 또는 식각 공정 등을 통해 형성될 수 있다.
상기 비아 홀(13)의 내측면에는 상기 절연층(11)이 형성될 수 있다. 그리고, 상기 기판(10)의 상면과 하면에 각각 마련된 상기 전극층(12)을 상호 전기적으로 연결하기 위해 상기 비아 홀(13)의 내측면에도 전극층(12)이 형성될 수 있다. 이 경우, 상기 전극층(12)은 상기 절연층(11)에 의해 상기 코어(11)와 전기적으로 절연될 수 있다. 본 실시 형태에서는 상기 비아 홀(13) 내부가 비어있는 구조를 갖는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 비아 홀(13)의 내부는 도전체로 채워질 수 있다.
상기 복수의 비아 홀(13)은 추후 설명하는 발광소자(20)에 구비된 전극(211,221)의 위치에 대응하는 위치에 형성될 수 있다.
발광소자(20)는 상기 기판(10) 상에 실장되어 상기 전극층(12)과 전기적으로 접속된다. 상기 발광소자(20)는 외부에서 인가되는 전원에 의해 소정 파장의 빛을 발생시키는 반도체 소자의 일종이며, 발광다이오드(LED)를 포함할 수 있다. 상기 발광소자(20)는 함유되는 물질에 따라서 청색광, 녹색광 또는 적색광을 발광할 수 있으며, 백색광을 발광할 수도 있다.
상기 발광소자(20)는 제1 도전형 반도체층(210), 제2 도전형 반도체층(220), 상기 제1 및 제2 도전형 반도체층(210,220) 사이에 형성된 활성층(230)의 적층 구조를 가질 수 있다. 여기서, 상기 제1 도전형 반도체층(210)은 n형 질화물 반도체층, 제2 도전형 반도체층(220)은 p형 질화물 반도체층일 수 있다.
제1 및 제2 도전형 반도체층(210, 220)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다. 제1 및 제2 도전형 반도체층(210, 220) 사이에 형성되는 활성층(230)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
메사에칭된 영역에 노출된 상기 제1 도전형 반도체층(210)의 노출면과 상기 제2 도전형 반도체층(220)의 일면에는 각각 전극(211,221), 예컨대, n형 전극 및 p형 전극이 형성되어 해당 반도체층과 접속될 수 있다. 특히, 본 실시 형태에서와 같이 상기 전극(211,221)은 동일 방향을 향하는 구조로 배치될 수 있어서 발광소자 자체는 수평 통전형 타입에 해당할 수 있다.
상기 전극(211,221)은 솔더링(soldering)을 통해 상기 전극층(12)과 전기적으로 접속될 수 있다. 도면에서 도시하는 도면부호 '240'은 상기 전극(211)이 활성층(230) 및 제2 도전형 반도체층(220)과 전기적으로 절연되도록 하는 절연층이다.
한편, 상기 발광소자(20)를 덮도록 파장변환층(30)이 더 형성될 수 있다. 이러한 파장변환층(30)은 발광소자(20)로부터 방출된 빛의 파장을 변환하는 기능을 수행하며, 이를 위하여, 투명 수지 내에 형광체가 분산된 구조가 사용될 수 있다.
상기 파장변환층(30)에 의해 변환된 빛과 발광소자(20)로부터 방출된 빛이 혼합되어 발광소자(20)는 백색광을 방출할 수 있다. 예컨대, 발광소자(20)가 청색광을 방출할 경우에는 황색 형광체를 사용할 수 있으며, 발광소자(20)가 자외광을 방출할 경우에는 적색, 녹색, 청색 형광체를 혼합하여 사용할 수 있을 것이다. 이 외에 백색광을 발광하기 위하여 발광소자 및 형광체의 색은 다양하게 조합될 수 있다. 또한, 반드시 백색이 아니더라도 녹색, 적색 등의 파장변환 물질만을 도포하여 해당 색을 방출하는 광원을 구현할 수도 있을 것이다.
구체적으로, 발광소자(20)로부터 청색 빛이 방출되는 경우, 적색 형광체로는 MAlSiNx:Re(1≤x≤5)인 질화물계 형광체 및 MD:Re인 황화물계 형광체 등이 있다. 여기서, M은 Ba, Sr, Ca, Mg 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이다. 또한, 녹색 형광체는 M2SiO4:Re인 규산염계 형광체, MA2D4:Re인 황화물계 형광체, β-SiAlON:Re인 형광체, MA'2O4:Re'인 산화물계 형광체 등이 있으며, M은 Ba, Sr, Ca, Mg 중 선택된 적어도 하나의 원소이고, A는 Ga, Al 및 In 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, A'은 Sc, Y, Gd, La, Lu, Al 및 In 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이고, Re'는 Ce, Nd, Pm, Sm, Tb, Dy, Ho, Er, Tm, Yb, F, Cl, Br 및 I 중 선택된 적어도 하나일 수 있다.
한편, 형광체를 대체하여 또는 형광체와 함께 파장변환층(30)에는 양자점(Quantum Dot)이 구비될 수도 있다. 양자점은 코어(core)와 쉘(shell)로 이루어진 나노 크리스탈 입자로, 코어의 사이즈가 약 2 ~ 100nm 범위에 있다. 또한, 양자점은 코어의 사이즈를 조절함으로 청색(B), 황색(Y), 녹색(G), 적색(R)과 같은 다양한 색깔을 발광하는 형광물질로 사용될수 있으며, II-VI족의 화합물반도체(ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, MgTe등), III-V족의 화합물반도체 (GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb, AlAs, AlP, AlSb, AlS 등) 또는 Ⅳ족 반도체(Ge, Si, Pb 등) 중 적어도 두 종류의 반도체를 이종 접합하여 양자점을 이루는 코어(core)와 쉘(shell) 구조를 형성할 수 있다. 이 경우, 양자점의 쉘(shell) 외각에 쉘 표면의 분자 결합을 종료시키거나 양자점의 응집을 억제하고 실리콘 수지나 에폭시 수지 등 수지 내에 분산성을 향상시키거나 또는 형광체 기능을 향상시키기 위해 올레인산(Oleic acid)과 같은 물질을 이용한 유기 리간드(Organic ligand)를 형성할 수도 있다. 따라서, 이하, 파장변환물질로서 형광체를 예로 든 경우라 하여도, 형광체를 양자점으로 치환하거나 형광체에 양자점을 부가할 수 있을 것이다.
본 실시 형태에서, 파장변환층(30)은 발광소자(20)의 상면에 박막 형태로 얇게 코팅된 구조로 제공될 수 있으며, 패키지 본체의 컵 내부에 형광체 등을 주입하는 종래 방식과 비교하여 전체적으로 균일한 빛을 얻을 수 있다. 또한, 발광소자(20)의 표면에 바로 파장변환층(30)을 적용하여 패키지 본체를 따로 구비하지 않는 경우에는 소자의 사이즈를 줄일 수 있다.
상기 발광소자(20) 상에는 렌즈(40)가 형성되어 상기 발광소자(20)를 덮을 수 있다. 본 실시 형태에 적용된 렌즈(40)는 발광소자(20)의 광이 외부로 넓게 방출될 수 있도록 투명 또는 반투명의 재질, 예컨대 실리콘 또는 에폭시 등의 수지로 형성될 수 있다. 그리고, 형상에 있어서 상부가 볼록한 돔 렌즈 형상으로 구성될 수 있다.
도 2에서는 본 발명의 다른 실시 형태에 따른 발광소자 패키지를 도시하고 있다. 도 2는 본 발명의 다른 실시 형태에 따른 발광소자 패키지를 개략적으로 나타내는 단면도이다.
도 2에서 도시하는 실시 형태에 따른 발광소자 패키지를 구성하는 구성은 상기 도 1에 도시된 실시 형태와 기본적인 구성은 실질적으로 동일하다. 다만, 기판의 구조가 상기 도 1에 도시된 실시 형태와 다르기 때문에 이하에서는 앞서 설명한 실시 형태와 중복되는 부분에 관한 설명은 생략하고, 기판의 구조를 위주로 설명한다.
도 2에서 도시하는 바와 같이, 상기 기판(10')은 금속층(110,120,130)이 복수개 접합된 적층구조를 갖는 코어(100'), 상기 코어(100')의 적어도 일면을 덮는 절연층(11), 상기 절연층(11) 상에 형성되어 상기 코어(100')와 전기적으로 절연된 전극층(12)을 포함할 수 있다.
상기 코어(100')는 금속층이 복수개 접합되어 적층된 구조를 가지되, 각 금속층이 갖는 열팽창계수(CTE)는 서로 상이할 수 있다. 구체적으로, 상기 코어(100')는 제1 금속층(110), 상기 제1 금속층(110)에 접합된 제2 금속층(120) 및 상기 제2 금속층(120)에 접합된 제3 금속층(130)을 포함할 수 있다. 그리고, 상기 제1 금속층(110)과 제2 금속층(120) 그리고 제3 금속층(130)은 각각 열팽창계수가 서로 상이한 물질로 이루어질 수 있다.
상기 금속층(110,120,130)은 인바(invar), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 주석(Sn), 아연(Zn), Fe 합금, Fe-Ni 합금, Fe-Ni-Co 합금 중에서 선택된 적어도 어느 하나의 물질로 이루어질 수 있다. 예를 들어, 상기 제1 금속층(110)은 대략 열팽창계수가 1.2 CTE(10-6/℃)인 인바(invar)로 이루어질 수 있고, 상기 제2 금속층(120)은 대략 열팽창계수가 17 CTE(10-6/℃)인 구리(Cu)로 이루어질 수 있다. 그리고, 상기 제3 금속층(130)은 대략 열팽창계수가 6.7 CTE(10-6/℃)인 코발트(Co)로 이루어질 수 있다.
이와 같이, 열팽창계수가 서로 상이한 물질로 이루어진 제1 금속층(110)과 제2 금속층(120) 및 제3 금속층(130)이 상호 접합되어 이루어지는 코어(100')는 상기 제1 금속층(110), 제2 금속층(120) 및 제3 금속층(130)이 각각 갖는 열팽창계수와 다른 열팽창계수를 가지게 된다. 즉, 본 실시 형태에서와 같이 인바를 재질로 하여 이루어지는 제1 금속층(110)과 구리를 재질로 하여 이루어지는 제2 금속층(120) 그리고 코발트를 재질로 하여 이루어지는 제3 금속층(130)이 접합되어 이루어지는 코어(100')의 경우 각각의 금속층의 두께비에 따라 1.2 ~ 17 CTE(10-6/℃)의 열팽창계수를 가질 수 있다.
한편, 본 실시 형태에서는 상기 제1 금속층(110), 제2 금속층(120) 및 제3 금속층(130)의 재질로 각각 인바, 구리 그리고 코발트를 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 제1 금속층(110), 제2 금속층(120) 그리고 제3 금속층(130)의 재질로는 상기 인바, 구리, 코발트 이외에 알루미늄(Al), 티탄(Ti), 크롬(Cr), 철(Fe), 니켈(Ni), 주석(Sn), 아연(Zn) 등의 순수 금속이나, 스틸(steel)과 같은 Fe 합금, 열팽창계수가 작은 Fe-Ni 합금, Fe-Ni-Co 합금 등이 사용될 수 있다.
한편, 본 실시 형태에서는 상기 제3 금속층(130)이 상기 제1 및 제2 금속층(110,120)과 각각 상이한 물질로 이루어지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제3 금속층(130)은 상기 제1 금속층(110) 또는 제2 금속층(120)과 동일한 물질로 이루어질 수 있다. 이 경우, 상기 제3 금속층(130)은 상기 제1 및 제2 금속층(110,120) 중 상대적으로 열팽창계수가 작은 금속층과 동일한 물질로 이루어질 수 있다. 즉, 본 실시 형태와 같이 제1 금속층(110)이 인바로 이루어지고, 제2 금속층(120)이 구리로 이루어지는 경우에는 상기 제3 금속층(130)은 낮은 열팽창계수를 갖는 인바로 이루어질 수 있다.
물론, 상기 제3 금속층(130)은 상기 제1 및 제2 금속층(110,120) 중 상대적으로 열팽창계수가 큰 금속층과 동일한 물질로 이루어지는 것도 가능하다. 예를 들어, 제1 금속층(110)이 구리로 이루어지고, 제2 금속층(120)이 인바로 이루어지는 실시 형태를 가정해 볼 때, 상기 제3 금속층(130)은 제1 금속층(110)과 같이 구리로 이루어질 수 있다. 다만, 이러한 구조에서는 상기 제1 및 제3 금속층(110,130)의 두께는 상기 제2 금속층(120의 두께보다 상당히 작은 두께를 가질 필요가 있다. 즉, 작은 열팽창계수를 갖는 물질로 이루어진 금속층의 두께를 상대적으로 두껍게 함으로써 전체적인 코어의 열팽창계수를 작은 범위로 조절할 수 있다.
이와 같이, 복수의 금속층(110,120,130)이 접합되어 적층된 코어(100')를 갖는 기판(10')에 있어서, 코어(100')를 상이한 열팽창계수를 갖는 이종의 금속층(110,120,130)으로 구성함으로써 기판(10') 전체의 열팽창계수를 발광소자(20)가 갖는 열팽창계수와 차이가 최소화될 수 있도록 조절할 수 있다. 따라서, 종래의 열팽창계수 차이에 따른 기판의 휨 현상(bowing effect)을 최소화하는 것이 가능하며, 이는 제품의 신뢰성 향상이라는 효과를 가져올 수 있다.
도 3 내지 도 13을 참조하여, 본 발명의 일 실시 형태에 따른 발광소자 패키지의 제조 방법에 대해 설명한다.
도 3 내지 도 13은 본 발명의 일 실시 형태에 따른 발광소자 패키지 제조 방법을 개략적으로 나타내는 주요 단계별 도면이다.
먼저, 도 3a 및 도 3b에서 도시하는 바와 같이, 열팽창계수가 상이한 금속층(110,120)이 복수개 접합된 적층구조의 코어(100)를 갖는 기판(10)을 마련한다.
상기 코어(100)는 금속층(110,120)이 복수개 접합되어 적층된 구조를 가지되, 각 금속층(110,120)이 갖는 열팽창계수(CTE)는 서로 상이할 수 있다. 예를 들어, 상기 코어(100)는 제1 금속층(110) 및 상기 제1 금속층(110)에 접합된 제2 금속층(120)을 포함할 수 있다. 그리고, 상기 제1 금속층(110)과 제2 금속층(120)은 각각 열팽창계수가 서로 상이한 물질로 이루어질 수 있다.
다음으로, 도 4a 및 도 4b에서 도시하는 바와 같이, 상기 기판(10)을 관통하는 복수의 비아 홀(13)을 형성한다.
상기 복수의 비아 홀(11)은 상기 기판(10)의 전체 영역에 걸쳐 행과 열을 가지며 일정한 패턴으로 배열될 수 있다. 상기 복수의 비아 홀(13)은 드릴 가공 또는 식각 공정 등을 통해 형성될 수 있다.
상기 복수의 비아 홀(13)은 추후 설명하는 발광소자를 위한 에피텍셜층을 부착하는데 있어서, 상기 에피텍셜층에 구비된 전극의 위치에 대응하는 위치에 형성될 수 있다.
다음으로, 도 5에서 도시하는 바와 같이, 상기 복수의 비아 홀(13)의 표면을 포함하여 상기 기판(10)의 표면을 덮는 절연층(11)을 형성한다.
상기 절연층(11)은, 예를 들어, 유동성을 갖는 수지를 도포하는 방식을 통해 형성될 수 있으며, 이러한 도포 공정은 스크린 프린팅 공정이나 스핀 코팅 공정 등으로 실행될 수 있다.
다음으로, 도 6에서 도시하는 바와 같이, 상기 절연층(11) 상에 전극층(12)을 형성한다.
상기 전극층(12)은 구리, 은 등의 전기 전도성 물질을 도금이나 증착하는 방식을 통해 상기 절연층(11)을 덮는 박막 형태로 형성될 수 있다. 상기 전극층(12)은 상기 기판(10)의 상면과 하면 그리고, 상기 상면과 하면을 연결하는 비아 홀(13)의 내측면을 덮는 구조로 형성될 수 있다. 따라서, 상기 기판(10)의 상면과 하면에 각각 형성된 상기 전극층(12)은 상기 비아 홀(13)에 형성된 전극층(12)을 통해 상호 전기적으로 연결될 수 있다.
상기 전극층(12)은 박막 형태로 제조되어 상기 절연층(11) 상에 부착하는 방식으로 형성될 수도 있다. 이 경우, 상기 기판(10)의 상면과 하면에 각각 마련된 상기 전극층(12)을 상호 전기적으로 연결하기 위해 상기 비아 홀(13)의 내측면에 전극층(12)을 형성하는 공정을 별도로 수행할 필요가 있다.
다음으로, 도 7에서 도시하는 바와 같이, 상기 전극층(12)을 회로 배선 형태로 패터닝한다. 이러한 패터닝 공정은, 예컨대, 상기 전극층(12)을 설계된 패턴에 따라 식각하는 방식으로 실행될 수 있다.
다음으로, 도 8에서 도시하는 바와 같이, 일면에 구비된 전극(211,221)이 상기 전극층(12)과 접속하도록 발광소자를 위한 에피텍셜층(200)을 상기 전극층(12) 상에 부착한다.
상기 발광소자를 위한 에피텍셜층(200)은 별도의 공정을 통해 마련될 수 있다. 예를 들어, 도 9에서 도시하는 바와 같이, 화학기상증착(CVD) 공정을 통해 웨이퍼(W) 상에 증착되어 형성될 수 있다. 상기 웨이퍼(W)는 사파이어 기판일 수 있으며, 상기 에피텍셜층(200)은 발광소자를 위한 질화물 반도체층일 수 있다.
구체적으로, 상기 에피텍셜층(200)은 상기 웨이퍼(W) 상에 형성된 제1 도전형 반도체층(210), 활성층(230) 및 제2 도전형 반도체층(220)을 포함하며, 필요에 따라, 상기 웨이퍼(W)와 상기 제1 도전형 반도체층(210) 사이에는 버퍼층, 기저층 또는 극성 개질층이 형성될 수 있다. 그리고, 메사에칭된 영역에 노출된 상기 제1 도전형 반도체층(210)의 노출면과 상기 제2 도전형 반도체층(220)의 일면에는 각각 전극(211,221), 예컨대, n형 전극 및 p형 전극이 형성되어 해당 반도체층과 접속될 수 있다. 상기 전극(211,221)은 모두 동일 방향을 향하는 구조로 상기 에피텍셜층(200)의 상면인 상기 일면을 따라서 배치될 수 있다.
이와 같이 별도의 공정을 통해 상기 에피텍셜층(200)이 형성된 웨이퍼(W)를 마련한 다음, 상기 전극(211,221)이 구비된 상기 일면이 상기 전극층(12)과 마주하도록 상기 에피텍셜층(200)을 상기 기판(10)과 상기 웨이퍼(W) 사이에 위치시킨다. 그리고, 상기 전극층(12)과 상기 전극(211,221) 사이에 솔더볼을 개재하여 상기 에피텍셜층(200)을 상기 기판(10) 상에 고정시킨다.
다음으로, 도 10에서 도시하는 바와 같이, 상기 발광소자를 위한 에피텍셜층(200)을 상기 기판(10) 상에 고정시킨 이후에 상기 웨이퍼(W)를 상기 에피텍셜층(200)에서 제거한다. 상기 웨이퍼(W)는 연마 공정을 통해 제거될 수 있고, 레이저 리프트 오프(LLO) 방식을 통해 제거될 수도 있다.
상기 웨이퍼(W)를 제거하여 외부로 노출되는 상기 에피텍셜층(200)의 표면에는 미세한 요철 구조를 형성하기 위한 추가 공정이 선택적으로 수행될 수 있다. 이러한 요철 구조를 통해 외부로 방출되는 광이 보다 균일하고 넓은 영역으로 조사될 수 있도록 할 수 있다.
한편, 본 실시 형태에서는 열팽창계수가 다른 이종의 금속층(110,120)으로 이루어진 기판(10)을 통해 에피텍셜층(200)과의 열팽창계수 차이가 최소화되도록 조절할 수 있으며, 이는 실리콘 기판이나 알루미늄 기판을 사용하는 종래의 경우에 있어서, 에피텍셜층(200)을 기판에 부착한 다음 웨이퍼(W)를 제거할 경우 에피텍셜층(200)과 기판 사이의 열팽창계수 차이로 인하여 기판이 휘게되는 휨 현상(bowing effect)이 발생하는 문제를 해소할 수 있다.
다음으로, 도 11에서 도시하는 바와 같이, 상기 에피텍셜층(200)이 개별 칩 단위(200a)로 분리된 형태를 가질 수 있도록 아이솔레이션 에칭을 수행한다. 다만, 이러한 아이솔레이션 에칭 공정은 선택적으로 수행될 수 있으며, 따라서, 필요에 따라서 생략될 수도 있다.
다음으로, 도 12에서 도시하는 바와 같이, 상기 개별 칩 단위(200a)로 분리된 에피텍셜층(200) 상에 광학적 요소를 형성한다. 이러한 광학적 요소로는 파장변환층(30)과 광학적 렌즈(40)가 포함될 수 있다. 본 실시 형태에서는 상기 에피텍셜층(200) 상에 파장변환층(30)을 형성하고, 상기 파장변환층(30) 상에 렌즈(40)를 형성하는 것으로 예시하고 있다. 그러나, 이에 한정하는 것은 아니며, 상기 파장변환층(30) 또는 상기 렌즈(40)는 필요에 따라서 선택적으로 구비될 수 있다.
다음으로, 도 13에서 도시하는 바와 같이, 상기 기판(10)을 개별 발광소자 단위로 절단한다. 이를 통해 발광소자 패키지(1)를 대량으로 제조할 수 있다. 특히, 이러한 칩 스케일 패키지(CSP)는 반사컵 구조의 몰딩 구조물을 갖는 종래의 패키지 구조와 달리 몰딩 구조물이 생략되어 있어 전체적인 패키지 사이즈가 칩의 크기에 대응하므로 제품의 소형화에 적합하다는 장점을 갖는다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1... 발광소자 패키지 10... 기판
20... 발광소자 30... 파장변환층
40... 렌즈 100... 코어
110... 제1 금속층 120... 제2 금속층
130... 제3 금속층 200... 에피텍셜층
210... 제1 도전형 반도체층 220... 제2 도전형 반도체층
230... 활성층 240... 절연층

Claims (10)

  1. 열팽창계수가 상이한 금속층이 복수개 접합된 적층 구조를 갖는 코어, 상기 코어의 적어도 일면을 덮는 절연층, 상기 절연층 상에 형성되어 상기 코어와 전기적으로 절연된 전극층을 포함하는 기판; 및
    상기 기판 상에 실장되어 상기 전극층과 전기적으로 접속되는 발광소자;
    를 포함하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 코어는 제1 금속층 및 상기 제1 금속층에 접합된 제2 금속층을 포함하며, 상기 제1 금속층과 제2 금속층은 열팽창계수가 상이한 것을 특징으로 하는 발광소자 패키지.
  3. 제2항에 있어서,
    상기 제1 금속층 및 제2 금속층은 두께가 동일하거나, 상대적으로 작은 열팽창계수를 갖는 금속층의 두께가 더 두꺼운 것을 특징으로 하는 발광소자 패키지.
  4. 제2항에 있어서,
    상기 코어는 상기 제2 금속층에 접합된 제3 금속층을 더 포함하며, 상기 제3 금속층은 상기 제1 금속층 및 제2 금속층과 열팽창계수가 상이하거나, 상기 제1 금속층 또는 제2 금속층과 열팽창계수가 동일한 것을 특징으로 하는 발광소자 패키지.
  5. 제1항에 있어서,
    상기 코어를 관통하여 상기 코어의 상면과 하면에 각각 상기 절연층을 사이에 두고 구비된 상기 전극층을 상호 연결하는 복수의 비아 홀을 더 포함하는 발광소자 패키지.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 금속층은 각각 인바(invar), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 주석(Sn), 아연(Zn), Fe 합금, Fe-Ni 합금, Fe-Ni-Co 합금 중에서 선택된 적어도 어느 하나의 물질로 이루어진 것을 특징으로 하는 발광소자 패키지.
  7. 열팽창계수가 상이한 금속층이 복수개 접합된 적층 구조의 코어를 갖는 기판을 마련하는 단계;
    상기 기판을 관통하는 복수의 비아 홀을 형성하는 단계;
    상기 복수의 비아 홀의 표면을 포함하여 상기 기판의 표면을 덮는 절연층을 형성하는 단계;
    상기 절연층 상에 전극층을 형성하는 단계;
    일면에 구비된 전극이 상기 전극층과 접속하도록 발광소자를 위한 에피텍셜층을 상기 전극층 상에 부착하는 단계; 및
    상기 기판을 개별 발광소자 단위로 절단하는 단계를 포함하는 발광소자 패키지 제조 방법.
  8. 제7항에 있어서,
    상기 복수의 비아 홀을 형성하는 단계에서, 상기 복수의 비아 홀은 상기 에피텍셜층에 구비된 상기 전극의 위치에 대응하는 위치에 형성되는 것을 특징으로 하는 발광소자 패키지 제조 방법.
  9. 제7항에 있어서,
    상기 발광소자를 위한 에피텍셜층을 부착하는 단계는,
    상기 에피텍셜층이 형성된 웨이퍼를 마련하는 단계와,
    상기 전극이 구비된 상기 일면이 상기 절연층과 마주하도록 상기 에피텍셜층을 상기 기판과 상기 웨이퍼 사이에 위치시키는 단계와,
    상기 전극층과 상기 전극 사이에 솔더볼을 개재하여 상기 에피텍셜층을 상기 기판 상에 고정시키는 단계를 포함하는 발광소자 패키지 제조 방법.
  10. 제9항에 있어서,
    상기 발광소자를 위한 에피텍셜층을 상기 기판 상에 고정시킨 이후에 상기 웨이퍼를 상기 에피텍셜층에서 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 패키지 제조 방법.
KR20130040885A 2013-04-15 2013-04-15 발광소자 패키지 및 그 제조 방법 KR20140123720A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130040885A KR20140123720A (ko) 2013-04-15 2013-04-15 발광소자 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130040885A KR20140123720A (ko) 2013-04-15 2013-04-15 발광소자 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140123720A true KR20140123720A (ko) 2014-10-23

Family

ID=51994258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130040885A KR20140123720A (ko) 2013-04-15 2013-04-15 발광소자 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140123720A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109892A (ko) * 2015-03-13 2016-09-21 서울바이오시스 주식회사 발광 다이오드
WO2017003115A1 (ko) * 2015-06-30 2017-01-05 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US10971662B2 (en) 2015-06-19 2021-04-06 Samsung Electronics Co., Ltd. Light emitting diode package and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109892A (ko) * 2015-03-13 2016-09-21 서울바이오시스 주식회사 발광 다이오드
US10971662B2 (en) 2015-06-19 2021-04-06 Samsung Electronics Co., Ltd. Light emitting diode package and method of manufacturing the same
WO2017003115A1 (ko) * 2015-06-30 2017-01-05 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US10468554B2 (en) 2015-06-30 2019-11-05 Lg Innotek Co., Ltd. Light-emitting device having a plurality of support layers and light-emitting device package including the same

Similar Documents

Publication Publication Date Title
US10811567B2 (en) Light emitting module and a display device
US10411175B2 (en) Light emitting element package and method of manufacturing the same
JP5634003B2 (ja) 発光装置
US9006766B2 (en) Semiconductor light emitting device
US8436378B2 (en) Semiconductor light emitting device and method for manufacturing same
US8377726B2 (en) Method for manufacturing light emitting device and light emitting device
US8329482B2 (en) White-emitting LED chips and method for making same
US8592232B2 (en) Wafer level LED package and method of fabricating the same
US8941124B2 (en) Semiconductor light emitting device and method for manufacturing same
US20100276722A1 (en) Optoelectronic Semiconductor Chip, Optoelectronic Component and a Method for Producing an Optoelectronic Component
US9214606B2 (en) Method of manufacturing light-emitting diode package
CN114497311A (zh) 发光元件
TW201442301A (zh) 無基台之發光二極體(led)元件及其製造方法
JP2011249426A (ja) 半導体発光装置及びその製造方法
JP2010505252A (ja) 発光ダイオード装置及びその作製方法
JP2011254033A (ja) 半導体発光装置
US20160035939A1 (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
CN105826445B (zh) 发光二极管封装件
US9059381B2 (en) Light emitting device having wavelength converting layer and method of fabricating the same
KR20140123720A (ko) 발광소자 패키지 및 그 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR20120064838A (ko) 발광다이오드 패키지 및 그 제조방법
TWI414093B (zh) 晶圓級封裝之方法
JP5537700B2 (ja) 半導体発光装置
US11411145B2 (en) Light-emitting element package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination