WO2017003115A1 - 발광소자 및 이를 포함하는 발광소자 패키지 - Google Patents

발광소자 및 이를 포함하는 발광소자 패키지 Download PDF

Info

Publication number
WO2017003115A1
WO2017003115A1 PCT/KR2016/006457 KR2016006457W WO2017003115A1 WO 2017003115 A1 WO2017003115 A1 WO 2017003115A1 KR 2016006457 W KR2016006457 W KR 2016006457W WO 2017003115 A1 WO2017003115 A1 WO 2017003115A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
thermal expansion
electrode
layer
support layer
Prior art date
Application number
PCT/KR2016/006457
Other languages
English (en)
French (fr)
Inventor
한영주
구진아
임현구
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201680038459.8A priority Critical patent/CN107735872B/zh
Priority to US15/740,167 priority patent/US10468554B2/en
Publication of WO2017003115A1 publication Critical patent/WO2017003115A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a light emitting device and a light emitting device package including the same.
  • a light emitting diode is a kind of semiconductor device that transmits and receives a signal by converting electricity into light using characteristics of a compound semiconductor, or is used as a light source.
  • Such light emitting devices are widely used as light sources of various electronic products such as display devices, electronic displays, and lighting devices.
  • the light emitting device package includes a light emitting device bonded on the lead frame.
  • the light emitting device includes a light emitting structure and an electrode, and further includes a supporting member surrounding the electrode.
  • the interface between the materials is separated due to the difference in thermal expansion coefficient between the light emitting structure, the supporting member, and the lead frame, and thus there is a problem that reliability of thermal shock is inferior.
  • An object of the present invention is to provide a light emitting device having improved reliability against thermal shock and a light emitting device package including the same.
  • a light emitting device is disposed on a substrate, the substrate, and between the first conductive semiconductor layer, the second conductive semiconductor layer and the first conductive semiconductor layer and the second conductive semiconductor layer.
  • a light emitting structure including an active layer disposed on the light emitting structure, a first electrode disposed on the light emitting structure, a first connection electrode disposed on the first electrode, a second electrode disposed on the light emitting structure, on the second electrode A second connection electrode disposed on the support layer; and a support layer disposed around the first electrode, the first connection electrode, the second electrode, and the second connection electrode, wherein the support layer has a first coefficient of thermal expansion.
  • a first support layer, and a second support layer disposed on the first support layer and having a second coefficient of thermal expansion.
  • the second coefficient of thermal expansion may be greater than the first coefficient of thermal expansion.
  • the difference between the first coefficient of thermal expansion and the second coefficient of thermal expansion may be 0.1 to 10 ppm / °C.
  • the difference between the thermal expansion coefficient of the substrate and the first thermal expansion coefficient may be 0.1 to 5 ppm / °C.
  • the difference between the second thermal expansion coefficient and the thermal expansion coefficient of the lead frame bonded to the first connection electrode and the second connection electrode may be 0.1 to 5ppm / °C.
  • the first support layer may be disposed around at least one of an interface between the first electrode and the first connection electrode and an interface between the second electrode and the second connection electrode.
  • the thickness of the first support layer may be greater than the thickness of the second support layer.
  • At least a portion of the side surface of the first connection electrode and the side surface of the second connection electrode may be exposed.
  • the second support layer may be disposed only in a region between the first connection electrode and the second connection electrode.
  • the second support layer may be spaced apart from the side of the first connection electrode and the side of the second connection electrode.
  • the support layer may further include a third support layer disposed on the second support layer and having a third coefficient of thermal expansion.
  • the thermal expansion coefficient may increase in the order of the first thermal expansion coefficient, the second thermal expansion coefficient, and the third thermal expansion coefficient.
  • the difference between the first coefficient of thermal expansion and the second coefficient of thermal expansion is 0.1 to 10 ppm / °C
  • the difference between the second coefficient of thermal expansion and the third coefficient of thermal expansion may be 0.1 to 10 ppm / °C.
  • the thickness of the first support layer, the second support layer, and the third support layer may be reduced in order.
  • a light emitting device package includes a lead frame, a light emitting device mounted on the lead frame, and a molding member surrounding the light emitting device, wherein the light emitting device is disposed on a substrate, the substrate, A light emitting structure comprising a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, a first electrode disposed on the light emitting structure A first connection electrode disposed on the first electrode, a second electrode disposed on the light emitting structure, a second connection electrode disposed on the second electrode, and the first electrode, the first connection electrode, And a support layer disposed around the second electrode and the second connection electrode, wherein the support layer includes a first support layer having a first thermal expansion coefficient, and a second thermal expansion coefficient disposed on the first support layer.
  • the branch includes a second support layer.
  • the bonding area between the light emitting device and the lead frame is widened, the bonding characteristics and the heat dissipation characteristics can be improved.
  • Figure 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention
  • Figure 2 is a cross-sectional view of a light emitting device according to an embodiment of the present invention bonded on a lead frame.
  • Figure 3 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention
  • Figure 4 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame.
  • FIG. 5 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention
  • Figure 6 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame.
  • Figure 8 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame.
  • FIG. 9 is a graph illustrating bonding warpage according to a difference in thermal expansion coefficient between a light emitting structure and a support layer.
  • FIG. 10 is a graph illustrating bond warpage according to a difference in thermal expansion coefficient between a light emitting structure, a support layer, and a lead frame.
  • FIG. 11 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment of the present invention.
  • FIG. 12 illustrates a lighting device including a light emitting device package according to an embodiment of the present invention.
  • FIG. 13 illustrates a backlight unit including a light emitting device package according to an embodiment of the present invention.
  • ordinal numbers such as second and first
  • first and second components may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • Figure 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention
  • Figure 2 is a cross-sectional view of a light emitting device according to an embodiment of the present invention bonded on a lead frame.
  • the light emitting device 100 includes a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer 119. ), The reflective electrode layer 131, the insulating layer 133, the first electrode 135, the second electrode 137, the first connection electrode 141, the second connection electrode 143, and the support member 151. Include.
  • the substrate 111 may be a translucent, insulating or conductive substrate, for example, at least one of Al 2 O 3 , SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 It may include.
  • a light extraction structure such as an uneven pattern may be formed on one surface of the substrate 111, and the uneven pattern may be formed through etching of the substrate.
  • the uneven pattern may include, for example, a stripe shape or a convex lens shape.
  • the first semiconductor layer 113 may be disposed on the substrate 111.
  • the first semiconductor layer 113 may be formed of one layer or a plurality of layers.
  • the first semiconductor layer 113 may include at least one of a Group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.
  • the first semiconductor layer 113 may be a buffer layer. In this case, the first semiconductor layer 113 may reduce the lattice constant difference between the substrate 111 and the light emitting structure 120.
  • the first semiconductor layer 113 may be an undoped semiconductor layer.
  • the undoped semiconductor layer may include a group III-V compound semiconductor, for example, a GaN-based semiconductor.
  • the undoped semiconductor layer may have a first conductivity type even when the conductive dopant is not intentionally doped during the manufacturing process, and may have a concentration lower than that of the conductive type dopant of the first conductive semiconductor layer 115.
  • a light emitting structure 120 may be disposed on the first semiconductor layer 113.
  • a light emitting structure 120 is a group III -5 V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x +
  • a semiconductor having a compositional formula of y ⁇ 1) may be included, and a predetermined peak wavelength may be emitted within a wavelength range of an ultraviolet band to a visible light band.
  • the light emitting structure 120 may include a first conductive semiconductor layer 115, a second conductive semiconductor layer 119, and an active layer between the first conductive semiconductor layer 115 and the second conductive semiconductor layer 119 ( 117).
  • the first conductive semiconductor layer 115 may be disposed on the first semiconductor layer 113.
  • the first conductive semiconductor layer 115 includes a group III-V compound semiconductor doped with the first conductive dopant.
  • the first conductive semiconductor layer 115 is an N-type semiconductor layer, and the first conductive dopant is an N-type dopant and may include at least one of Si, Ge, Sn, Se, and Te.
  • the active layer 117 is disposed on a portion of the first conductive semiconductor layer 115.
  • the active layer 117 may optionally include a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure, and may include a period of the well layer and the barrier layer.
  • the well layer comprises a composition formula of In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1)
  • the barrier layer is In x Al y Ga 1 It may include a composition formula of -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the period of the well layer and the barrier layer may be formed in one or more cycles using, for example, a stacked structure of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN.
  • the barrier layer may include a semiconductor material having a higher band gap than the well layer.
  • a first conductive clad layer may be formed between the first conductive semiconductor layer 115 and the active layer 117.
  • the first conductive cladding layer may include a GaN based semiconductor, and a band gap of the first conductive cladding layer may be greater than the band gap of the active layer 117.
  • the first conductive clad layer may constrain the carrier.
  • the second conductive semiconductor layer 119 is disposed on the active layer 117.
  • the second conductive semiconductor layer 119 may include a semiconductor doped with a second conductive dopant, for example, any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.
  • the second conductive semiconductor layer 119 is a P-type semiconductor layer, and the second conductive dopant may include at least one of Mg, Zn, Ca, Sr, and Ba as a P-type dopant.
  • the second conductive semiconductor layer 119 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure.
  • the superlattice structure of the second conductive semiconductor layer 119 may abnormally diffuse the current included in the voltage to protect the active layer 117.
  • first conductive semiconductor layer 115 is an N-type semiconductor layer and the second conductive semiconductor layer 119 is a P-type semiconductor layer, it is described as an example, but is not limited thereto.
  • the first conductive semiconductor layer 115 may be a P-type semiconductor layer, and the second conductive semiconductor layer 119 may be an N-type semiconductor layer.
  • a third conductive semiconductor layer having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 119.
  • the light emitting structure 120 may be one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.
  • P means a P-type semiconductor layer
  • N means an N-type semiconductor layer
  • P-type semiconductor layer and the N-type semiconductor layer is in direct contact or indirect contact.
  • the reflective electrode layer 131 is disposed on the second conductive semiconductor layer 119.
  • the reflective electrode layer 131 may include at least one of an ohmic contact layer, a reflective layer, a diffusion barrier layer, and a protective layer.
  • the ohmic contact layer may contact the second conductive semiconductor layer 119, and may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (AZO).
  • IGZO Indium gallium zinc oxide
  • IGTO Indium gallium tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • the thickness of the ohmic contact layer may be 1 to 1,000 mm 3.
  • the reflective layer may be selected from the group consisting of materials having a reflectance of at least 70% on the ohmic contact layer, for example Al, Ag, Ru, Pd, Rh, Pt, Ir, and alloys thereof.
  • the metal of the reflective layer may be in ohmic contact on the second conductive semiconductor layer 119, in which case the ohmic contact layer may not be formed.
  • the thickness of the reflective layer may be 1 to 10,000 ⁇ .
  • the diffusion barrier layer may be selected from the group consisting of Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and alloys thereof.
  • the diffusion barrier layer can prevent interlayer diffusion at the boundary of different layers.
  • the diffusion barrier layer may have a thickness of 1 to 10,000 mW.
  • the protective layer may be selected from the group consisting of Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and alloys thereof.
  • the thickness of the protective layer may be 1 ⁇ 10,000 ⁇ .
  • the reflective electrode layer 131 may include a laminated structure of a transparent electrode layer / reflective layer, and the transparent electrode layer may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (AZO). ), Indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx, RuOx It may be selected from the group consisting of.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZTO indium zinc tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • SnO, InO, INZnO, ZnO, IrOx, RuOx It may be selected from the group consisting of.
  • the reflective layer may include a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked.
  • the first refractive index and the second refractive index are different from each other, and the first layer and the second layer may be formed of a material between 1.5 and 2.4, for example, a conductive or insulating material, and such a structure may have a distributed bragg reflection (DBR) structure.
  • DBR distributed bragg reflection
  • a light extraction structure such as roughness may be formed on a surface of at least one of the second conductive semiconductor layer 119 and the reflective electrode layer 131. Accordingly, the critical angle of the incident light is changed, and the light extraction efficiency can be improved.
  • the first electrode 135 is disposed on the partial region 115 -A of the first conductive semiconductor layer 115, that is, a region where a step is formed so that the active layer 117 and the second conductive semiconductor layer 119 are not disposed. ) May be formed, and a second electrode 137 may be formed on a portion of the reflective electrode layer 131.
  • the first connection electrode 141 may be connected to the first electrode 135, and the second connection electrode 143 may be connected to the second electrode 137.
  • the first electrode 135 is electrically connected to a portion of the first conductive semiconductor layer 115.
  • the first electrode 135 is spaced apart from the side surfaces of the active layer 117 and the second conductive semiconductor layer 119 and has a smaller area than the partial region 115 -A of the first conductive semiconductor layer 115. Can be formed.
  • the second electrode 137 may be in electrical contact with the second conductive semiconductor layer 119 through the reflective electrode layer 131.
  • the first electrode 135 and the second electrode 137 may further include at least one of an adhesive layer, a reflective layer, a diffusion barrier layer, and a bonding layer.
  • the adhesive layer is in ohmic contact on the partial region 115 -A of the first conductive semiconductor layer 115, and may be selected from Cr, Ti, Co, Ni, V, Hf, and alloys thereof, and the thickness thereof. May be from 1 to 1,000 ⁇ .
  • the reflective layer is formed on the adhesive layer, and may be selected from Ag, Al, Ru, Rh, Pt, Pd, and alloys thereof, and the thickness thereof may be 1 to 10,000 mW.
  • the diffusion barrier layer is formed on the reflective layer, and may be selected from Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, and alloys thereof, and may have a thickness of 1 to 10,000 mW.
  • the bonding layer is a layer bonded to the first connection electrode 141, and may be selected from Al, Ru, Rh, Pt, and an alloy thereof, and may have a thickness of 1 to 10,000 kPa.
  • the second electrode 137 may be formed in the same stacked structure or different stacked structure as the first electrode 135.
  • the first connection electrode 141 and the second connection electrode 143 may provide a lead function for supplying power and a heat dissipation path.
  • the first connection electrode 141 and the second connection electrode 143 may have a columnar shape.
  • the first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and May be selected from these alloys.
  • the first connection electrode 141 and the second connection electrode 143 may be any one of In, Sn, Ni, Cu, and optional alloys thereof to improve adhesion to the first electrode 135 and the second electrode 137. It may be plated with one. At this time, the plating thickness may be 1 ⁇ 100,000 ⁇ .
  • a plating layer may be further formed on the surfaces of the first connection electrode 141 and the second connection electrode 143, and the plating layer may include Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy.
  • the thickness may be 0.5 ⁇ m to 10 ⁇ m. Such a plating layer can improve the bonding with other bonding layers.
  • the lead frame 160 may be bonded to upper surfaces of the first connection electrode 141 and the second connection electrode 143.
  • the bonding surface of the first connection electrode 141 and the second connection electrode 143 bonded to the lead frame 160 may have a width of 100 ⁇ m or more.
  • the width of the bonding surface of the first connection electrode 141 and the second connection electrode 143 is less than 100 ⁇ m, the first connection electrode 141 and the second connection electrode 143 may not be stably bonded to the lead frame 160.
  • the first connection electrode 141, the second connection electrode 143, and the lead frame 160 may be bonded by, for example, soldering.
  • the distance D between the first connection electrode 141 and the second connection electrode 143 may be 80 ⁇ m or more. If the distance D between the first connection electrode 141 and the second connection electrode 143 exceeds 80 ⁇ m, a short may occur.
  • the insulating layer 133 may be further disposed on the reflective electrode layer 131.
  • the insulating layer 133 may have an upper surface of the second conductive semiconductor layer 119, a side surface of the second conductive semiconductor layer 119, an active layer 117, and a partial region of the first conductive semiconductor layer 115. It may be formed on the upper surface of the (115-A).
  • the insulating layer 133 is formed in an area except for the first electrode 135 and the second electrode 137 of the upper area of the light emitting structure 120 to electrically protect the upper part of the light emitting structure 120.
  • the insulating layer 133 may be an insulating material or an insulating resin including at least one of oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr.
  • the insulating layer 133 may be selected from, for example, SiO 2 , Si 3 N 4 , Al 2 O 3, and TiO 2 .
  • the insulating layer 133 may be formed to prevent an interlayer short of the light emitting structure 120.
  • the insulating layer 133 may not be formed on the upper surface of the reflective electrode layer 131, but may be formed only on the surface of the light emitting structure 120.
  • the insulating layer 133 may include a first insulating layer and a second insulating layer that are alternately disposed with different refractive indices.
  • the support layer 151 supports the light emitting device 100.
  • the support layer 151 is formed on the light emitting structure 120, the periphery of the first electrode 135, the second electrode 137, the first connection electrode 141 and the second connection electrode 143 Is placed on.
  • the support layer 151 includes an oxide, nitride, fluoride or sulfide including one or more selected from the group consisting of Al, Cr, Si, Ti, Zn, Zr and B.
  • the oxide, nitride, fluoride or sulfide including at least one selected from the group consisting of Al, Cr, Si, Ti, Zn, Zr and B may be included in 20 to 100wt% of the support layer 151.
  • An oxide, nitride, fluoride or sulfide including at least one selected from the group consisting of Al, Cr, Si, Ti, Zn, Zr and B may serve as a heat spreader in the support layer 151.
  • the support layer 151 may further include an insulating resin.
  • the insulating resin may be, for example, a silicone resin or an epoxy resin. In this case, the insulating resin may be included at 60 wt% or less of the support layer 151, and when the support layer 151 includes the insulating resin, the support layer 151 may further include glass fibers.
  • the support layer 151 further includes glass fibers, it is possible to obtain a support layer 151 excellent in heat resistance while being able to withstand thermal shock or mechanical shock. At this time, the glass fiber may be included in less than 70wt% of the support layer 151.
  • the thermal diffusion performance of the support layer 151 can be lowered.
  • the support layer 151 contains more than 60wt% insulating resin, the content of oxide, nitride, fluoride or sulfide containing at least one selected from the group consisting of Al, Cr, Si, Ti, Zn, Zr and B.
  • the support layer 151 contains more than 70wt% glass fiber, the content of oxide, nitride, fluoride or sulfide containing at least one selected from the group consisting of Al, Cr, Si, Ti, Zn, Zr and B This lowers the thermal diffusion performance, it is likely to break due to the glass fiber.
  • the support layer 151 includes a first support layer 1512 having a first coefficient of thermal expansion and a second support layer 1514 disposed on the first support layer 1512 and having a second coefficient of thermal expansion.
  • thermal shock due to the difference in thermal expansion coefficients between the light emitting structure 120, the support layer 150, and the lead frame 160 may be alleviated.
  • the total thickness H of the support layer 151 may be 20 to 400 ⁇ m, and each thickness of the first support layer 1512 and the second support layer 1514 may be 10 to 390 ⁇ m.
  • the total thickness H of the support layer 151 means the total thickness of the support layer formed on the second conductive semiconductor layer 119.
  • the thickness of each support layer to be laminated may be less than 10 ⁇ m, so that the strength is lowered, making it difficult to support the light emitting device 100.
  • the thickness of the support layer 151 exceeds 400 ⁇ m, the thickness of the light emitting device 100 becomes thick, thereby countering the slimming trend.
  • the thickness of the first support layer 1512 may be greater than the thickness of the second support layer 1514.
  • the effect of supporting the light emitting device 100 may be increased.
  • the second coefficient of thermal expansion of the second support layer 1514 may be greater than the first coefficient of thermal expansion of the first support layer 1512.
  • the lead frame 160 to which the first connection electrode 141 and the second connection electrode 143 are bonded has a higher coefficient of thermal expansion than the light emitting structure 120 and the substrate 111. Therefore, when the second coefficient of thermal expansion of the second support layer 1514 disposed close to the lead frame 160 is higher than the first coefficient of thermal expansion of the first support layer 1512 disposed close to the substrate 111, the substrate 111. Since the coefficient of thermal expansion gradually increases in the order of the first support layer 1512, the second support layer 1514, and the lead frame 160, separation of an interface due to a sudden difference in the coefficient of thermal expansion can be prevented.
  • the difference between the thermal expansion coefficient of the substrate 111 and the first thermal expansion coefficient of the first support layer 1512 may be 0.1 to 5 ppm / ° C
  • the second thermal expansion coefficient of the second support layer 1514 and the lead frame 160 The difference between the coefficients of thermal expansion of may be 0.1 to 5 ppm / °C. If the difference between the coefficient of thermal expansion of the substrate 111 and the coefficient of thermal expansion of the first support layer 1512 is less than 0.1 ppm / ° C, the difference in thermal expansion coefficient between the lead frame and the second support layer is relatively large, resulting in a thermal shock on the lead frame side. The reliability can be lowered.
  • the first support layer 1512 supports the substrate 111 and the light emitting structure 120.
  • the performance can be lowered, the reliability of the thermal shock on the substrate side can be lowered.
  • the difference between the second coefficient of thermal expansion of the second support layer 1514 and the coefficient of thermal expansion of the lead frame is less than 0.1 ppm / ° C, the difference in thermal expansion coefficient between the substrate and the first support layer is relatively large, so that reliability due to thermal shock on the substrate side is increased. Can be lowered.
  • the second support layer 1514 is the first connection electrode 141 and the second connection electrode 143.
  • the ability to support the lead frame may be lowered, and reliability due to thermal shock on the lead frame side may be lowered.
  • the difference between the first coefficient of thermal expansion of the first support layer 1512 and the second coefficient of thermal expansion of the second support layer 1514 may be 0.1 to 10 ppm / ° C.
  • the difference between the first coefficient of thermal expansion of the first support layer 1512 and the second coefficient of thermal expansion of the second support layer 1514 is less than 0.1 ppm / ° C, poor bonding due to a difference in thermal expansion coefficient between the substrate 111 and the lead frame 160 is achieved.
  • a problem may occur and when the difference between the first coefficient of thermal expansion of the first support layer 1512 and the second coefficient of thermal expansion of the second support layer 1514 exceeds 10 ppm / ° C., the first support layer 1512 and the second support layer ( 1514) the interface between them can be separated.
  • the thermal expansion coefficient of the substrate 111 is about 5 ppm / ° C and the thermal expansion coefficient of the leadframe 160 is about 20 ppm / ° C
  • the first thermal expansion coefficient of the first support layer 1512 is about 5 to 10 ppm. / ° C.
  • the second coefficient of thermal expansion of the second support layer 1514 may be about 10 to 20 ppm / ° C.
  • the first support layer 1512 may be disposed to surround an interface between the first electrode 135 and the first connection electrode 141 and an interface between the second electrode 137 and the second connection electrode 143. Accordingly, the first support layer 1512 may support the substrate 111, the first semiconductor layer 113, and the light emitting structure 120, and may protect the thermal shock thereof.
  • the first semiconductor layer 113 is disposed on the substrate 111
  • the light emitting structure 120 is disposed on the first semiconductor layer 113
  • the first semiconductor layer 113 is disposed on the light emitting structure 120.
  • the electrode 135 and the second electrode 137 are described as being disposed, this is the substrate 110, the first semiconductor layer 113, the light emitting structure 120, and the first electrode 135 / the second electrode ( It only means that 137 is sequentially stacked, it does not limit the upper or lower.
  • FIG. 3 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention
  • Figure 4 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame. Descriptions overlapping with those of FIGS. 1 and 2 will be omitted.
  • the light emitting device 100 includes a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer 119. ), A reflective electrode layer 131, an insulating layer 133, a first electrode 135, a second electrode 137, a first connection electrode 141, a second connection electrode 143, and a support layer 151. do.
  • the support layer 151 includes a first support layer 1512 having a first coefficient of thermal expansion and a second support layer 1514 disposed on the first support layer 1512 and having a second coefficient of thermal expansion.
  • the second support layer 1514 may be disposed only in an area between the first connection electrode 141 and the second connection electrode 143. Accordingly, soldering may be performed on a portion of the side surfaces of the first connection electrode 141 and the second connection electrode 143 and the upper surface of the first connection electrode 141 and the second connection electrode 143, thereby increasing the bonding area and improving the bonding characteristics and the heat dissipation characteristics.
  • FIG. 5 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention
  • Figure 6 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame. Descriptions overlapping with those of FIGS. 1 and 2 will be omitted.
  • the light emitting device 100 includes a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer 119. ), A reflective electrode layer 131, an insulating layer 133, a first electrode 135, a second electrode 137, a first connection electrode 141, a second connection electrode 143, and a support layer 151. do.
  • the support layer 151 includes a first support layer 1512 having a first coefficient of thermal expansion and a second support layer 1514 disposed on the first support layer 1512 and having a second coefficient of thermal expansion.
  • the second support layer 1514 of the support layer 151 may be spaced apart from the side surface S 12 of the first connection electrode 141 and the side surface S 32 of the second connection electrode 143. That is, the top and side surfaces of the first connection electrode 141 and the second connection electrode 143 may be exposed. Accordingly, since the bonding area for soldering is wider than that of the embodiment of FIGS. 1 to 4, the bonding property and the heat dissipation property may be further improved.
  • the distance d1 between the second support layer 1514 and the first connection electrode 141 or the side surfaces S 12 and S 32 of the second connection electrode 143 is the first connection electrode 141 or the second connection. It may be equal to or less than a distance d2 between the other side surfaces S 11 and S 31 of the electrode 143 and the outside of the light emitting device 100.
  • the distance d1 between the second supporting layer 1514 and the first connection electrode 141 or the side surfaces S 12 and S 32 of the second connection electrode 143 is the first connection electrode 141 or the second connection electrode (
  • FIG. 7 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention
  • Figure 8 is a cross-sectional view of a light emitting device according to another embodiment of the present invention bonded on a lead frame. Descriptions overlapping with those of FIGS. 1 and 2 will be omitted.
  • the light emitting device 100 may include a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer 119. ), A reflective electrode layer 131, an insulating layer 133, a first electrode 135, a second electrode 137, a first connection electrode 141, a second connection electrode 143, and a support layer 151. do.
  • the support layer 151 is disposed on the first support layer 1512 having the first coefficient of thermal expansion, on the first support layer 1512, and on the second support layer 1514 and the second support layer 1514 having the second coefficient of thermal expansion. And a third support layer 1516 having a third coefficient of thermal expansion.
  • the thickness of the first support layer 1512, the second support layer 1514, and the third support layer 1516 may be reduced in order. That is, since a support layer disposed closer to the substrate 111 requires a force for supporting the light emitting device 100, the support layer may be formed thicker.
  • the thermal expansion coefficient may increase in the order of the first thermal expansion coefficient, the second thermal expansion coefficient, and the third thermal expansion coefficient. This is because the thermal expansion coefficient of the lead frame is larger than that of the substrate.
  • the number of laminated support layers may be three or more.
  • the difference between the thermal expansion coefficient of the substrate 111 and the first thermal expansion coefficient of the lowermost support layer, for example, the first support layer 1512 may be 0.1 to 5 ppm / ° C.
  • the uppermost support layer for example, the third support layer 1516.
  • the difference between the third coefficient of thermal expansion and the coefficient of thermal expansion of the lead frame 160 may be 0.1 to 5ppm / °C.
  • the difference between the coefficients of thermal expansion between each support layer for example, the difference between the first coefficient of thermal expansion of the first support layer 1512 and the second coefficient of thermal expansion of the second support layer 1514 or the second coefficient of thermal expansion of the second support layer 1514.
  • a difference between the third coefficient of thermal expansion of the third support layer 1516 may be 0.1 to 10 ppm / ° C.
  • the difference in thermal expansion coefficient between the support layers is less than 0.1 ppm / ° C, the problem of poor bonding due to the difference in thermal expansion coefficient between the substrate 111 and the lead frame 160 cannot be solved, and the difference in thermal expansion coefficient between the support layers exceeds 10 ppm / ° C. In this case, the interface between the support layers may be separated.
  • FIG. 9 is a graph illustrating bonding warpage according to a difference in thermal expansion coefficient between a light emitting structure and a support layer.
  • CTE Coefficient of Thermal Expansion
  • ppm / ° C coefficient of Thermal expansion
  • the coefficient of thermal expansion is 5 ppm / ° C, 10 ppm / ° C, 20 ppm / ° C, 40 ppm / ° C, 100 ppm / ° C Bond distortion by temperature was measured for the single support layer.
  • the horizontal axis means temperature (° C.)
  • the vertical axis means bonding distortion ( ⁇ m).
  • the bonding distortion between the light emitting structure and the supporting layer with respect to the entire temperature is not large.
  • the bonding distortion is large.
  • the joining distortion is maximized around 260 ° C. or near room temperature, which is the heat treatment temperature for the joining.
  • FIG. 10 is a graph illustrating bond warpage according to a difference in thermal expansion coefficient between a light emitting structure, a support layer, and a lead frame.
  • the coefficient of thermal expansion (CTE) of the light emitting structure (CTE (Coefficient of Thermal Expansion, ppm / °C) is 5 ppm / °C
  • the thermal expansion coefficient of the lead frame is 15 ppm / °C
  • two support layers are laminated, two stacked support layers
  • the junction distortion for each temperature was measured.
  • the horizontal axis means temperature (° C.)
  • the vertical axis means bonding distortion ( ⁇ m).
  • FIG. 11 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment of the present invention.
  • the light emitting device package 200 may include a body part 211, a first lead electrode 161 and a second lead electrode 163, a molding member 219, and a light emitting device installed in the body part 211. 100.
  • the body portion 211 may be injection molded from a polymer resin or a plastic resin, or may be formed in a single layer or a multilayered substrate stack structure.
  • the body portion 211 includes a cavity 212 having an open top, and the circumferential surface of the cavity 212 may be inclined or formed perpendicular to the bottom surface of the cavity 212.
  • the first lead electrode 161 and the second lead electrode 163 are disposed in the cavity 212, and the first lead electrode 161 and the second lead electrode 163 are spaced apart from each other.
  • the first lead electrode 161 and the second lead electrode 163 may be referred to collectively as a lead frame 160.
  • the light emitting device 100 is bonded to the first lead electrode 161 and the second lead electrode 163 by a flip method. That is, the first connection electrode 141 of the light emitting device 100 is bonded to the first lead electrode 161, and the second connection electrode 143 is bonded to the second lead electrode 163.
  • the molding member 219 is formed in the cavity 212, and the molding member 219 may be formed of a light transmissive resin material such as silicon or epoxy, and may include a phosphor.
  • Light generated in the light emitting device 100 may be extracted through the top and side surfaces of the light emitting device 100, and the extracted light may be emitted to the outside through the molding member 219.
  • the light emitting device package 200 is illustrated as including one light emitting device 100, but is not limited thereto, and a plurality of light emitting devices may be mounted on the light emitting device package 200. have.
  • the light emitting device package according to an embodiment of the present invention is a backlight unit (BLU), ultra high definition (UHD) TV, laptop computer, tablet PC, camera, portable terminal of various lighting devices, display devices It can be variously applied to the back.
  • BLU backlight unit
  • UHD ultra high definition
  • FIG. 12 illustrates a lighting device including a light emitting device package according to an embodiment of the present invention.
  • the lighting device 1200 includes a light emitting module 1210, a case 1220, and a connection terminal 1230.
  • the light emitting module 1210 is accommodated in the case 1220.
  • the connection terminal 1230 is connected to the case 1220 and supplies an external power source (not shown) to the light emitting module 1210.
  • the connection terminal 1230 is illustrated as being connected to an external power source in a socket manner, but is not limited thereto.
  • the light emitting module 1210 includes a substrate 1212 and at least one light emitting device package 1214, and the at least one light emitting device package 1214 is mounted on the substrate 1212.
  • the light emitting device package 1214 may be a light emitting device package according to an embodiment of the present invention.
  • the lighting device 1200 may further include a heat sink accommodated in the case 1220 and connected to the light emitting module 1210.
  • FIG. 13 illustrates a backlight unit including a light emitting device package according to an embodiment of the present invention.
  • the backlight unit 1300 includes a light guide plate 1310, a light emitting module 1320, a reflective member 1330, and a bottom cover 1340.
  • the light guide plate 1310 diffuses light to make a surface light source.
  • the light emitting module 1320 is a light source of the display device in which the backlight unit is installed, and provides light to the light guide plate 1310.
  • the light emitting module 1320 may include a substrate 1322 and at least one light emitting device package 1324, and the light emitting device package 1324 may be mounted on the substrate 1322.
  • the light emitting device package 1324 may be a light emitting device package according to an embodiment of the present invention.
  • the reflective member 1330 is formed under the light guide plate 1310, and reflects light incident to the lower surface of the light guide plate 1310 to face upward, thereby improving luminance of the backlight unit.
  • the bottom cover 1340 collects the light guide plate 1310, the light emitting module 1320, and the reflective member 1330. To this end, the bottom cover 1340 may be a box shape having an upper surface opened, but is not limited thereto.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 한 실시예에 따른 발광소자는 기판, 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치된 제1 전극, 상기 제1 전극 상에 배치된 제1 연결전극, 상기 발광 구조물 상에 배치된 제2 전극, 상기 제2 전극 상에 배치된 제2 연결전극, 그리고 상기 제1 전극, 상기 제1 연결전극, 상기 제2 전극 및 상기 제2 연결전극의 둘레에 배치되는 지지층을 포함하며, 상기 지지층은 제1 열팽창 계수를 가지는 제1 지지층, 그리고 상기 제1 지지층 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층을 포함한다.

Description

발광소자 및 이를 포함하는 발광소자 패키지
본 발명은 발광소자 및 이를 포함하는 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다. 이러한 발광소자는 표시 장치, 전광판, 조명장치 등 다양한 전자 제품의 광원으로 널리 이용되고 있다.
발광소자 기술의 발전에 따라, 발광소자 패키지가 소형화, 박형화되고 있으며, 고효율화되고 있다.
한편, 발광소자 패키지는 리드 프레임 상에 본딩된 발광소자를 포함한다. 발광소자는 발광구조물 및 전극을 포함하며, 전극을 감싸는 지지부재를 더 포함한다. 이때, 발광구조물, 지지부재 및 리드 프레임 간의 열팽창 계수 차로 인하여 재료 간 계면이 분리되는 현상이 일어나므로, 열 충격에 대한 신뢰성이 떨어지는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 열 충격에 대한 신뢰성이 향상된 발광소자 및 이를 포함하는 발광소자 패키지를 제공하는 데 있다.
본 발명의 한 실시예에 따른 발광소자는 기판, 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치된 제1 전극, 상기 제1 전극 상에 배치된 제1 연결전극, 상기 발광 구조물 상에 배치된 제2 전극, 상기 제2 전극 상에 배치된 제2 연결전극, 그리고 상기 제1 전극, 상기 제1 연결전극, 상기 제2 전극 및 상기 제2 연결전극의 둘레에 배치되는 지지층을 포함하며, 상기 지지층은 제1 열팽창 계수를 가지는 제1 지지층, 그리고 상기 제1 지지층 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층을 포함한다.
상기 제2 열팽창 계수가 상기 제1 열팽창 계수보다 클 수 있다.
상기 제1 열팽창 계수와 상기 제2 열팽창 계수 간의 차는 0.1 내지 10ppm/℃일 수 있다.
상기 기판의 열팽창 계수와 상기 제1 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있다.
상기 제2 열팽창 계수와 상기 제1 연결전극 및 상기 제2 연결전극에 본딩되는 리드프레임의 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있다.
상기 제1 지지층은 상기 제1 전극과 상기 제1 연결전극 간의 경계면 및 상기 제2 전극과 상기 제2 연결전극 간의 경계면 중 적어도 하나의 둘레에 배치될 수 있다.
상기 제1 지지층의 두께는 상기 제2 지지층의 두께보다 클 수 있다.
상기 제1 연결전극의 측면 및 상기 제2 연결전극의 측면의 적어도 일부가 노출될 수 있다.
상기 제2 지지층은 상기 제1 연결전극 및 상기 제2 연결전극 사이의 영역에만 배치될 수 있다.
상기 제2 지지층은 상기 제1 연결전극의 측면 및 상기 제2 연결전극의 측면으로부터 이격되어 배치될 수 있다.
상기 지지층은 상기 제2 지지층 상에 배치되며, 제3 열팽창 계수를 가지는 제3 지지층을 더 포함할 수 있다.
상기 제1 열팽창 계수, 상기 제2 열팽창 계수 및 상기 제3 열팽창 계수의 순으로 열팽창 계수가 커질 수 있다.
상기 제1 열팽창 계수와 상기 제2 열팽창 계수 간의 차는 0.1 내지 10ppm/℃이고, 상기 제2 열팽창 계수와 상기 제3 열팽창 계수 간의 차는 0.1 내지 10ppm/℃일 수 있다.
상기 제1 지지층, 상기 제2 지지층 및 상기 제3 지지층의 순으로 두께가 작아질 수 있다.
본 발명의 한 실시예에 따른 발광소자 패키지는 리드프레임, 상기 리드프레임에 탑재되는 발광소자, 그리고 상기 발광소자를 포위하는 몰딩 부재를 포함하며, 상기 발광소자는 기판, 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치된 제1 전극, 상기 제1 전극 상에 배치된 제1 연결전극, 상기 발광 구조물 상에 배치된 제2 전극, 상기 제2 전극 상에 배치된 제2 연결전극, 그리고 상기 제1 전극, 상기 제1 연결전극, 상기 제2 전극 및 상기 제2 연결전극의 둘레에 배치되는 지지층을 포함하며, 상기 지지층은 제1 열팽창 계수를 가지는 제1 지지층, 그리고 상기 제1 지지층 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층을 포함한다.
본 발명의 실시예에 따른 발광소자 패키지는 발광 구조물과 리드프레임 간의 열팽창 계수가 차가 큰 경우에도 열충격에 따른 접합 불량을 방지할 수 있다. 이에 따라, 열충격에 대한 신뢰성을 높일 수 있다. 또한, 본 발명의 실시예에 따르면, 발광소자와 리드프레임 간의 본딩 면적이 넓어지므로, 접합 특성 및 방열 특성을 향상시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 발광소자를 나타내는 단면도이고, 도 2는 리드프레임 상에 본딩된 본 발명의 한 실시예에 따른 발광소자의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 4는 리드프레임 상에 본딩된 본 발명의 다른 실시예에 따른 발광소자의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 6은 리드프레임 상에 본딩된 본 발명의 또 다른 실시예에 따른 발광소자의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 8은 리드프레임 상에 본딩된 본 발명의 또 다른 실시예에 따른 발광소자의 단면도이다.
도 9는 발광 구조물 및 지지층 간의 열팽창 계수 차에 따른 접합 뒤틀림(warpage)를 실험한 그래프이다.
도 10은 발광 구조물, 지지층 및 리드프레임 간의 열팽창 계수 차에 따른 접합 뒤틀림(warpage)를 실험한 그래프이다.
도 11은 본 발명의 한 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 12는 본 발명의 한 실시예에 따른 발광소자 패키지를 포함하는 조명 장치를 나타낸다.
도 13은 본 발명의 한 실시예에 따른 발광소자 패키지를 포함하는 백라이트 유닛을 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 한 실시예에 따른 발광소자를 나타내는 단면도이고, 도 2는 리드프레임 상에 본딩된 본 발명의 한 실시예에 따른 발광소자의 단면도이다.
도 1 내지 2를 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143) 및 지지부재(151)를 포함한다.
여기서, 기판(111)은 투광성, 절연성 또는 도전성 기판일 수 있으며, 예를 들어 Al2O3, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 포함할 수 있다. 도시되지 않았으나, 기판(111)의 한 면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 기판의 식각을 통해 형성될 수 있다. 요철 패턴은, 예를 들면 스트라이프 형상 또는 볼록 렌즈 형상을 포함할 수 있다.
그리고, 기판(111) 상에는 제1반도체층(113)이 배치될 수 있다. 제1반도체층(113)은 한 층 또는 복수의 층으로 이루어질 수 있다. 제1반도체층(113)은 3족-5족 화합물 반도체, 예를 들어 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 및 AlInN 중 적어도 하나를 포함할 수 있다.
제1반도체층(113)은 버퍼층일 수 있다. 이때, 제1반도체층(113)은 기판(111)과 발광 구조물(120) 간의 격자 상수 차를 줄일 수 있다.
제1반도체층(113)은 언도프드(undoped) 반도체층일 수도 있다. 언도프드 반도체층은 3족-5족 화합물 반도체, 예를 들어 GaN계 반도체를 포함할 수 있다. 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다.
그리고, 제1반도체층(113) 상에는 발광 구조물(120)이 배치될 수 있다. 발광 구조물(120)은 3족-5족 화합물 반도체, 예를 들어 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 가지는 반도체를 포함하며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.
발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 그리고 제1도전형 반도체층(115)과 제2도전형 반도체층(119) 사이의 활성층(117)을 포함한다.
즉, 제1반도체층(113) 상에 제1도전형 반도체층(115)이 배치될 수 있다. 제1도전형 반도체층(115)은 제1도전형 도펀트로 도핑된 3족-5족 화합물 반도체를 포함한다. 여기서, 제1도전형 반도체층(115)은 N형 반도체층이며, 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se 및 Te 중 적어도 하나를 포함할 수 있다.
그리고, 제1도전형 반도체층(115)의 일부 상에 활성층(117)이 배치된다. 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있으며, 우물층과 장벽층의 주기를 포함할 수 있다. 우물층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 장벽층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 이때, 우물층과 장벽층의 주기는, 예를 들어 InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 여기서, 장벽층은 우물층보다 높은 밴드 갭을 가지는 반도체 물질을 포함할 수 있다.
도시되지 않았으나, 제1도전형 반도체층(115)과 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 제1도전형 클래드층은 GaN계 반도체를 포함할 수 있으며, 제1도전형 클래드층의 밴드 갭은 활성층(117)의 밴드 갭보다 크게 형성될 수 있다. 제1도전형 클래드층은 캐리어를 구속시켜 줄 수 있다.
그리고, 활성층(117) 상에는 제2도전형 반도체층(119)이 배치된다. 제2도전형 반도체층(119)은 제2도전형 도펀트로 도핑된 반도체, 예를 들어 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 및 AlInN와 같은 화합물 반도체 중 어느 하나를 포함할 수 있다. 이때, 제2도전형 반도체층(119)은 P형 반도체층이고, 제2도전형 도펀트는 P형 도펀트로서 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있다.
제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 제2도전형 반도체층(119)의 초격자 구조는 비정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
여기서, 제1도전형 반도체층(115)이 N형 반도체층이고, 제2도전형 반도체층(119)이 P형 반도체층인 것을 예로 들어 설명하고 있으나, 이에 한정되는 것은 아니다. 제1도전형 반도체층(115)이 P형 반도체층이고, 제2도전형 반도체층(119)이 N형 반도체층일 수도 있다. 제2도전형 반도체층(119) 상에 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성될 수도 있다.
이에 따라, 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 하나일 수 있다. 여기서, P는 P형 반도체층을 의미하고, N은 N형 반도체층을 의미하며, -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉되는 것을 의미한다.
다음으로, 제2도전형 반도체층(119) 상에는 반사 전극층(131)이 배치된다. 반사 전극층(131)은 오믹 접촉층, 반사층, 확산 방지층 및 보호층 중 적어도 하나를 포함할 수 있다. 여기서, 오믹 접촉층은 제2도전형 반도체층(119) 상에 접촉될 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 오믹 접촉층의 두께는 1~1,000Å일 수 있다.
반사층은 오믹 접촉층 상에 반사율이 70% 이상인 물질, 예를 들어 Al, Ag, Ru, Pd, Rh, Pt, Ir 및 이들의 합금로 이루어진 그룹에서 선택될 수 있다. 반사층의 금속은 제2도전형 반도체층(119) 상에 오믹 접촉될 수 있으며, 이러한 경우 오믹 접촉층은 형성되지 않을 수 있다. 반사층의 두께는 1~10,000Å일 수 있다.
확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들의 합금으로 이루어진 그룹에서 선택될 수 있다. 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지할 수 있다. 확산 방지층의 두께는 1~10,000Å일 수 있다.
보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들의 합금으로 이루어진 그룹에서 선택될 수 있다. 보호층의 두께는 1~10,000Å일 수 있다.
반사 전극층(131)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx로 이루어진 그룹으로부터 선택될 수 있다. 그리고, 반사층은 제1굴절률을 가지는 제1층 및 제2굴절률을 가지는 제2층이 교대로 적층된 구조를 포함할 수 잇다. 이때, 제1 굴절률 및 제2굴절률은 서로 다르며, 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다.
제2도전형 반도체층(119) 및 반사 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있다. 이에 따라, 입사되는 광의 임계각이 변화되며, 광 추출 효율이 개선될 수 있다.
한편, 제1도전형 반도체층(115)의 일부 영역(115-A), 즉 단차가 형성되어 활성층(117) 및 제2 도전형 반도체층(119)이 배치되지 않는 영역 상에는 제1전극(135)이 형성되며, 반사 전극층(131)의 일부 영역 상에는 제2전극(137)이 형성될 수 있다. 그리고, 제1전극(135)에는 제1연결 전극(141)이 연결되며, 제2전극(137)에는 제2연결 전극(143)이 연결될 수 있다. 이때, 제1전극(135)은 제1도전형 반도체층(115)의 일부 영역에 전기적으로 연결된다. 이때, 제1전극(135)은 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 제1도전형 반도체층(115)의 일부 영역(115-A) 보다 작은 면적으로 형성될 수 있다.
그리고, 제2전극(137)은 반사 전극층(131)을 통해 제2도전형 반도체층(119)과 전기적으로 접촉될 수 있다. 도시되지 않았으나, 제1전극(135) 및 제2전극(137)은 접착층, 반사층, 확산 방지층 및 본딩층 중 적어도 하나를 더 포함할 수 있다. 여기서, 접착층은 제1도전형 반도체층(115)의 일부 영역(115-A) 상에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 합금으로부터 선택될 수 있고, 그 두께는 1~1,000Å일 수 있다. 반사층은 접착층 상에 형성되며, Ag, Al, Ru, Rh, Pt, Pd 및 이들의 합금으로부터 선택될 수 있고, 그 두께는 1~10,000Å일 수 있다. 확산 방지층은 반사층 상에 형성되며, Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 합금으로부터 선택될 수 있으며, 그 두께는 1~10,000Å일 수 있다. 그리고, 본딩층은 제1연결 전극(141)과 본딩되는 층이며, Al, Ru, Rh, Pt 및 이들의 합금으로부터 선택될 수 있고, 그 두께는 1~10,000Å일 수 있다.
제2 전극(137)은 제1전극(135)과 동일한 적층 구조 또는 다른 적층 구조로 형성될 수 있다.
제1연결 전극(141) 및 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공할 수 있다. 이때, 제1연결 전극(141) 및 제2연결 전극(143)은 기둥 형상일 수 있다. 이때, 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 합금으로부터 선택될 수 있다. 제1연결 전극(141) 및 제2연결 전극(143)은 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중 어느 하나로 도금될 수도 있다. 이때 도금두께는 1~100,000Å일 수 있다.
그리고, 제1연결 전극(141) 및 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수도 있으며, 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금을 포함할 수 있으며, 그 두께는 0.5㎛~10㎛일 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
여기서, 제1 연결전극(141) 및 제2 연결전극(143)의 상면에는 리드프레임(160)이 본딩될 수 있다. 이때, 리드프레임(160)과 본딩되는 제1 연결전극(141) 및 제2 연결전극(143)의 접합 면은 100㎛ 이상의 폭을 가질 수 있다. 제1 연결전극(141) 및 제2 연결전극(143)의 접합 면의 폭이 100㎛ 미만인 경우, 리드프레임(160)과 안정적으로 본딩될 수 없다. 제1 연결전극(141) 및 제2 연결전극(143)과 리드프레임(160)은, 예를 들면 솔더링에 의하여 본딩될 수 있다.
그리고, 제1 연결전극(141)과 제2 연결전극(143) 간의 간격(D)은 80㎛ 이상일 수 있다. 제1 연결전극(141)과 제2 연결전극(143) 간의 간격(D)이 80㎛를 초과하는 경우, 쇼트가 발생할 가능성이 있다.
한편, 반사 전극층(131) 상에는 절연층(133)이 더 배치될 수 있다. 구체적으로, 절연층(133)은 제2도전형 반도체층(119)의 상면, 제2도전형 반도체층(119) 및 활성층(117)의 측면, 제1도전형 반도체층(115)의 일부 영역(115-A)의 상면에 형성될 수 있다. 절연층(133)은 발광 구조물(120)의 상부 영역 중에서 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 발광 구조물(120)의 상부를 전기적으로 보호한다.
절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물 및 황화물 중 적어도 하나를 포함하는 절연물질 또는 절연성 수지일 수 있다. 절연층(133)은, 예를 들어 SiO2, Si3N4, Al2O3 및 TiO2 중에서 선택될 수 있다. 절연층(133)은 발광 구조물(120) 상에 플립 본딩을 위한 금속 구조물을 형성하는 경우, 발광 구조물(120)의 층간 쇼트를 방지하기 위하여 형성될 수 있다.
절연층(133)은 반사 전극층(131)의 상면에 형성되지 않고, 발광 구조물(120)의 표면에만 형성될 수도 있다.
절연층(133)은 서로 다른 굴절률을 가지고 교대로 배치되는 제1 절연층과 제2 절연층을 포함할 수도 있다.
한편, 지지층(151)은 발광소자(100)를 지지한다. 이를 위하여, 지지층(151)은 발광 구조물(120)의 상부에 형성되며, 제1 전극(135), 제2 전극(137), 제1 연결전극(141) 및 제2 연결전극(143)의 둘레에 배치된다. 여기서, 지지층(151)은 Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물을 포함한다. 이때, Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물은 지지층(151)의 20 내지 100wt%로 포함될 수 있다. Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물은 지지층(151) 내에서 열 확산제의 역할을 할 수 있다. 그리고, 지지층(151)은 절연성 수지를 더 포함할 수 있다. 지지층(151)이 절연성 수지를 더 포함하면, 지지층(151)의 접착력이 개선될 수 있다. 절연성 수지는, 예를 들면 실리콘 수지 또는 에폭시 수지일 수 있다. 이때, 절연성 수지는 지지층(151)의 60wt% 이하로 포함될 수 있다, 그리고, 지지층(151)이 절연성 수지를 포함하는 경우, 지지층(151)은 유리 섬유를 더 포함할 수도 있다. 지지층(151)이 유리 섬유를 더 포함하면, 열 충격 또는 기계적 충격을 견디면서도 열저항이 우수한 지지층(151)을 얻을 수 있다. 이때, 유리 섬유는 지지층(151)의 70wt% 이하로 포함될 수 있다.
지지층(151)이 Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물을 20wt% 미만으로 포함하면, 지지층(151)의 열확산 성능이 낮아질 수 있다. 그리고, 지지층(151)이 절연성 수지를 60wt% 초과하여 포함하면, Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물의 함량이 낮아지므로 열확산 성능이 낮아질 수 있고, 절연성 수지 자체의 열팽창 계수가 높으므로 열충격에 취약해질 수 있다. 그리고, 지지층(151)이 유리섬유를 70wt%를 초과하여 포함하면, Al, Cr, Si, Ti, Zn, Zr 및 B로 이루어진 그룹에서 선택된 하나 이상을 포함하는 산화물, 질화물, 불화물 또는 황화물의 함량이 낮아지므로 열확산 성능이 낮아질 수 있고, 유리 섬유로 인한 깨짐이 발생하기 쉽다.
이때, 지지층(151)은 제1 열팽창 계수를 가지는 제1 지지층(1512) 및 제1 지지층(1512) 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층(1514)을 포함한다.
이와 같이, 지지층(151)이 서로 다른 열팽창 계수를 가지는 경우, 발광 구조물(120), 지지층(150), 그리고 리드프레임(160) 간의 열팽창 계수 차로 인한 열충격을 완화시킬 수 있다.
이때, 지지층(151)의 총 두께(H)는 20 내지 400㎛이며, 제1 지지층(1512) 및 제2 지지층(1514)의 각 두께는 10 내지 390㎛일 수 있다. 여기서, 지지층(151)의 총 두께(H)는 제2 도전형 반도체층(119)의 상부에 형성된 지지층의 총 두께를 의미한다. 지지층(151)의 두께가 20㎛ 미만인 경우, 적층되는 각 지지층의 두께가 10㎛ 미만일 수 있으므로, 강도가 낮아져 발광소자(100)를 지지하기 어려워진다. 그리고, 지지층(151)의 두께가 400㎛를 초과하는 경우, 발광소자(100)의 두께가 두꺼워지므로, 슬림화 추세에 반하게 된다.
여기서, 제1 지지층(1512)의 두께는 제2 지지층(1514)의 두께보다 크게 형성될 수 있다. 제1 지지층(1512)의 두께가 제2 지지층(1514)의 두께보다 크게 형성되면, 발광소자(100)를 지지하는 효과가 높아질 수 있다.
한편, 제2 지지층(1514)의 제2 열팽창 계수는 제1 지지층(1512)의 제1 열팽창계수보다 크게 형성될 수 있다. 일반적으로, 제1 연결전극(141) 및 제2 연결전극(143)이 본딩되는 리드프레임(160)은 발광 구조물(120) 및 기판(111)에 비하여 열팽창 계수가 높다. 따라서, 리드프레임(160)과 가까이 배치되는 제2 지지층(1514)의 제2 열팽창 계수가 기판(111)과 가까이 배치되는 제1 지지층(1512)의 제1 열팽창 계수보다 높을 경우, 기판(111), 제1 지지층(1512), 제2 지지층(1514) 및 리드프레임(160)의 순으로 열팽창 계수가 점진적으로 증가하므로, 열팽창 계수의 급격한 차이로 인한 계면의 분리를 방지할 수 있다.
구체적으로, 기판(111)의 열팽창 계수와 제1 지지층(1512)의 제1 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있고, 제2 지지층(1514)의 제2 열팽창 계수와 리드프레임(160)의 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있다. 기판(111)의 열팽창 계수와 제1 지지층(1512)의 제1 열팽창 계수 간의 차가 0.1ppm/℃미만인 경우, 상대적으로 리드프레임과 제2 지지층 간의 열팽창 계수 차가 커지므로, 리드프레임 측의 열충격에 따른 신뢰도가 낮아질 수 있다. 그리고, 기판(111)의 열팽창 계수와 제1 지지층(1512)의 제1 열팽창 계수 간의 차가 5ppm/℃을 초과하는 경우, 제1 지지층(1512)이 기판(111) 및 발광 구조물(120)을 지지할 수 있는 성능이 낮아질 수 있으며, 기판 측의 열충격에 따른 신뢰도가 낮아질 수 있다. 이와 마찬가지로, 제2 지지층(1514)의 제2 열팽창 계수와 리드프레임의 열팽창 계수 간의 차가 0.1ppm/℃미만인 경우, 상대적으로 기판과 제1 지지층 간의 열팽창 계수 차가 커지므로, 기판 측의 열충격에 따른 신뢰도가 낮아질 수 있다. 그리고, 제2 지지층(1514)의 제2 열팽창 계수와 리드프레임의 열팽창 계수 간의 차가 5ppm/℃을 초과하는 경우, 제2 지지층(1514)이 제1 연결전극(141), 제2 연결전극(143) 및 리드프레임을 지지할 수 있는 성능이 낮아질 수 있으며, 리드프레임 측의 열충격에 따른 신뢰도가 낮아질 수 있다.
이때, 제1 지지층(1512)의 제1 열팽창 계수와 제2 지지층(1514)의 제2 열팽창 계수 간의 차는 0.1 내지 10ppm/℃일 수 있다. 제1 지지층(1512)의 제1 열팽창 계수와 제2 지지층(1514)의 제2 열팽창 계수 간의 차가 0.1ppm/℃ 미만인 경우, 기판(111)과 리드프레임(160) 간의 열팽창 계수 차에 따른 접합 불량 문제가 발생할 수 있으며, 제1 지지층(1512)의 제1 열팽창 계수와 제2 지지층(1514)의 제2 열팽창 계수 간의 차가 10ppm/℃을 초과하는 경우, 제1 지지층(1512)과 제2 지지층(1514) 간의 계면이 분리될 수 있다.
예를 들어, 기판(111)의 열팽창 계수는 약 5ppm/℃이고, 리드프레임(160)의 열팽창 계수는 약 20ppm/℃인 경우, 제1 지지층(1512)의 제1 열팽창 계수는 약 5 내지 10ppm/℃이고, 제2 지지층(1514)의 제2 열팽창 계수는 약 10 내지 20ppm/℃일 수 있다.
이때, 제1 지지층(1512)은 제1 전극(135)과 제1 연결전극(141) 간의 경계면 및 제2 전극(137)과 제2 연결전극(143) 간의 경계면을 둘러싸도록 배치될 수 있다. 이에 따라, 제1 지지층(1512)은 기판(111), 제1 반도체층(113) 및 발광 구조물(120)을 지지하며, 이에 대한 열충격을 보호할 수 있다.
설명의 편의를 위하여, 기판(111) 상에 제1 반도체층(113)이 배치되고, 제1 반도체층(113) 상에 발광 구조물(120)이 배치되며, 발광 구조물(120) 상에 제1 전극(135) 및 제2전극(137)이 배치되는 것으로 설명하고 있으나, 이는 기판(110), 제1 반도체층(113), 발광 구조물(120) 및 제1 전극(135)/제2전극(137)이 순차적으로 적층되어 있는 것을 의미할 뿐이며, 상부 또는 하부를 제한하는 것이 아니다.
도 3은 본 발명의 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 4는 리드프레임 상에 본딩된 본 발명의 다른 실시예에 따른 발광소자의 단면도이다. 도 1 내지 2와 중복된 내용은 설명을 생략한다.
도 3 내지 4를 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143) 및 지지층(151)을 포함한다.
지지층(151)은 제1 열팽창 계수를 가지는 제1 지지층(1512) 및 제1 지지층(1512) 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층(1514)을 포함한다.
이때, 제1 연결전극(141)의 측면(S11) 및 제2 연결전극(143)의 측면(S31)의 적어도 일부가 노출될 수 있다. 이를 위하여, 제2 지지층(1514)은 제1 연결전극(141) 및 제2 연결전극(143) 사이의 영역에만 배치될 수 있다. 이에 따라, 제1 연결전극(141) 및 제2 연결전극(143)의 측면 중 일부 및 상면에 솔더링이 가능해 지므로, 본딩 면적이 증가하며, 접합 특성 및 방열 특성이 향상될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 6은 리드프레임 상에 본딩된 본 발명의 또 다른 실시예에 따른 발광소자의 단면도이다. 도 1 내지 2와 중복된 내용은 설명을 생략한다.
도 5 내지 6을 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143) 및 지지층(151)을 포함한다.
지지층(151)은 제1 열팽창 계수를 가지는 제1 지지층(1512) 및 제1 지지층(1512) 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층(1514)을 포함한다.
이때, 지지층(151) 중 제2 지지층(1514)은 제1 연결전극(141)의 측면(S12) 및 제2 연결전극(143)의 측면(S32)으로부터 이격되어 배치될 수 있다. 즉, 제1 연결전극(141) 및 제2 연결전극(143)의 상면 및 측면이 노출될 수 있다. 이에 따라, 도 1 내지 4의 실시예에 비하여 솔더링을 위한 본딩 면적이 넓어지므로, 접합 특성 및 방열 특성이 더욱 향상될 수 있다.
이때, 제2 지지층(1514)과 제1 연결전극(141) 또는 제2 연결전극(143)의 측면(S12, S32) 간의 간격(d1)은 제1 연결전극(141) 또는 제2 연결전극(143)의 다른 측면(S11, S31) 과 발광소자(100)의 외곽 간의 거리(d2) 이하일 수 있다. 제2 지지층(1514)과 제1 연결전극(141) 또는 제2 연결전극(143)의 측면(S12, S32) 간의 간격(d1)이 제1 연결전극(141) 또는 제2 연결전극(143)의 다른 측면(S11, S31) 과 발광소자(100)의 외곽 간의 거리(d2)를 초과할 경우, 제1 연결전극(141) 및 제2 연결전극(143)의 솔더링이 서로 만나게 되어 쇼트성 불량이 발생할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광소자를 나타내는 단면도이고, 도 8은 리드프레임 상에 본딩된 본 발명의 또 다른 실시예에 따른 발광소자의 단면도이다. 도 1 내지 2와 중복된 내용은 설명을 생략한다.
도 7 내지 8을 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143) 및 지지층(151)을 포함한다.
지지층(151)은 제1 열팽창 계수를 가지는 제1 지지층(1512), 제1 지지층(1512) 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층(1514) 및 제2 지지층(1514) 상에 배치되며 제3 열팽창 계수를 가지는 제3 지지층(1516)을 포함한다. 이때, 제1 지지층(1512), 제2 지지층(1514) 및 제3 지지층(1516)의 순으로 두께가 작아질 수 있다. 즉, 기판(111)에 가까이 배치되는 지지층일수록 발광소자(100)을 지지하기 위한 힘이 필요하므로, 더 두껍게 형성될 수 있다. 그리고, 제1 열팽창 계수, 제2 열팽창 계수 및 제3 열팽창 계수의 순으로 열팽창 계수가 커질 수 있다. 이는 기판에 비하여 리드프레임의 열팽창 계수가 더 크기 때문이다.
설명의 편의를 위하여, 총 3개의 지지층이 연결된 것을 예로 들어 설명하고 있으나, 이에 한정되는 것은 아니다. 적층되는 지지층의 수는 3 이상일 수 있다. 기판과 리드프레임 간의 열팽창 계수 차가 클수록 더 많은 지지층을 적층할 수 있다.
이때, 기판(111)의 열팽창 계수와 최하부 지지층, 예를 들어 제1 지지층(1512)의 제1 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있고, 최상부 지지층, 예를 들어 제3 지지층(1516)의 제3 열팽창 계수와 리드프레임(160)의 열팽창 계수 간의 차는 0.1 내지 5ppm/℃일 수 있다. 다만, 각 지지층 간의 열팽창 계수의 차, 예를 들어 제1 지지층(1512)의 제1 열팽창 계수와 제2 지지층(1514)의 제2 열팽창 계수 간의 차 또는 제2 지지층(1514)의 제2 열팽창 계수와 제3 지지층(1516)의 제3 열팽창 계수 간의 차는 0.1 내지 10ppm/℃일 수 있다.
지지층 간 열팽창 계수의 차가 0.1ppm/℃ 미만인 경우, 기판(111)과 리드프레임(160) 간의 열팽창 계수 차에 따른 접합 불량 문제를 해소할 수 없으며, 지지층 간 열팽창 계수의 차가 10ppm/℃을 초과하는 경우, 지지층 간의 계면이 분리될 수 있다.
도 9는 발광 구조물 및 지지층 간의 열팽창 계수 차에 따른 접합 뒤틀림(warpage)를 실험한 그래프이다. 발광 구조물의 열팽창 계수(CTE(Coefficient of Thermal Expansion), ppm/℃)가 5 ppm/℃인 경우, 열팽창계수가 5 ppm/℃, 10 ppm/℃, 20ppm/℃, 40ppm/℃, 100ppm/℃인 단일 지지층에 대하여 온도 별 접합 뒤틀림을 측정하였다. 여기서, 가로축은 온도(℃)를 의미하고, 세로축은 접합 뒤틀림(㎛)을 의미한다.
도 9를 참조하면, 발광 구조물과 큰 차이를 가지지 않는 열팽창 계수를 가지는 지지층, 예를 들어 5 또는 10 ppm/℃의 열팽창 계수를 가지는 지지층을 사용한 경우, 전체 온도에 대하여 발광 구조물과 지지층 간의 접합 뒤틀림이 크지 않았음을 알 수 있다. 이에 반해, 20 ppm/℃ 이상의 열팽창 계수를 가지는 지지층을 사용한 경우, 접합 뒤틀림이 크게 나타남을 알 수 있다. 특히, 접합을 위한 열처리 온도인 260℃ 부근 또는 상온 근처에서 접합 뒤틀림이 극대화됨을 알 수 있다.
도 10은 발광 구조물, 지지층 및 리드프레임 간의 열팽창 계수 차에 따른 접합 뒤틀림(warpage)를 실험한 그래프이다. 발광 구조물의 열팽창 계수(CTE(Coefficient of Thermal Expansion), ppm/℃)가 5 ppm/℃이고, 리드프레임의 열팽창 계수가 15 ppm/℃이며, 두 개의 지지층이 적층되어 있고, 적층된 두 개의 지지층의 열팽창 계수가 7 ppm/℃/7 ppm/℃인 경우, 7 ppm/℃/12 ppm/℃인 경우, 12 ppm/℃/7 ppm/℃인 경우 및 12 ppm/℃/12 ppm/℃인 경우에 대하여 각각 온도 별 접합 뒤틀림을 측정하였다. 여기서, 가로축은 온도(℃)를 의미하고, 세로축은 접합 뒤틀림(㎛)을 의미한다.
도 10을 참조하면, 두 개의 지지층이 동일한 열팽창 계수를 가지거나, 발광 구조물 측의 지지층이 리드프레임 측의 지지층보다 큰 열팽창 계수를 가지는 경우, 접합을 위한 열처리 온도인 220℃ 이상 또는 상온 근처에서 발광 구조물, 지지층 및 리드프레임 간의 접합 뒤틀림이 극대화됨을 알 수 있다. 이에 반해, 본 발명의 실시예와 같이, 두 개의 지지층이 서로 다른 열팽창 계수를 가지며, 발광 구조물 측의 지지층이 리드프레임 측의 지지층보다 작은 열팽창 계수를 가지는 경우, 전체 온도에서 접합 뒤틀림이 낮게 나타남을 알 수 있다.
도 11은 본 발명의 한 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 11을 참조하면, 발광 소자 패키지(200)는 몸체부(211), 몸체부(211)에 설치된 제1리드 전극(161) 및 제2리드 전극(163), 몰딩 부재(219) 및 발광소자(100)를 포함한다.
몸체부(211)는 폴리머 수지 또는 플라스틱 수지로부터 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 캐비티(212)의 둘레면은 경사지거나 캐비티(212)의 바닥면에 대해 수직하게 형성될 수 있다.
캐비티(212)에는 제1리드 전극(161) 및 제2리드 전극(163)이 배치되며, 제1리드 전극(161) 및 제2리드 전극(163)은 서로 이격된다. 본 명세서에서 제1 리드 전극(161) 및 제2 리드 전극(163)을 리드프레임(160)이라 통칭할 수 있다.
제1리드 전극(161) 및 제2리드 전극(163) 위에 발광 소자(100)가 플립 방식으로 본딩된다. 즉, 발광소자(100)의 제1연결 전극(141)은 제1리드 전극(161)에 본딩되며, 제2연결 전극(143)은 제2리드 전극(163)에 본딩된다.
한편, 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.
발광소자(100)의 내부에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 추출되며, 추출된 광은 몰딩 부재(219)를 통하여 외부로 방출될 수 있다.
설명의 편의를 위하여, 발광 소자 패키지(200)가 하나의 발광소자(100)를 포함하는 것으로 예시하고 있으나, 이에 한정되는 것은 아니며, 발광소자 패키지(200) 상에 복수의 발광소자가 탑재될 수도 있다.
본 발명의 한 실시예에 따른 발광소자 패키지는 각종 조명 장치, 디스플레이 장치의 백라이트 유닛(Back Light Unit, BLU), UHD(Ultra High Definition) TV, 랩탑(laptop) 컴퓨터, 태블릿 PC, 카메라, 휴대 단말 등에 다양하게 적용될 수 있다.
도 12는 본 발명의 한 실시예에 따른 발광소자 패키지를 포함하는 조명 장치를 나타낸다.
도 12를 참조하면, 조명 장치(1200)는 발광 모듈(1210), 케이스(1220) 및 연결 단자(1230)를 포함한다.
발광 모듈(1210)은 케이스(1220)에 수용된다. 그리고, 연결 단자(1230)는 케이스(1220)에 연결되며, 외부 전원(미도시)을 발광 모듈(1210)에 공급한다. 연결 단자(1230)는 소켓 방식으로 외부 전원에 연결되는 것으로 예시되어 있으나, 이에 한정되는 것은 아니다.
발광 모듈(1210)은 기판(1212) 및 적어도 하나의 발광소자 패키지(1214)를 포함하며, 적어도 하나의 발광소자 패키지(1214)는 기판(1212) 상에 탑재된다. 발광소자 패키지(1214)는 본 발명의 한 실시예에 따른 발광소자 패키지일 수 있다. 도시되지 않았으나, 조명 장치(1200)는 케이스(1220) 내에 수용되며, 발광 모듈(1210)과 연결되는 히트 싱크를 더 포함할 수 있다.
도 13은 본 발명의 한 실시예에 따른 발광소자 패키지를 포함하는 백라이트 유닛을 나타낸다.
도 13을 참조하면, 백라이트 유닛(1300)은 도광판(1310), 발광 모듈(1320), 반사 부재(1330) 및 바텀 커버(1340)를 포함한다.
도광판(1310)은 빛을 확산시켜 면광원화한다. 발광 모듈(1320)은 백라이트 유닛이 설치되는 디스플레이 장치의 광원이며, 도광판(1310)으로 빛을 제공한다. 발광 모듈(1320)은 기판(1322) 및 적어도 하나의 발광소자 패키지(1324)를 포함하며, 발광소자 패키지(1324)는 기판(1322) 상에 탑재될 수 있다. 발광소자 패키지(1324)는 본 발명의 한 실시예에 따른 발광소자 패키지일 수 있다.
반사 부재(1330)는 도광판(1310)의 아래에 형성되며, 도광판(1310)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 백라이트 유닛의 휘도를 향상시킬 수 있다.
바텀 커버(1340)는 도광판(1310), 발광 모듈(1320) 및 반사 부재(1330)를 수집한다. 이를 위하여, 바텀 커버(1340)는 상면이 개구된 박스 형상일 수 있으나, 이에 한정되는 것은 아니다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
[부호의 설명]
100: 발광소자
111: 기판
120: 발광 구조물
151: 지지층

Claims (15)

  1. 기판,
    상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물,
    상기 발광 구조물 상에 배치된 제1 전극,
    상기 제1 전극 상에 배치된 제1 연결전극,
    상기 발광 구조물 상에 배치된 제2 전극,
    상기 제2 전극 상에 배치된 제2 연결전극, 그리고
    상기 제1 전극, 상기 제1 연결전극, 상기 제2 전극 및 상기 제2 연결전극의 둘레에 배치되는 지지층을 포함하며,
    상기 지지층은 제1 열팽창 계수를 가지는 제1 지지층, 그리고 상기 제1 지지층 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제2 열팽창 계수가 상기 제1 열팽창 계수보다 큰 발광소자.
  3. 제1항에 있어서,
    상기 제1 열팽창 계수와 상기 제2 열팽창 계수 간의 차는 0.1 내지 10ppm/℃인 발광소자.
  4. 제3항에 있어서,
    상기 기판의 열팽창 계수와 상기 제1 열팽창 계수 간의 차는 0.1 내지 5ppm/℃인 발광소자.
  5. 제4항에 있어서,
    상기 제2 열팽창 계수와 상기 제1 연결전극 및 상기 제2 연결전극에 본딩되는 리드프레임의 열팽창 계수 간의 차는 0.1 내지 5ppm/℃인 발광소자.
  6. 제1항에 있어서,
    상기 제1 지지층은 상기 제1 전극과 상기 제1 연결전극 간의 경계면 및 상기 제2 전극과 상기 제2 연결전극 간의 경계면 중 적어도 하나의 둘레에 배치되는 발광소자.
  7. 제1항에 있어서,
    상기 제1 지지층의 두께는 상기 제2 지지층의 두께보다 큰 발광소자.
  8. 제1항에 있어서,
    상기 제1 연결전극의 측면 및 상기 제2 연결전극의 측면의 적어도 일부가 노출되는 발광소자.
  9. 제8항에 있어서,
    상기 제2 지지층은 상기 제1 연결전극 및 상기 제2 연결전극 사이의 영역에만 배치되는 발광소자.
  10. 제8항에 있어서,
    상기 제2 지지층은 상기 제1 연결전극의 측면 및 상기 제2 연결전극의 측면으로부터 이격되어 배치되는 발광소자.
  11. 제1항에 있어서,
    상기 지지층은 상기 제2 지지층 상에 배치되며, 제3 열팽창 계수를 가지는 제3 지지층을 더 포함하는 발광소자.
  12. 제11항에 있어서,
    상기 제1 열팽창 계수, 상기 제2 열팽창 계수 및 상기 제3 열팽창 계수의 순으로 열팽창 계수가 커지는 발광소자.
  13. 제11항에 있어서,
    상기 제1 열팽창 계수와 상기 제2 열팽창 계수 간의 차는 0.1 내지 10ppm/℃이고, 상기 제2 열팽창 계수와 상기 제3 열팽창 계수 간의 차는 0.1 내지 10ppm/℃인 발광소자.
  14. 제11항에 있어서,
    상기 제1 지지층, 상기 제2 지지층 및 상기 제3 지지층의 순으로 두께가 작아지는 발광소자.
  15. 리드프레임,
    상기 리드프레임에 탑재되는 발광소자, 그리고
    상기 발광소자를 포위하는 몰딩 부재를 포함하며,
    상기 발광소자는
    기판,
    상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물,
    상기 발광 구조물 상에 배치된 제1 전극,
    상기 제1 전극 상에 배치된 제1 연결전극,
    상기 발광 구조물 상에 배치된 제2 전극,
    상기 제2 전극 상에 배치된 제2 연결전극, 그리고
    상기 제1 전극, 상기 제1 연결전극, 상기 제2 전극 및 상기 제2 연결전극의 둘레에 배치되는 지지층을 포함하며,
    상기 지지층은 제1 열팽창 계수를 가지는 제1 지지층, 그리고 상기 제1 지지층 상에 배치되며 제2 열팽창 계수를 가지는 제2 지지층을 포함하는 발광소자 패키지.
PCT/KR2016/006457 2015-06-30 2016-06-17 발광소자 및 이를 포함하는 발광소자 패키지 WO2017003115A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680038459.8A CN107735872B (zh) 2015-06-30 2016-06-17 发光装置及包括该发光装置的发光装置封装体
US15/740,167 US10468554B2 (en) 2015-06-30 2016-06-17 Light-emitting device having a plurality of support layers and light-emitting device package including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0093322 2015-06-30
KR1020150093322A KR20170003102A (ko) 2015-06-30 2015-06-30 발광소자 및 이를 포함하는 발광소자 패키지

Publications (1)

Publication Number Publication Date
WO2017003115A1 true WO2017003115A1 (ko) 2017-01-05

Family

ID=57608416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/006457 WO2017003115A1 (ko) 2015-06-30 2016-06-17 발광소자 및 이를 포함하는 발광소자 패키지

Country Status (4)

Country Link
US (1) US10468554B2 (ko)
KR (1) KR20170003102A (ko)
CN (1) CN107735872B (ko)
WO (1) WO2017003115A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690102B (zh) * 2019-01-04 2020-04-01 友達光電股份有限公司 發光裝置及其製造方法
CN110944275A (zh) * 2019-12-31 2020-03-31 歌尔股份有限公司 防尘结构、麦克风封装结构以及电子设备
CN111050257A (zh) * 2019-12-31 2020-04-21 歌尔股份有限公司 防尘结构、麦克风封装结构以及电子设备
CN110944276A (zh) * 2019-12-31 2020-03-31 歌尔股份有限公司 用于mems器件的防尘结构及mems麦克风封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
US20140141552A1 (en) * 2011-07-15 2014-05-22 Koninklijke Philips N.V. Method of bonding a semiconductor device to a support substrate
KR20140061797A (ko) * 2012-11-14 2014-05-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR20140091245A (ko) * 2013-01-11 2014-07-21 삼성전자주식회사 발광소자 및 발광소자 패키지
KR20140123720A (ko) * 2013-04-15 2014-10-23 삼성전자주식회사 발광소자 패키지 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
US8927551B2 (en) * 2009-05-18 2015-01-06 Infinity Pharmaceuticals, Inc. Isoxazolines as inhibitors of fatty acid amide hydrolase
JP5520073B2 (ja) * 2010-02-09 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5202559B2 (ja) * 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
JP5414627B2 (ja) * 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR101504331B1 (ko) * 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
US20140141552A1 (en) * 2011-07-15 2014-05-22 Koninklijke Philips N.V. Method of bonding a semiconductor device to a support substrate
KR20140061797A (ko) * 2012-11-14 2014-05-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR20140091245A (ko) * 2013-01-11 2014-07-21 삼성전자주식회사 발광소자 및 발광소자 패키지
KR20140123720A (ko) * 2013-04-15 2014-10-23 삼성전자주식회사 발광소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US10468554B2 (en) 2019-11-05
KR20170003102A (ko) 2017-01-09
CN107735872A (zh) 2018-02-23
US20180190867A1 (en) 2018-07-05
CN107735872B (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR101039879B1 (ko) 발광소자 및 그 제조방법
WO2018080224A1 (ko) 반도체 소자 패키지
WO2016208957A1 (ko) 광학 렌즈, 발광 소자 및 이를 구비한 발광 모듈
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
EP2562815B1 (en) Light emitting device and light emitting device package
WO2015083932A1 (ko) 발광 소자 및 이를 구비한 조명 장치
EP2562814B1 (en) Light emitting device and light emitting device package
WO2013183901A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2014126437A1 (en) Led chip resistant to electrostatic discharge and led package including the same
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2017003115A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017119730A1 (ko) 발광 소자
EP2562828B1 (en) Light emitting diode and light emitting diode package
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지
WO2014021651A1 (ko) 발광 소자
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2013183878A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2017091051A1 (ko) 발광소자 패키지 및 조명 장치
KR101923688B1 (ko) 발광소자 패키지 및 라이트 유닛
WO2017119754A1 (ko) 발광 소자
WO2013183876A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16818148

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16818148

Country of ref document: EP

Kind code of ref document: A1