CN102412364A - 包含光电元件的封装的装置及封装方法 - Google Patents
包含光电元件的封装的装置及封装方法 Download PDFInfo
- Publication number
- CN102412364A CN102412364A CN201110282195XA CN201110282195A CN102412364A CN 102412364 A CN102412364 A CN 102412364A CN 201110282195X A CN201110282195X A CN 201110282195XA CN 201110282195 A CN201110282195 A CN 201110282195A CN 102412364 A CN102412364 A CN 102412364A
- Authority
- CN
- China
- Prior art keywords
- conductive
- insulation system
- emitting diode
- light
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000009413 insulation Methods 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 34
- 238000005538 encapsulation Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000012856 packing Methods 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000004020 conductor Substances 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000704 physical effect Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种包含光电元件的封装的装置及封装方法,此封装包含一绝缘结构。上述封装包含第一及第二导电结构,其各延伸穿过绝缘结构。上述发光二极管元件的底面的一很大区域与第一导电结构的顶面直接接触。通过一连接线将发光二极管元件的顶面接合至第二导电结构。本发明的实施例提供的光电元件具有较好的散热能力;本发明的实施例的“堆积”方法有助于简化了制造程序并减少制造成本;此外,本发明的实施例不需形成高深宽比的孔道。
Description
技术领域
本发明涉及半导体封装,尤其涉及发光二极管的封装。
背景技术
半导体集成电路(IC)工业历经了快速的成长。随着IC材料和设计上的进步已发展出各种形式的IC以提供不同的目的,其中一种IC为光电元件,例如发光二极管(LED)元件。传统封装这些LED元件的方法可能具有低散热效率、低可靠度、以及造价昂贵等问题。
因此,虽然目前存在的LED元件的封装方法一般已足够达到其目的需求,但是并非在各方面皆令人满意。
发明内容
为了克服现有技术的缺陷,本发明提供一种装置,包含一发光二极管元件的封装,该封装包含:一绝缘结构;以及第一和第二导电结构,各延伸穿过该绝缘结构;其中:该发光二极管元件的底面的一大部分区域与该第一导电结构的顶面产生接触;且该发光二极管元件的顶面通过一连接线与该第二导电结构接合。
本发明另提供一种装置,包含一光电元件的封装结构,该封装结构包含:一绝缘结构;以及一导热结构,部分置于该绝缘结构中的;其中该光电元件的一大部分的表面与此导热结构直接接触。
本发明还提供一种发光二极管元件的封装方法,包含:形成一绝缘结构;形成一导热结构,该导热结构部分位于该绝缘结构中;提供该发光二极管元件,其具有一顶面及一底面;将该发光二极管元件接合至该导热结构,该接合使该发光二极管元件的顶面及底面的其中之一的大部分与该导热结构直接接触。
本发明的实施例提供的光电元件具有较好的散热能力;本发明的实施例的“堆积”方法有助于简化了制造程序并减少制造成本;此外,本发明的实施例不需形成高深宽比的孔道。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为本发明一种光电元件的封装方法的流程图。
图2至图9为本发明图1的方法的一实施例中,一光电元件在各种阶段的封装的剖面示意图。
其中,附图标记说明如下:
11~方法 13~步骤
15~步骤 16~步骤
17~步骤 19~步骤
35~载板 40~牺牲层
50~导电籽晶层 60~图案化绝缘层
65~开口 66~开口
70~导电接触垫 71~导电接触垫
80~图案化绝缘层 85~开口
86~开口 87~开口
88~开口 90~绝缘结构
95~导电特征 96~导电特征
97~导电特征 98~导电特征
100~横向尺寸 102~横向尺寸
110~导电籽晶层 120~图案化绝缘
125~开口 126~开口
130~导电接触垫 131~导电接触垫
140~阻挡层 141~阻挡层
150~接合接点 160~导热结构
161~导热结构 170~光电元件
180~基板 190~掺杂层
191~掺杂层 200~多重量子阱(MQW)层
220~导电接触垫 250~连接线
270~密封结构 280~切割框架
300~印刷电路板(PCB)装置
具体实施方式
本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的构成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。此外,一第一元件形成于一第二元件“上方”、“之上”、“下方”或“之下”可包含实施例中的该第一元件与第二元件直接接触,或也可包含该第一元件与第二元件之间还有其他额外元件使该第一元件与第二元件无直接接触。各种元件可能以任意不同比例显示以使图示清晰简洁。
图1为本发明一种光电元件的封装方法11的流程图。图2至图9为本发明图1的方法11的一实施例中,一光电元件在各种阶段的封装的剖面示意图。
参阅图1,方法11开始于提供绝缘结构的步骤13,方法11继续进行至形成部分的导热结构于绝缘结构中的步骤15。方法11接着进行至提供一具有顶面及底面的光电元件的步骤17。方法11持续进行至将光电元件接合至导热结构的步骤19。此接合使光电元件的顶面及底面的其中之一的一大部分(substantial)与导热结构直接接触。
参阅图2,提供一载板(carrier substrate)35,其包含一透明材料。载板35为一个暂时基板(temporary substrate)且容易于后续工艺中移除。接着于载板35上方形成牺牲层40,其可包含一胶粘材料(glue material)或一黏合材料(adhesive material),且其可包含不止一层。
然后形成一导电籽晶层(conductive seed layer)50于牺牲层40上方。导电籽晶层50具有良好导热及导电性。导电籽晶层50包含一金属材料,例如Ti、Ta、Cu、Al、Ni或其他合适的材料。可通过本技术领域所公知的物理气相沉积(PVD)工艺来形成导电籽晶层50,其也可称为一底部导电籽晶层(bottomconductive seed layer)。
形成一图案化绝缘层60于导电籽晶层50上方。图案化绝缘层60包含开口65及66。在本实施例中,图案化绝缘层包含一可直接被图案化的材料。例如,图案化绝缘层60可包含一光感材料(photo-sensitive material),如光致抗蚀剂、聚合物材料、或环氧材料等。本实施例中图案化绝缘层60的形成不需要一蚀刻工艺来形成开口65及66。反而是使用光刻(photolithography)工艺直接从光掩模(photomask)(未示出)转移所欲图像图案至光致抗蚀剂,以形成图案化绝缘层60。绝缘层60也可称为一底垫模板(bottom pad mold)。
参阅图3,形成导电接触垫70及71以分别填充开口65及66(如图2所示)。导电接触垫70及71具有良好的导热及导电性,其包含一金属材料,例如Cu、Ni、Al、或其他合适的导电材料。通过本技术领域所公知的电镀工艺来形成导电垫片70及71。导电籽晶层50作为电镀工艺的籽晶层。电镀工艺形成导电垫片70及71,其大体上与图案化绝缘层60共平面。换言之,可调整电镀工艺,好让导电垫片70及71填充开口65及66时既不会过度填充也不会填充不足(如图2所示)。
其后,形成一图案化绝缘层80于导电垫片70和71以及图案化绝缘层60的上方。图案化绝缘层80包含开口85、86、87、及88。与图案化绝缘层60类似,在本实施例中图案化绝缘层80包含一可直接被图案化的材料,例如一光致抗蚀剂材料。同样地,本实施例中图案化绝缘层80的形成不使用蚀刻工艺来形成开口85-88。反而是使用光刻工艺直接从光掩模(未示出)转移所欲图像图案至光致抗蚀剂,以形成图案化绝缘层80。绝缘层80也可称为一中介板(interposer mold)。图案化绝缘层60及80可共同视为一绝缘结构90。
此处形成的开口85-88仅作为范例,且在其他实施例的图案化绝缘层80中可形成更少或更多开口。
参阅图4,形成导电特征(又称为导电管柱)95、96、97、及98以分别填充开口85、86、87、及88(如图3所示)。导电特征95-98具有良好的导热及导电性,其包含一金属材料,例如Cu、Ni、Al、或其他合适的导电材料。通过本技术领域所公知的电镀工艺来形成导电特征95-98。电镀工艺形成导电特征95-98,其实质上可与图案化绝缘层80共平面。换言之,可调整电镀工艺,好让导电特征95-98填充开口85-88时既不会过度填充也不会填充不足(如图2所示)。
每个与导电特征95-97交错配置(interleaving)的部分的图案化绝缘层80,具有一宽度(或横向尺寸)100,及每个导电特征95-97具有一宽度(或横向尺寸)102。宽度100及102是以水平方向测量。一实施例中,宽度100及宽度102之间的比值范围从约0.5∶1至5∶1,或例如约1∶1。
应可了解的是一些实施例中,导电特征95-97彼此间的宽度值各并不相同。例如,导电特征95可能具有一个宽度值,而导电特征96及97可能具有其他不同于导电特征95的宽度值。同样地,图案化绝缘层80彼此之间的宽度值可能也不相同。可依据设计和制造的需求来调整特定的宽度值及宽度100和102之间的比值。一些替代实施例中,开口85-87(图3)可合并为单一开口。因此,导电特征95-97不会分开形成,而是在那些实施例中形成单一导电特征。
形成一导电籽晶层110于图案化绝缘层80及导电特征95-98之上。导电籽晶层110包含一金属材料,例如Ti、Ta、Cu、Al、Ni、或其他合适的材料。可通过本技术领域所公知的PVD工艺来形成导电籽晶层110。导电籽晶层110也可作为一顶部导电籽晶层(top conductive seed layer)。
其后,一图案化绝缘层120形成于导电籽晶层110之上。图案化绝缘层120包含开口125及126。与绝缘层60及80相似,图案化绝缘层120包含一可直接被图案化的材料,例如一光致抗蚀剂材料。因此,与绝缘层60及80相似,通过光刻工艺替代蚀刻工艺来形成绝缘层120。图案化绝缘层120也可作为一顶垫模板(top pad mold)。
参阅图5,形成导电接触垫130及131以分别填充至少部分的开口125及126(如图4所示)。导电接触垫130及131具有良好的导热及导电性。导电接触垫130及131包含一金属材料,例如Cu、Ni、Al、或其他合适的导电材料。通过本技术领域所公知的电镀工艺来形成导电接触垫130及131。导电籽晶层110作为电镀工艺的籽晶层。
参阅图6,例如利用本技术领域所公知的剥除(stripping)或灰化(ashing)工艺,来移除图案化绝缘层120(如图5所示)。接着清理导电籽晶层110及导电接触垫130和131的外露表面。其后,例如利用本技术领域所公知的湿式蚀刻或干式蚀刻工艺,来移除导电籽晶层110未受导电接触垫130和131保护的部分。
参阅图7,阻挡层140及141选择性地(optionally)分别形成于导电接触垫130和131以及在其下方(therebelow)的接触籽晶层110的外露表面上。阻挡层140及141包含Ni、化学镀镍浸金(Electroless Nickel/Immersion Gold;ENIG)、或化学镀镍钯浸金(Electroless Nickel Electroless Palladium ImmersionGold;ENEPIG)。阻挡层140及141有助于保护导电籽晶层110及导电接触垫130和131,免于腐蚀及不欲的氧化。
形成一接合接点(bond joint)150于阻挡层140上(若阻挡层140没形成,则接合接点形成于导电接触垫130上)。接合接点50包含一适合焊接的材料(Pb)。由于阻挡层140及接合接点150各包含一例如金属的导电材料(与导电接触垫130相似),其可被视为导电接触垫130的一部分或其延伸。因此,通过导电接触垫70及130、导电特征95-97、导电籽晶层110、选择性(optional)阻挡层140、以及接合接点150,来共同形成一导热结构160。并且,通过导电接触垫71及131、导电特征98、导电籽晶层110、以及选择性(optional)阻挡层141,来共同形成一导热结构161。应可了解的是,导热构160-161可共同视为一单一的导热结构。
接下来,通过接合接点150将光电元件170接合至导电接触垫130。在本实施例中的光电元件170为一发光二极管元件(LED),但在替代实施例中可为其他合适的光电元件。光电元件170包含一基板180、形成于此基板上方的两个相反的掺杂层190及191、以及一置于掺杂层190及191之间的多重量子阱(multiple-quantum well;MQW)层200。
基板180包含一适合发光材料生长的材料。因此,基板180也可称为一生长基板或一生长晶片。一实施例中,基板180包含一蓝宝石材料。其他实施例中,基板180可包含让发光材料生长的碳化硅、硅、或另一合适的材料。
掺杂层190包含一p型材料,而掺杂层191包含一n型材料。一实施例中,掺杂层190包含一掺杂如硼(B)的p型杂质的氮化镓(GaN)材料,而掺杂层191包含一掺杂如砷(As)或磷(P)的n型杂质的氮化镓(GaN)材料。一替代实施例中,掺杂层190可包含一n型材料,而掺杂层190可包含一p型材料。
MQW层200包含GaN及InGaN的交替(或周期)(alternating or periodic)层。例如,一实施例中,MQW层200包含十层GaN及十层InGaN,其中一InGaN层形成于GaN层上,且另一GaN层形成于InGaN层上,以此类推。
掺杂层190和191以及MQW层200皆通过本技术领域公知的外延工艺(epitaxial growth process)来形成。在外延工艺中,基板180作为一籽晶,而膜层190、191及200大体上呈现与基板180一致的晶格结构及走向。在外延工艺完成后,通过在掺杂层190和191之间沉积MQW层200来形成一P/N结(或一P/N二极管)。当施加该掺杂层190和191一电压(或电荷)时,即会有电流通过光电元件170,且MQW层200会发出如可见光的辐射。MQW层200发光的颜色取决于光的波长,可通过改变构成MQW层200的材料的组成及结构来调整波长。
在图7所示的实施例中,光电元件170被翻转倒置(flipped upside down),如此让掺杂层191的一大区域或其表面与接合接点150直接物理性地接触。一实施例中,掺杂层191的整个底面与接合接点130直接物理性地接触。如上所述,由于接合接点150可视为导电接触垫130的一部分或其延伸,其也可说光电元件170的一大部分或其底面与导电接触垫130直接物理性地接触。
应可了解的是可形成与光电元件170相似的光电元件于基板180上。在将光电元件170通过接合接点150接合至导电垫片130之前,这些光电元件可彼此个别分开。可通过一个或多个工艺,例如干式蚀刻或用激光光束或锯刀来切割,以分离这些光电元件。
参阅图8,移除基板180(如图7所示)。一实施例中,通过施加电磁辐射给光电元件170来移除基板180。其他的实施例中,可利用激光光束来使基板180汽化。其后,掺杂层190外露的表面可经过一选择性的粗化工艺(optional roughening process)来协助由光电元件170发出的光线往预期的方向传播(propagate)。
接下来,形成一导电接触垫220于掺杂层190上。导电接触垫220具有良好的导热及导电性,其包含一透明导电材料,例如氧化铟锡(ITO)、或其他合适的导电材料。通过合适的技术来形成导电接触垫220,例如PVD工艺。可依据设计需求来变更导电接触垫220的大小(例如横向尺寸)。图8所示的实施例中,掺杂层190的一整个区域与导电接触垫220直接物理性地接触。其他实施例中,接触的区域可能非一完整区域,但占完整区域中的一很大部分。应可了解的是导电接触垫220可视为导热结构160的一部分。
仍参阅图8,将连接线250接合至导电接触垫220以及导电接触垫131(通过阻挡层141)。更详细的说,连接线250的一端接合至导电接触垫220,而连接线250相反的另一端接合至导电接触垫131。因此,连接线允许施加横跨导电接触垫70及71的电压来施加一电压给光电元件170,其中导电接触垫70及71分别电性接合至导电接触垫130及131。
参阅图9,形成一密封(encapsulant)结构270以模制光电元件170。密封结构270可包含一如树脂或塑胶的有机材料。若暴露于空气中,光电元件170可能会被腐蚀。此处的密封结构270提供光电元件足够的密封,并将腐蚀的问题降到最小。
图2至图9为单一光电元件170的部分封装,但附近其他的光电元件也进行同样的封装。上述封装体可贴附至一切割框架(dicing frame)280。接着,载板35从封装体上脱离。
之后,将光电元件彼此间互相分开,例如通过使用裸片锯刀,这样一来可进行额外的工艺以完成光电元件170的封装。然后移除牺牲层40(如图2至图8所示)。图案化绝缘层60及导电接触垫70和71的底面即暴露出来。可选择性地执行一清理工艺以清洁这些外露的表面。然后,光电元件170可从切割框架280脱离,并且被封装成一独立的光电芯片。
之后,封装的光电芯片可贴附至一印刷电路板(PCB)装置300。PCB装置300具有接触垫片(未示出)可电性连结至导电接触垫70及71,这样一来可施加一电压给光电元件170以控制光电元件170的操作。
光电元件170在其操作中可能会产生大量的热能。产生的热量的散热对于如LED等的光电元件来说,一直是传统上的一个问题。例如,一些传统的LED元件中,只有LED元件表面的一小部分可与作为散热管道的导热材料接触。散热的速率受限于小面积的接触,因而导致散热效率不佳。在另一例子中,一些传统的LED元件包含一蓝宝石基板,其可捕捉在LED封装中LED元件产生的热能。一些其他传统的LED元件中,可能需要在一基板上蚀刻深且狭窄的开口,并且填充导电材料以形成高深宽比(aspect ratio)的孔道。这些孔道是打算用于消散LED元件产生的热量。然而,由于他们的高深宽比,在形成这些孔道上可能既困难又昂贵。
相较之下,此处揭示的LED封装提供比传统LED元件更多的优势。无论如何,应了解的是其他实施例可提供不同优点,且非所有的实施例皆需要特定的优点。
此处揭示的实施例提供的优势之一是较好的散热能力。光电元件170的底面的一大面积与导热结构160直接物理性地接触,尤其是与接合接点150直接物理性地接触。大面积的直接物理性地接触产生比传统LED元件有更好的散热效率。此外,多重交错配置的导电特征95-97帮助减少封装中的压力,同时也提供足够的散热管道。在此方式下,光电元件170产生的热能可快速且高效率地向下消散穿过导热结构160。
此外,蓝宝石基板180(如图7所示)在被封装前会被从光电元件170移除。这样一来,光电元件170还可快速向上散热。换句话说,一旦蓝宝石基板180不存在了,就没有任何东西可以从上方捕捉光电元件170内部的热量。导电接触垫具有良好的导热性且有助于向上散热。
此外,图2至图9中的实施例包含一“堆积”(或堆叠)(build-up or stacking)的方法。换句话说,所有揭示于此处的绝缘材料(例如绝缘层60及80)的形成都是通过利用光刻工艺来直接将其图案化。相较之下,形成LED封装的传统工艺通常必须在绝缘材料中形成沟槽。形成这些沟槽需要例如蚀刻工艺等的额外工艺,因而增加了制造成本。
另外,所有揭示于此处的导电材料(例如接触垫片70-71及导电特征95-98)都通过电镀工艺来形成。相较之下,传统的LED封装工艺可能需要使用导电材料来填充那些沟槽。在沟槽中的导电材料需要抛光(例如通过一个化学机械抛光工艺),好让导电材料大体上与沟槽共平面。再次,传统工艺使用了较多的制造程序。既然在抛光前这些沟槽需要先被过量填充,传统工艺也就需要更大量的导电材料。传统工艺及材料两者皆会增加制造成本。比较而言,图2至图9中实施例的“堆积”方法有助于简化制造程序并减少制造成本。此外,本发明的实施例不需形成高深宽比的孔道。
应了解的是,可进行额外增加的工艺以完成光电元件170的封装。然而,为了简化的缘故,在此处并不说明及描述这些工艺。
本发明已以多个实施例揭示如上,任何本领域普通技术人员当可更清楚理解后续的详细描述,并可快速地利用本发明作为其他工艺和结构的基础,以实现与此处所述的实施例相同的目的或有相同的获益。然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。
Claims (10)
1.一种装置,包含一发光二极管元件的封装,该封装包含:
一绝缘结构;以及
第一和第二导电结构,各延伸穿过该绝缘结构;其中:
该发光二极管元件的底面的一大部分区域与该第一导电结构的顶面产生接触;且
该发光二极管元件的顶面通过一连接线与该第二导电结构接合。
2.如权利要求1所述的装置,其中该绝缘结构包含一光致抗蚀剂材料。
3.如权利要求1所述的装置,其中该第一导电结构包含:
一顶导垫,置于该绝缘结构之上,并与该发光二极管元件产生接触;
多个导电管柱,置于该绝缘结构中并位于该顶导垫下;及
一底导垫片,置于该绝缘结构中并位于该导电管柱下。
4.一种装置,包含一光电元件的封装结构,该封装结构包含:
一绝缘结构;及
一导热结构,部分置于该绝缘结构中的;
其中该光电元件的一大部分的表面与此导热结构直接接触。
5.如权利要求4所述的装置,其中该绝缘结构包含一光感材料。
6.一种发光二极管元件的封装方法,包含:
形成一绝缘结构;
形成一导热结构,该导热结构部分位于该绝缘结构中;
提供该发光二极管元件,其具有一顶面及一底面;
将该发光二极管元件接合至该导热结构,该接合使该发光二极管元件的顶面及底面的其中之一的大部分与该导热结构直接接触。
7.如权利要求6所述的方法,其中该绝缘结构的形成是以一种让该绝缘结构包含一光感材料的方式进行。
8.如权利要求6所述的方法,其中该发光二极管元件的接合,使该发光二极管元件的顶面及底面的其中之一的一整个部分与该导热结构直接接触。
9.如权利要求6所述的方法,其中,该导热结构包含:
一第一导电垫片,置于该发光二极管上方;及
第二及第三导电垫片,置于该绝缘结构上方;
该第一导电垫片与该发光二极管元件的顶面直接接触;且
该第二导电垫片与该发光二极管元件的底面直接接触;
且还包含将该第一及第三导电垫片接合至一连接线的相反两端。
10.如权利要求6所述的方法,其中该导热结构的形成包含:
形成一第一导电垫片于该绝缘结构中;
形成多个导电特征于该第一导电垫片之上,该导电特征与部分的该绝缘结构交错配置;以及
形成一第二导电垫片于该导电特征及该绝缘结构的上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510255608.3A CN105098028A (zh) | 2010-09-17 | 2011-09-16 | 一种光电元件的封装结构及封装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/884,570 US20120068218A1 (en) | 2010-09-17 | 2010-09-17 | Thermally efficient packaging for a photonic device |
US12/884,570 | 2010-09-17 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510255608.3A Division CN105098028A (zh) | 2010-09-17 | 2011-09-16 | 一种光电元件的封装结构及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102412364A true CN102412364A (zh) | 2012-04-11 |
Family
ID=45816947
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510255608.3A Pending CN105098028A (zh) | 2010-09-17 | 2011-09-16 | 一种光电元件的封装结构及封装方法 |
CN201110282195XA Pending CN102412364A (zh) | 2010-09-17 | 2011-09-16 | 包含光电元件的封装的装置及封装方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510255608.3A Pending CN105098028A (zh) | 2010-09-17 | 2011-09-16 | 一种光电元件的封装结构及封装方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120068218A1 (zh) |
KR (1) | KR101236086B1 (zh) |
CN (2) | CN105098028A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456801A (zh) * | 2010-10-20 | 2012-05-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
US8632221B2 (en) | 2011-11-01 | 2014-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | LED module and method of bonding thereof |
JP5926988B2 (ja) * | 2012-03-08 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102017126268A1 (de) * | 2017-11-09 | 2019-05-09 | Osram Opto Semiconductors Gmbh | Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030029637A1 (en) * | 2001-08-13 | 2003-02-13 | Tina Barcley | Circuit board assembly with ceramic capped components and heat transfer vias |
US20060131732A1 (en) * | 2004-12-16 | 2006-06-22 | Nah Chih K | Discrete electronic component arrangement including anchoring, thermally conductive pad |
US20060243998A1 (en) * | 2005-04-29 | 2006-11-02 | Nokia Corporation | High power light-emitting diode package and methods for making same |
EP1903839A2 (en) * | 2006-09-20 | 2008-03-26 | Sumitomo Wiring Systems, Ltd. | A method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure |
US20090085050A1 (en) * | 2007-09-28 | 2009-04-02 | Industrial Technology Research Institute | Island submount and a method thereof |
US20090095969A1 (en) * | 2007-10-11 | 2009-04-16 | Hitachi Chemical Co., Ltd. | Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386081B1 (ko) * | 2000-01-05 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그 제조 방법 |
JP4959071B2 (ja) * | 2001-07-04 | 2012-06-20 | ローム株式会社 | 面実装型半導体装置 |
JP3897115B2 (ja) * | 2003-07-09 | 2007-03-22 | 信越化学工業株式会社 | 半導体素子の封止方法 |
JP2005347471A (ja) * | 2004-06-02 | 2005-12-15 | Seiko Epson Corp | 光源装置及びプロジェクタ |
KR100610650B1 (ko) * | 2005-06-17 | 2006-08-09 | (주) 파이오닉스 | 엘이디 패키지 및 그 제조방법 |
JP4509972B2 (ja) * | 2005-09-01 | 2010-07-21 | 日本特殊陶業株式会社 | 配線基板、埋め込み用セラミックチップ |
JP4546415B2 (ja) * | 2005-09-01 | 2010-09-15 | 日本特殊陶業株式会社 | 配線基板、セラミックキャパシタ |
US7708427B2 (en) * | 2006-06-16 | 2010-05-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Light source device and method of making the device |
JP2008016565A (ja) * | 2006-07-04 | 2008-01-24 | Shinko Electric Ind Co Ltd | 発光素子収容体及びその製造方法、及び発光装置 |
KR100866879B1 (ko) * | 2006-12-19 | 2008-11-04 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
TWI418054B (zh) * | 2006-08-08 | 2013-12-01 | Lg Electronics Inc | 發光裝置封裝與製造此封裝之方法 |
US7964888B2 (en) * | 2007-04-18 | 2011-06-21 | Cree, Inc. | Semiconductor light emitting device packages and methods |
US20090001404A1 (en) * | 2007-06-29 | 2009-01-01 | Ohata Takafumi | Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same |
US8058669B2 (en) * | 2008-08-28 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode integration scheme |
CN101587933B (zh) * | 2009-07-07 | 2010-12-08 | 苏州晶方半导体科技股份有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
US9875911B2 (en) * | 2009-09-23 | 2018-01-23 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming interposer with opening to contain semiconductor die |
-
2010
- 2010-09-17 US US12/884,570 patent/US20120068218A1/en not_active Abandoned
-
2011
- 2011-01-24 KR KR1020110006950A patent/KR101236086B1/ko active IP Right Grant
- 2011-09-16 CN CN201510255608.3A patent/CN105098028A/zh active Pending
- 2011-09-16 CN CN201110282195XA patent/CN102412364A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030029637A1 (en) * | 2001-08-13 | 2003-02-13 | Tina Barcley | Circuit board assembly with ceramic capped components and heat transfer vias |
US20060131732A1 (en) * | 2004-12-16 | 2006-06-22 | Nah Chih K | Discrete electronic component arrangement including anchoring, thermally conductive pad |
US20060243998A1 (en) * | 2005-04-29 | 2006-11-02 | Nokia Corporation | High power light-emitting diode package and methods for making same |
EP1903839A2 (en) * | 2006-09-20 | 2008-03-26 | Sumitomo Wiring Systems, Ltd. | A method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure |
US20090085050A1 (en) * | 2007-09-28 | 2009-04-02 | Industrial Technology Research Institute | Island submount and a method thereof |
US20090095969A1 (en) * | 2007-10-11 | 2009-04-16 | Hitachi Chemical Co., Ltd. | Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN105098028A (zh) | 2015-11-25 |
KR20120030304A (ko) | 2012-03-28 |
KR101236086B1 (ko) | 2013-02-21 |
US20120068218A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI359511B (en) | Light-emitting diode arrangement and method of man | |
KR101894045B1 (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
JP5591487B2 (ja) | 発光装置、これを含むパッケージとシステム、およびその製造方法 | |
US9224932B2 (en) | Wafer level photonic device die structure and method of making the same | |
KR101761834B1 (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
CN104518061B (zh) | 发光二极管芯片、具有此的发光器件及其制造方法 | |
CN102255017B (zh) | 发光器件 | |
CN106025034A (zh) | 发光器件和包括发光器件的发光器件封装 | |
CN103155184A (zh) | 晶片级发光二极管封装件及其制造方法 | |
JP5148336B2 (ja) | 発光ダイオードチップおよびその製造方法 | |
KR101587299B1 (ko) | 복수의 광전 소자의 제조 방법 | |
JP2011187941A (ja) | ウエハレベルパッケージの製造方法 | |
US9502612B2 (en) | Light emitting diode package with enhanced heat conduction | |
CN102593316A (zh) | 晶片级发光装置封装件及其制造方法 | |
KR102530758B1 (ko) | 반도체 발광소자 패키지 | |
TWI395346B (zh) | 發光元件的封裝結構 | |
CN103875085B (zh) | 发光二极管封装件 | |
CN102412364A (zh) | 包含光电元件的封装的装置及封装方法 | |
KR101360324B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
US20150303179A1 (en) | Light Emitting Diode Assembly With Integrated Circuit Element | |
KR101171331B1 (ko) | 발광 소자 | |
TWI414093B (zh) | 晶圓級封裝之方法 | |
KR100620891B1 (ko) | 발광소자 및 그 제조방법 | |
JP6684063B2 (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120411 |