JP3897115B2 - 半導体素子の封止方法 - Google Patents
半導体素子の封止方法 Download PDFInfo
- Publication number
- JP3897115B2 JP3897115B2 JP2003194402A JP2003194402A JP3897115B2 JP 3897115 B2 JP3897115 B2 JP 3897115B2 JP 2003194402 A JP2003194402 A JP 2003194402A JP 2003194402 A JP2003194402 A JP 2003194402A JP 3897115 B2 JP3897115 B2 JP 3897115B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- semiconductor element
- resist layer
- resin
- circuit portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Description
【０００１】
【発明の属する技術分野】
本発明は、基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法に関する。なお、本発明において、半導体素子とは光半導体素子を含む意味で用いる。
【０００２】
【従来の技術】
従来、半導体素子表面を透明な樹脂で直接封止する方法としては、感光性の透明樹脂を用い、フォトマスクを使用し、透明樹脂を感光させることにより封止している。この方法では、感光性樹脂として、通常、アクリル変性したシリコーン樹脂組成物や、光カチオン重合を利用したシリコーン樹脂組成物などが一般に利用されている。この種の材料は透明であるが、アクリル変性の場合は耐熱性が悪く、長期間高温下や紫外線照射下で使用した場合、容易に変色する問題があった。また、光カチオン重合を利用する場合、光照射でカチオンが発生する触媒はイオン性不純物が多く、かつアルミニウムなどの電極を容易に腐食するものがほとんどで、半導体素子の封止には問題がある。
【０００３】
一方、熱硬化性や室温硬化性のシリコーン樹脂組成物は、高純度でかつ耐熱性も良好な材料であり、また透明性や接着性も良好なことから、従来より広く半導体素子の封止に使用されている。しかしながら、この種の材料を紫外線等の光を用いて直接描画することで所定の部分のみを封止することはできず、この方法において、この種の材料は全く使用されていなかった。
【０００４】
なお、この発明に関連する先行技術文献としては、下記のものがある。
【非特許文献１】
エポキシ樹脂ハンドブック第４７７〜４８４頁（日刊工業新聞社）
【０００５】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みなされたもので、耐熱性、透明性及び接着性に優れた有機樹脂封止材を基板上の回路部分に選択的に直接描画封止することができる半導体素子の封止方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者は、上記目的を達成するために鋭意検討を行った結果、基板上に形成された回路部分を樹脂封止する場合、基板表面にレジスト材料を塗布してレジスト層を形成し、これを選択的に露光、現像して、樹脂封止すべき回路部分に対応するレジスト層のみを除去し、次いで該回路部分に樹脂封止材を塗布、硬化させ、更に残存レジスト層を除去することにより、回路部分のみが樹脂封止材にて封止され、従って今まで使用できなかった耐熱性、透明性及び接着性に優れる硬化性の有機樹脂封止材を用いて半導体素子表面を封止できることを知見した。
【０００７】
即ち、この方法を用いることにより、数十μｍレベルでの封止が可能となり、また封止材として、透明性や接着性の良好なシリコーン樹脂組成物やエポキシ樹脂組成物等の硬化性有機樹脂組成物が使用できることから、長期にＵＶＬＥＤ、青色ＬＥＤなどの光素子を封止しても透過率の低下がほとんどないものが得られることを知見し、本発明をなすに至った。
【０００８】
従って、本発明は、下記の半導体素子の封止方法を提供する。
［Ｉ］基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にポジ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光して、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。
［ＩＩ］基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にネガ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光せずに、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。
［ＩＩＩ］半導体素子が複数の回路と電極とが形成されたものであり、上記工程（４）を行った後、樹脂封止した各回路部分を個別細片化するように基板を切断することを特徴とする［Ｉ］又は［ＩＩ］記載の半導体素子の封止方法。
［ＩＶ］樹脂封止材が、無機蛍光体及び／又は光散乱剤を含有することを特徴とする［Ｉ］〜［ＩＩＩ］のいずれかに記載の半導体素子の封止方法。
［Ｖ］樹脂封止材が、透明であることを特徴とする［Ｉ］〜［ＩＶ］のいずれかに記載の半導体素子の封止方法。
［ＶＩ］半導体素子がＬＥＤ光デバイスであることを特徴とする［Ｉ］〜［Ｖ］のいずれかに記載の半導体素子の封止方法。
【０００９】
【発明の実施の形態及び実施例】
以下、本発明について詳細に説明する。
本発明の半導体素子（光半導体素子を含む）の封止方法は、先ず、１又は複数の回路とこれに連絡する電極とが表面に形成された基板の該表面上にレジスト材料を塗布し、レジスト層を形成する（工程１）。
この場合、レジスト材料としては、ポジ型でもネガ型でもよく、公知のものが使用され、例えばアルカリ可溶性ノボラック樹脂と感光剤としてナフトキノンジアジドスルホニルクロライド等のキノンジアジド類とを含むｉ線、ｇ線等用のレジスト材料、或いは化学増幅型レジスト材料が用いられる。この場合、レジスト材料としては、市販品を使用してもよい。更に、本発明において、半導体素子（光半導体素子を含む）としては、ＵＶＬＥＤ、青色ＬＥＤ、可視光ＬＥＤ、ＩＲＬＥＤ、レーザーＬＥＤ等が挙げられる。なお、基板としては、シリコン、ガリウムヒ素、ガリウムアルミニウムヒ素、チン化ガリウム、サファイア等が挙げられる。
【００１０】
上記基板表面に、上記レジスト材料を塗布する際、レジスト材料は、通常、膜厚として５〜１００μｍ、特に１０〜５０μｍ程度の厚みで塗布することが好ましい。膜厚が５μｍ未満では有機樹脂封止材を十分な厚みをもって半導体素子に被覆、封止し得ない場合があり、十分な信頼性が確保できないおそれがある。また、１００μｍを超える厚みを得ようとしても、現状では適切なレジスト材料が市販されていない。
【００１１】
レジスト材料の塗布方法としては、スピンコート法、スクリーン印刷法等が挙げられる。
レジスト材料の塗布後は、これを乾燥し、更に必要により６０〜２００℃で１０秒〜１０分間程度のプリベークを行うことができる。
【００１２】
次いで、樹脂封止すべき回路部分のレジスト層のみが現像液で除去されるように、フォトマスクを使用してレジスト層を選択的に露光し、現像を行う（工程２）。
【００１３】
この場合、ポジ型レジスト材料では、封止材で封止すべき部分のみを感光させ、一方ネガ型レジスト材料では、封止材で封止すべきでない部分のみを感光させる。なお、本発明においては、封止する部分の大きさに合わせ、光遮蔽部の大きさを調整すれば、どのようなものでも封止することができる。光遮蔽部の間隔は、最終工程で素子を切断する場合であれば、この際に必要な幅が確保できればよい。
【００１４】
露光する場合の波長は、レジスト材料の種類に応じて適宜選定されるが、一般に、波長４００ｎｍ以下で、紫外線、遠紫外線、エキシマレーザー、Ｘ線、電子線等が挙げられ、通常ｉ線、ｇ線やＫｒＦ、ＡｒＦ等のエキシマレーザーなどを使用し、公知の方法で露光することができる。
【００１５】
光照射後、必要に応じ４０〜１５０℃で１０秒〜５分間程度のポストエクスポージャーベークを行い、現像するが、現像液としては、ポジ型レジスト材料の場合であれば、露光部分のみを溶解し、非露光部分は溶解させない現像液が、ネガ型レジスト材料であれば、露光部分は溶解させず、非露光部分のみを溶解させる現像液が用いられ、公知の現像液が使用される。例えば、現像液として、０．１〜５％のテトラメチルアンモニウムヒドロキサイド溶液等の公知のアルカリ現像液を使用することができる。なお、現像方法及び条件としては、公知の方法、条件を採用し得る。
【００１６】
次に、上記工程（２）により、レジスト層が選択的に現像、除去されて外部に露呈した樹脂封止すべき回路部分に有機樹脂封止材を塗布し、この封止材を硬化させる（工程３）。
【００１７】
本発明で使用する有機樹脂封止材としては、特に限定されるものでないが、硬化性有機樹脂組成物を用いることが好ましい。硬化性有機樹脂組成物としては、シリコーン樹脂組成物やエポキシ樹脂組成物などを代表的な材料として例示することができる。
【００１８】
シリコーン樹脂組成物としては、ビニル基含有オルガノポリシロキサンとヒドロシリル基を含有するオルガノポリシロキサンを白金触媒で反応させることによって硬化させることができる熱硬化型（付加反応硬化型）のものや、シラノール基やアルコキシ基を好ましくは分子鎖末端に含有するオルガノポリシロキサンを縮合触媒存在下、縮合反応によって硬化する室温硬化型のもの等を使用することが好ましい。
【００１９】
エポキシ樹脂組成物としては、いかなるものでも使用できるが、エポキシ樹脂と硬化剤として酸無水物を用いたエポキシ樹脂組成物や、自己重合性エポキシ樹脂を単独重合させたものが、硬化後の透明性を維持できる点から望ましいものである。
【００２０】
ＬＥＤなどの光デバイスを封止する場合は、硬化性有機樹脂組成物の硬化物が透明であるものを用いることが好ましく、特に３５０ｎｍ以上の波長で透明性を示す硬化性シリコーン樹脂組成物や、脂環式のエポキシ樹脂を酸無水物で硬化させた透明なエポキシ樹脂組成物等から選択することが好ましい。
【００２１】
これらの硬化性有機樹脂組成物には、膨張係数を調整するためにシリカなどの無機質充填剤や、光デバイスにおいては、光を散乱させるための光散乱剤、ＬＥＤなどのデバイスの封止には、無機蛍光体などを本発明の目的を損なわない範囲で添加することができる。
【００２２】
硬化性有機樹脂組成物の塗布方法としては、スピンコート法、印刷法等が挙げられる。なお、このような組成物の塗布は、上記半導体素子部分のみに行うことが好ましい。この場合、スピンコート法を用いると、封止材は上記レジスト層が除去されて凹形状となった半導体素子部分に入り込む一方、残存レジスト層上の封止材は、実際上、スピン力で吹き飛ばされて残存レジスト層上に残らないものである。
【００２３】
なお、硬化性有機樹脂組成物を塗布する際に、塗布量が最適化されておらず、レジスト層上に硬化性有機樹脂組成物が多量に残存したまま硬化した場合、次工程で残存レジスト層を除去した場合、該レジスト層上の硬化樹脂が残り、レジスト層のみが除去されて、その部分が空洞となってしまうことがある。そのため、硬化性有機樹脂組成物の塗布量は、レジスト層と同じ膜厚となるように調整することが望ましく、特にスピンコート時には、使用する硬化性有機樹脂組成物の粘度にあわせた最適な回転数を選択することが望ましい。
【００２４】
硬化性有機樹脂組成物の硬化方法及び硬化条件としては、用いる硬化性有機樹脂組成物により異なるが、加熱硬化型の場合、６０〜２００℃の温度で硬化させることができ、また室温硬化型の場合、２０〜６０℃の温度で硬化させることができる。
【００２５】
硬化性有機樹脂組成物を硬化させた後、半導体素子基板に残存する未反応のレジスト層を溶剤を用いて除去する（工程４）。ここで使用する溶剤は、回路部分を封止する硬化樹脂層を溶解せず、残存レジスト層を溶解可能なものであれば、いずれの溶剤でもよく、具体的には、メタノール、イソプロピルアルコール、アセトン等が用いられる。
【００２６】
レジスト層除去後、接着力向上、硬化物性向上の点から半導体素子基板を乾燥させることが好ましい。乾燥条件としては、８０〜２００℃、特に１００〜１８０℃で、３０分〜４時間、特に３０分〜２時間とすることができる。
【００２７】
以上のようにして、例えば図１４に示すように、必要部分を有機樹脂封止材７にて封止された基板１を得ることができる。
【００２８】
本発明においては、複数の回路と電極が設置され、各回路が上記のように樹脂封止されている場合において、このようにして得られた樹脂封止半導体素子基板を切断、例えば、ダイシングテープに樹脂封止半導体素子基板を貼り付けてダイシングソーを用い、有機樹脂封止材で封止されていない部分を切断し、各回路部分を互いに切り離すことにより、個別細片化された封止デバイスを得ることができる。
【００２９】
本発明の方法により得られた封止デバイスは、ダイボンド剤を用いてパッケージに搭載することができる。搭載後、金線で半導体素子の電極とパッケージ間を接続し、場合によっては、このパッケージに他の樹脂をポッティングしたり、セラミックス等の蓋をパッケージに接着剤等で貼り付けることにより、半導体装置を得ることができる。
【００３０】
また、半導体素子がＬＥＤのような光デバイスの場合は、透明なガラスの蓋を接着剤で接着させることや、透明性を有するシリコーン樹脂、或いはエポキシ樹脂等の樹脂でポッティングすることにより、パッケージを完成させることができる。
【００３１】
更に、ＬＥＤや光発光素子を内在するような封止デバイスをフリップチップ方式で基板上に実装する場合は、該封止デバイスを個別細片化した後、或いは細片化前に半田ボールなどの接続端子を半導体素子や半導体素子基板上の電極につけ、その後、該封止デバイスを光・電子複合基板等の有機基板やパッケージに半田ボールを介して接続することにより、光を透過する樹脂で封止した半導体素子を簡単に実装することができる。
【００３２】
このように、本発明によれば、光・電子複合基板上に搭載可能な光半導体デバイスを容易に封止することができる。
また、本発明によれば、白色光を得るために、予め蛍光体や光散乱材を含有した有機樹脂組成物を用いてＬＥＤを封止することができ、容易にＬＥＤを組み立てることができる。
【００３３】
本発明によれば、従来不可能であった熱や縮合反応で硬化するシリコーン樹脂組成物などの有機樹脂封止材を用い、ウエハレベルで半導体素子部分のみを高精度に封止保護することが可能となる。
【００３４】
以下、実施例を図面に基づいてより具体的に説明する。図１〜７は、本発明の半導体素子の封止方法を示すものである。
【００３５】
まず、図１は、本発明に用いられる半導体素子基板の一例を示す概略断面図であり、基板１上に複数の電極２及び回路部３が形成されているものである。
【００３６】
図２に示すように、半導体基板１表面にポジ型レジスト材料（ＳＩＰＲ−９２７１信越化学（株）製）を、スピンコータを用い、回転数２０００ｒｐｍで塗布し、厚み２０μｍのレジスト層４を形成した。
【００３７】
図３に示すように、この基板１上に、３ｍｍ×２ｍｍの光遮蔽部と光遮蔽部間の間隔（光透過部）とがそれぞれ０．５ｍｍのフォトマスク５を用い、光６を照射し、上記回路部３に対応する部分のみを露光した。この時の光波長は３６５ｎｍ、また照射時間は３０秒である。
【００３８】
なお、ここで使用した半導体素子基板は、回路部周辺部分に金線を接続する接続パッド部（電極）を有するものであり、有機樹脂封止材で封止する部分は、この接続パッドの存在しない部分であり、このためこの部分を光透過部としたフォトマスクを用いた。
【００３９】
光照射後、現像液（２．４％テトラメチルアンモニウムヒドロキサイド溶液）を用い、パドル法にて現像を行い、光照射部分のレジスト層のみを除去した。これにより、有機樹脂封止材を注型する部分のみが現像されてレジスト層が除去された半導体素子基板（図４）を作製した。
【００４０】
次に、図５に示すように、この半導体素子基板１をスピンコータにのせ、回転数２０００ｒｐｍで回転させながら熱硬化性の液状シリコーン樹脂組成物７を厚さ２０μｍとなるように塗布した。ここで使用した液状シリコーン樹脂組成物は、下記式
【化１】
で示されるポリシロキサン５０質量部に、ＳｉＯ2単位５０モル％、（ＣＨ3）3ＳｉＯ0.5単位４２．５モル％及び（ＣＨ2＝ＣＨ）（ＣＨ3）2ＳｉＯ0.5単位７．５モル％からなるレジン構造のビニルメチルシロキサン（ＶＭＱ）５０質量部、下記式
【化２】
で示されるオルガノハイドロジェンポリシロキサン１０質量部、及び塩化白金酸のオクチルアルコール変性溶液０．０５質量部からなり、よく撹拌したものを用いた。
【００４１】
液状シリコーン樹脂組成物を塗布後、１５０℃で１時間加熱してシリコーン樹脂組成物を硬化させた。
【００４２】
硬化後、半導体素子基板１をアセトン溶液に浸せきさせることで、残存していたレジストを溶解させた（図６）。アセトン洗浄後、有機樹脂封止材７で封止された半導体素子基板１を１５０℃で１時間乾燥させた。
【００４３】
半導体素子基板を乾燥後、ダイシングテープに基板を貼り付け、ダイシングソーを用い、有機樹脂で封止されていない部分を切断することにより、各回路部分及びこれに連絡する電極が個別細片化された封止デバイス８を得た（図７）。
【００４４】
ここで得られた個別細片化された封止デバイス８を、エポキシダイボンド剤９を用いて有機基板（パッケージ）１０上に搭載した（図８）。
【００４５】
搭載後、金線１１で封止デバイス８と有機基板１０間を接続した（図９）。この後、図１０に示すように、透明なガラス蓋１２を接着剤で接着させることにより、パッケージを完成させた。或いは、接続後、図１１に示すように、シリコーン樹脂でポッティングすることにより、パッケージを完成させた。
【００４６】
また、ＬＥＤ、光発光素子（レーザー等）を内在する封止デバイスを個別細片化した後、半田ボール１４を半導体素子基板上１の電極につけ（図１２）、その後、該封止デバイス８を光・電子複合基板１５に半田ボールを介して接続したところ、簡単に光６を透過する樹脂で封止した半導体素子を実装することができた（図１３）。なお、図１３において、１６は光導波路である。
【００４７】
【発明の効果】
本発明の封止方法によれば、従来不可能であった熱や縮合反応で硬化するシリコーン樹脂組成物などの耐熱性、透明性及び接着性に優れる有機樹脂封止材を用い、ウエハレベルで回路部分のみを高精度に封止保護することができる。
【００４８】
【図面の簡単な説明】
【図１】本発明の実施例に用いる半導体素子基板の概略断面図である。
【図２】本発明の実施例において、レジスト層を形成した半導体素子基板の概略断面図である。
【図３】本発明の実施例における光照射工程を示す概略断面図である。
【図４】本発明の実施例において、光照射によりレジストを除去した半導体素子基板の概略断面図である。
【図５】本発明の実施例において、有機樹脂封止材を形成した半導体素子基板の概略断面図である。
【図６】本発明の実施例において、レジスト層を除去した半導体素子基板の概略断面図である。
【図７】本発明の実施例において、切断により個別細片化した封止デバイスの概略断面図である。
【図８】本発明で得られた封止デバイスをパッケージにダイボンドした一例を示す概略断面図である。
【図９】本発明の封止デバイスを基板にワイヤボンドした一例を示す概略断面図である。
【図１０】上記封止デバイスをガラス蓋でシールした一例を示す概略断面図である。
【図１１】上記封止デバイスを樹脂によりポッティングした一例を示す概略断面図である。
【図１２】本発明で得られた封止デバイスにバンプを形成した一例を示す概略断面図である。
【図１３】バンプ形成封止デバイスを基板に搭載した一例を示す概略断面図である。
【図１４】有機樹脂封止材で封止した半導体素子基板の一例を示す平面図（Ａ）及び断面図（Ｂ）である。
【符号の説明】
１ 基板
２ 電極
３ 回路部
４ ポジ型レジスト層
５ フォトマスク
６ 光
７ 有機樹脂封止材
８ 封止デバイス
９ ダイボンド剤
１０ パッケージ
１１ 金線
１２ ガラス蓋
１３ 透明樹脂
１４ バンプ
１５ 光・電子複合基板
１６ 光導波路
【発明の属する技術分野】
本発明は、基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法に関する。なお、本発明において、半導体素子とは光半導体素子を含む意味で用いる。
【０００２】
【従来の技術】
従来、半導体素子表面を透明な樹脂で直接封止する方法としては、感光性の透明樹脂を用い、フォトマスクを使用し、透明樹脂を感光させることにより封止している。この方法では、感光性樹脂として、通常、アクリル変性したシリコーン樹脂組成物や、光カチオン重合を利用したシリコーン樹脂組成物などが一般に利用されている。この種の材料は透明であるが、アクリル変性の場合は耐熱性が悪く、長期間高温下や紫外線照射下で使用した場合、容易に変色する問題があった。また、光カチオン重合を利用する場合、光照射でカチオンが発生する触媒はイオン性不純物が多く、かつアルミニウムなどの電極を容易に腐食するものがほとんどで、半導体素子の封止には問題がある。
【０００３】
一方、熱硬化性や室温硬化性のシリコーン樹脂組成物は、高純度でかつ耐熱性も良好な材料であり、また透明性や接着性も良好なことから、従来より広く半導体素子の封止に使用されている。しかしながら、この種の材料を紫外線等の光を用いて直接描画することで所定の部分のみを封止することはできず、この方法において、この種の材料は全く使用されていなかった。
【０００４】
なお、この発明に関連する先行技術文献としては、下記のものがある。
【非特許文献１】
エポキシ樹脂ハンドブック第４７７〜４８４頁（日刊工業新聞社）
【０００５】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みなされたもので、耐熱性、透明性及び接着性に優れた有機樹脂封止材を基板上の回路部分に選択的に直接描画封止することができる半導体素子の封止方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者は、上記目的を達成するために鋭意検討を行った結果、基板上に形成された回路部分を樹脂封止する場合、基板表面にレジスト材料を塗布してレジスト層を形成し、これを選択的に露光、現像して、樹脂封止すべき回路部分に対応するレジスト層のみを除去し、次いで該回路部分に樹脂封止材を塗布、硬化させ、更に残存レジスト層を除去することにより、回路部分のみが樹脂封止材にて封止され、従って今まで使用できなかった耐熱性、透明性及び接着性に優れる硬化性の有機樹脂封止材を用いて半導体素子表面を封止できることを知見した。
【０００７】
即ち、この方法を用いることにより、数十μｍレベルでの封止が可能となり、また封止材として、透明性や接着性の良好なシリコーン樹脂組成物やエポキシ樹脂組成物等の硬化性有機樹脂組成物が使用できることから、長期にＵＶＬＥＤ、青色ＬＥＤなどの光素子を封止しても透過率の低下がほとんどないものが得られることを知見し、本発明をなすに至った。
【０００８】
従って、本発明は、下記の半導体素子の封止方法を提供する。
［Ｉ］基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にポジ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光して、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。
［ＩＩ］基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にネガ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光せずに、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。
［ＩＩＩ］半導体素子が複数の回路と電極とが形成されたものであり、上記工程（４）を行った後、樹脂封止した各回路部分を個別細片化するように基板を切断することを特徴とする［Ｉ］又は［ＩＩ］記載の半導体素子の封止方法。
［ＩＶ］樹脂封止材が、無機蛍光体及び／又は光散乱剤を含有することを特徴とする［Ｉ］〜［ＩＩＩ］のいずれかに記載の半導体素子の封止方法。
［Ｖ］樹脂封止材が、透明であることを特徴とする［Ｉ］〜［ＩＶ］のいずれかに記載の半導体素子の封止方法。
［ＶＩ］半導体素子がＬＥＤ光デバイスであることを特徴とする［Ｉ］〜［Ｖ］のいずれかに記載の半導体素子の封止方法。
【０００９】
【発明の実施の形態及び実施例】
以下、本発明について詳細に説明する。
本発明の半導体素子（光半導体素子を含む）の封止方法は、先ず、１又は複数の回路とこれに連絡する電極とが表面に形成された基板の該表面上にレジスト材料を塗布し、レジスト層を形成する（工程１）。
この場合、レジスト材料としては、ポジ型でもネガ型でもよく、公知のものが使用され、例えばアルカリ可溶性ノボラック樹脂と感光剤としてナフトキノンジアジドスルホニルクロライド等のキノンジアジド類とを含むｉ線、ｇ線等用のレジスト材料、或いは化学増幅型レジスト材料が用いられる。この場合、レジスト材料としては、市販品を使用してもよい。更に、本発明において、半導体素子（光半導体素子を含む）としては、ＵＶＬＥＤ、青色ＬＥＤ、可視光ＬＥＤ、ＩＲＬＥＤ、レーザーＬＥＤ等が挙げられる。なお、基板としては、シリコン、ガリウムヒ素、ガリウムアルミニウムヒ素、チン化ガリウム、サファイア等が挙げられる。
【００１０】
上記基板表面に、上記レジスト材料を塗布する際、レジスト材料は、通常、膜厚として５〜１００μｍ、特に１０〜５０μｍ程度の厚みで塗布することが好ましい。膜厚が５μｍ未満では有機樹脂封止材を十分な厚みをもって半導体素子に被覆、封止し得ない場合があり、十分な信頼性が確保できないおそれがある。また、１００μｍを超える厚みを得ようとしても、現状では適切なレジスト材料が市販されていない。
【００１１】
レジスト材料の塗布方法としては、スピンコート法、スクリーン印刷法等が挙げられる。
レジスト材料の塗布後は、これを乾燥し、更に必要により６０〜２００℃で１０秒〜１０分間程度のプリベークを行うことができる。
【００１２】
次いで、樹脂封止すべき回路部分のレジスト層のみが現像液で除去されるように、フォトマスクを使用してレジスト層を選択的に露光し、現像を行う（工程２）。
【００１３】
この場合、ポジ型レジスト材料では、封止材で封止すべき部分のみを感光させ、一方ネガ型レジスト材料では、封止材で封止すべきでない部分のみを感光させる。なお、本発明においては、封止する部分の大きさに合わせ、光遮蔽部の大きさを調整すれば、どのようなものでも封止することができる。光遮蔽部の間隔は、最終工程で素子を切断する場合であれば、この際に必要な幅が確保できればよい。
【００１４】
露光する場合の波長は、レジスト材料の種類に応じて適宜選定されるが、一般に、波長４００ｎｍ以下で、紫外線、遠紫外線、エキシマレーザー、Ｘ線、電子線等が挙げられ、通常ｉ線、ｇ線やＫｒＦ、ＡｒＦ等のエキシマレーザーなどを使用し、公知の方法で露光することができる。
【００１５】
光照射後、必要に応じ４０〜１５０℃で１０秒〜５分間程度のポストエクスポージャーベークを行い、現像するが、現像液としては、ポジ型レジスト材料の場合であれば、露光部分のみを溶解し、非露光部分は溶解させない現像液が、ネガ型レジスト材料であれば、露光部分は溶解させず、非露光部分のみを溶解させる現像液が用いられ、公知の現像液が使用される。例えば、現像液として、０．１〜５％のテトラメチルアンモニウムヒドロキサイド溶液等の公知のアルカリ現像液を使用することができる。なお、現像方法及び条件としては、公知の方法、条件を採用し得る。
【００１６】
次に、上記工程（２）により、レジスト層が選択的に現像、除去されて外部に露呈した樹脂封止すべき回路部分に有機樹脂封止材を塗布し、この封止材を硬化させる（工程３）。
【００１７】
本発明で使用する有機樹脂封止材としては、特に限定されるものでないが、硬化性有機樹脂組成物を用いることが好ましい。硬化性有機樹脂組成物としては、シリコーン樹脂組成物やエポキシ樹脂組成物などを代表的な材料として例示することができる。
【００１８】
シリコーン樹脂組成物としては、ビニル基含有オルガノポリシロキサンとヒドロシリル基を含有するオルガノポリシロキサンを白金触媒で反応させることによって硬化させることができる熱硬化型（付加反応硬化型）のものや、シラノール基やアルコキシ基を好ましくは分子鎖末端に含有するオルガノポリシロキサンを縮合触媒存在下、縮合反応によって硬化する室温硬化型のもの等を使用することが好ましい。
【００１９】
エポキシ樹脂組成物としては、いかなるものでも使用できるが、エポキシ樹脂と硬化剤として酸無水物を用いたエポキシ樹脂組成物や、自己重合性エポキシ樹脂を単独重合させたものが、硬化後の透明性を維持できる点から望ましいものである。
【００２０】
ＬＥＤなどの光デバイスを封止する場合は、硬化性有機樹脂組成物の硬化物が透明であるものを用いることが好ましく、特に３５０ｎｍ以上の波長で透明性を示す硬化性シリコーン樹脂組成物や、脂環式のエポキシ樹脂を酸無水物で硬化させた透明なエポキシ樹脂組成物等から選択することが好ましい。
【００２１】
これらの硬化性有機樹脂組成物には、膨張係数を調整するためにシリカなどの無機質充填剤や、光デバイスにおいては、光を散乱させるための光散乱剤、ＬＥＤなどのデバイスの封止には、無機蛍光体などを本発明の目的を損なわない範囲で添加することができる。
【００２２】
硬化性有機樹脂組成物の塗布方法としては、スピンコート法、印刷法等が挙げられる。なお、このような組成物の塗布は、上記半導体素子部分のみに行うことが好ましい。この場合、スピンコート法を用いると、封止材は上記レジスト層が除去されて凹形状となった半導体素子部分に入り込む一方、残存レジスト層上の封止材は、実際上、スピン力で吹き飛ばされて残存レジスト層上に残らないものである。
【００２３】
なお、硬化性有機樹脂組成物を塗布する際に、塗布量が最適化されておらず、レジスト層上に硬化性有機樹脂組成物が多量に残存したまま硬化した場合、次工程で残存レジスト層を除去した場合、該レジスト層上の硬化樹脂が残り、レジスト層のみが除去されて、その部分が空洞となってしまうことがある。そのため、硬化性有機樹脂組成物の塗布量は、レジスト層と同じ膜厚となるように調整することが望ましく、特にスピンコート時には、使用する硬化性有機樹脂組成物の粘度にあわせた最適な回転数を選択することが望ましい。
【００２４】
硬化性有機樹脂組成物の硬化方法及び硬化条件としては、用いる硬化性有機樹脂組成物により異なるが、加熱硬化型の場合、６０〜２００℃の温度で硬化させることができ、また室温硬化型の場合、２０〜６０℃の温度で硬化させることができる。
【００２５】
硬化性有機樹脂組成物を硬化させた後、半導体素子基板に残存する未反応のレジスト層を溶剤を用いて除去する（工程４）。ここで使用する溶剤は、回路部分を封止する硬化樹脂層を溶解せず、残存レジスト層を溶解可能なものであれば、いずれの溶剤でもよく、具体的には、メタノール、イソプロピルアルコール、アセトン等が用いられる。
【００２６】
レジスト層除去後、接着力向上、硬化物性向上の点から半導体素子基板を乾燥させることが好ましい。乾燥条件としては、８０〜２００℃、特に１００〜１８０℃で、３０分〜４時間、特に３０分〜２時間とすることができる。
【００２７】
以上のようにして、例えば図１４に示すように、必要部分を有機樹脂封止材７にて封止された基板１を得ることができる。
【００２８】
本発明においては、複数の回路と電極が設置され、各回路が上記のように樹脂封止されている場合において、このようにして得られた樹脂封止半導体素子基板を切断、例えば、ダイシングテープに樹脂封止半導体素子基板を貼り付けてダイシングソーを用い、有機樹脂封止材で封止されていない部分を切断し、各回路部分を互いに切り離すことにより、個別細片化された封止デバイスを得ることができる。
【００２９】
本発明の方法により得られた封止デバイスは、ダイボンド剤を用いてパッケージに搭載することができる。搭載後、金線で半導体素子の電極とパッケージ間を接続し、場合によっては、このパッケージに他の樹脂をポッティングしたり、セラミックス等の蓋をパッケージに接着剤等で貼り付けることにより、半導体装置を得ることができる。
【００３０】
また、半導体素子がＬＥＤのような光デバイスの場合は、透明なガラスの蓋を接着剤で接着させることや、透明性を有するシリコーン樹脂、或いはエポキシ樹脂等の樹脂でポッティングすることにより、パッケージを完成させることができる。
【００３１】
更に、ＬＥＤや光発光素子を内在するような封止デバイスをフリップチップ方式で基板上に実装する場合は、該封止デバイスを個別細片化した後、或いは細片化前に半田ボールなどの接続端子を半導体素子や半導体素子基板上の電極につけ、その後、該封止デバイスを光・電子複合基板等の有機基板やパッケージに半田ボールを介して接続することにより、光を透過する樹脂で封止した半導体素子を簡単に実装することができる。
【００３２】
このように、本発明によれば、光・電子複合基板上に搭載可能な光半導体デバイスを容易に封止することができる。
また、本発明によれば、白色光を得るために、予め蛍光体や光散乱材を含有した有機樹脂組成物を用いてＬＥＤを封止することができ、容易にＬＥＤを組み立てることができる。
【００３３】
本発明によれば、従来不可能であった熱や縮合反応で硬化するシリコーン樹脂組成物などの有機樹脂封止材を用い、ウエハレベルで半導体素子部分のみを高精度に封止保護することが可能となる。
【００３４】
以下、実施例を図面に基づいてより具体的に説明する。図１〜７は、本発明の半導体素子の封止方法を示すものである。
【００３５】
まず、図１は、本発明に用いられる半導体素子基板の一例を示す概略断面図であり、基板１上に複数の電極２及び回路部３が形成されているものである。
【００３６】
図２に示すように、半導体基板１表面にポジ型レジスト材料（ＳＩＰＲ−９２７１信越化学（株）製）を、スピンコータを用い、回転数２０００ｒｐｍで塗布し、厚み２０μｍのレジスト層４を形成した。
【００３７】
図３に示すように、この基板１上に、３ｍｍ×２ｍｍの光遮蔽部と光遮蔽部間の間隔（光透過部）とがそれぞれ０．５ｍｍのフォトマスク５を用い、光６を照射し、上記回路部３に対応する部分のみを露光した。この時の光波長は３６５ｎｍ、また照射時間は３０秒である。
【００３８】
なお、ここで使用した半導体素子基板は、回路部周辺部分に金線を接続する接続パッド部（電極）を有するものであり、有機樹脂封止材で封止する部分は、この接続パッドの存在しない部分であり、このためこの部分を光透過部としたフォトマスクを用いた。
【００３９】
光照射後、現像液（２．４％テトラメチルアンモニウムヒドロキサイド溶液）を用い、パドル法にて現像を行い、光照射部分のレジスト層のみを除去した。これにより、有機樹脂封止材を注型する部分のみが現像されてレジスト層が除去された半導体素子基板（図４）を作製した。
【００４０】
次に、図５に示すように、この半導体素子基板１をスピンコータにのせ、回転数２０００ｒｐｍで回転させながら熱硬化性の液状シリコーン樹脂組成物７を厚さ２０μｍとなるように塗布した。ここで使用した液状シリコーン樹脂組成物は、下記式
【化１】
【化２】
【００４１】
液状シリコーン樹脂組成物を塗布後、１５０℃で１時間加熱してシリコーン樹脂組成物を硬化させた。
【００４２】
硬化後、半導体素子基板１をアセトン溶液に浸せきさせることで、残存していたレジストを溶解させた（図６）。アセトン洗浄後、有機樹脂封止材７で封止された半導体素子基板１を１５０℃で１時間乾燥させた。
【００４３】
半導体素子基板を乾燥後、ダイシングテープに基板を貼り付け、ダイシングソーを用い、有機樹脂で封止されていない部分を切断することにより、各回路部分及びこれに連絡する電極が個別細片化された封止デバイス８を得た（図７）。
【００４４】
ここで得られた個別細片化された封止デバイス８を、エポキシダイボンド剤９を用いて有機基板（パッケージ）１０上に搭載した（図８）。
【００４５】
搭載後、金線１１で封止デバイス８と有機基板１０間を接続した（図９）。この後、図１０に示すように、透明なガラス蓋１２を接着剤で接着させることにより、パッケージを完成させた。或いは、接続後、図１１に示すように、シリコーン樹脂でポッティングすることにより、パッケージを完成させた。
【００４６】
また、ＬＥＤ、光発光素子（レーザー等）を内在する封止デバイスを個別細片化した後、半田ボール１４を半導体素子基板上１の電極につけ（図１２）、その後、該封止デバイス８を光・電子複合基板１５に半田ボールを介して接続したところ、簡単に光６を透過する樹脂で封止した半導体素子を実装することができた（図１３）。なお、図１３において、１６は光導波路である。
【００４７】
【発明の効果】
本発明の封止方法によれば、従来不可能であった熱や縮合反応で硬化するシリコーン樹脂組成物などの耐熱性、透明性及び接着性に優れる有機樹脂封止材を用い、ウエハレベルで回路部分のみを高精度に封止保護することができる。
【００４８】
【図面の簡単な説明】
【図１】本発明の実施例に用いる半導体素子基板の概略断面図である。
【図２】本発明の実施例において、レジスト層を形成した半導体素子基板の概略断面図である。
【図３】本発明の実施例における光照射工程を示す概略断面図である。
【図４】本発明の実施例において、光照射によりレジストを除去した半導体素子基板の概略断面図である。
【図５】本発明の実施例において、有機樹脂封止材を形成した半導体素子基板の概略断面図である。
【図６】本発明の実施例において、レジスト層を除去した半導体素子基板の概略断面図である。
【図７】本発明の実施例において、切断により個別細片化した封止デバイスの概略断面図である。
【図８】本発明で得られた封止デバイスをパッケージにダイボンドした一例を示す概略断面図である。
【図９】本発明の封止デバイスを基板にワイヤボンドした一例を示す概略断面図である。
【図１０】上記封止デバイスをガラス蓋でシールした一例を示す概略断面図である。
【図１１】上記封止デバイスを樹脂によりポッティングした一例を示す概略断面図である。
【図１２】本発明で得られた封止デバイスにバンプを形成した一例を示す概略断面図である。
【図１３】バンプ形成封止デバイスを基板に搭載した一例を示す概略断面図である。
【図１４】有機樹脂封止材で封止した半導体素子基板の一例を示す平面図（Ａ）及び断面図（Ｂ）である。
【符号の説明】
１ 基板
２ 電極
３ 回路部
４ ポジ型レジスト層
５ フォトマスク
６ 光
７ 有機樹脂封止材
８ 封止デバイス
９ ダイボンド剤
１０ パッケージ
１１ 金線
１２ ガラス蓋
１３ 透明樹脂
１４ バンプ
１５ 光・電子複合基板
１６ 光導波路
Claims (6)
- 基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にポジ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光して、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。 - 基板表面に１又は複数の回路と電極とを形成してなる半導体素子の上記回路部分を樹脂封止する方法において、
（１）上記回路及び電極が設置された基板表面にネガ型レジスト材料を５〜１００μｍの厚みで塗布し、レジスト層を形成する工程、
（２）樹脂封止すべき回路部分のレジスト層のみ露光せずに、回路部分が現像液で除去されるようにレジスト層を選択的に露光し、次いで現像を行う工程、
（３）レジスト層が選択的に現像、除去されて露呈した樹脂封止すべき回路部分に付加反応硬化型もしくは室温硬化型シリコーン樹脂組成物又はエポキシ樹脂組成物からなる樹脂封止材をレジスト層と同じ膜厚になるように塗布し、この封止材を硬化させる工程、
（４）上記回路部分を封止する硬化樹脂層を溶解させず、残存レジスト層を溶解可能な溶剤を用いて残存レジスト層を除去する工程
を備えたことを特徴とする半導体素子の封止方法。 - 半導体素子が複数の回路と電極とが形成されたものであり、上記工程（４）を行った後、樹脂封止した各回路部分を個別細片化するように基板を切断することを特徴とする請求項１又は２記載の半導体素子の封止方法。
- 樹脂封止材が、無機蛍光体及び／又は光散乱剤を含有することを特徴とする請求項１乃至３のいずれか１項記載の半導体素子の封止方法。
- 樹脂封止材が、透明であることを特徴とする請求項１乃至４のいずれか１項記載の半導体素子の封止方法。
- 半導体素子がＬＥＤ光デバイスであることを特徴とする請求項１乃至５のいずれか１項記載の半導体素子の封止方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194402A JP3897115B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体素子の封止方法 |
| US10/885,678 US7056772B2 (en) | 2003-07-09 | 2004-07-08 | Method for sealing semiconductor component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194402A JP3897115B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体素子の封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032872A JP2005032872A (ja) | 2005-02-03 |
| JP3897115B2 true JP3897115B2 (ja) | 2007-03-22 |
Family
ID=33562511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194402A Expired - Fee Related JP3897115B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体素子の封止方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7056772B2 (ja) |
| JP (1) | JP3897115B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417220B2 (en) * | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
| JP4676735B2 (ja) * | 2004-09-22 | 2011-04-27 | 東レ・ダウコーニング株式会社 | 光半導体装置の製造方法および光半導体装置 |
| FR2880029B1 (fr) * | 2004-12-23 | 2007-02-16 | Rhodia Chimie Sa | Composition silicone non jaunissante |
| TWI400817B (zh) * | 2005-04-08 | 2013-07-01 | Nichia Corp | 具有藉由網版印刷形成之矽酮樹脂層的發光裝置 |
| JP4954499B2 (ja) * | 2005-05-20 | 2012-06-13 | 信越化学工業株式会社 | Ｌｅｄ用シリコーン樹脂レンズ及びその製造方法 |
| WO2007103310A2 (en) * | 2006-03-07 | 2007-09-13 | Qd Vision, Inc. | An article including semiconductor nanocrystals |
| US8044412B2 (en) | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
| US20090260740A1 (en) * | 2006-01-25 | 2009-10-22 | Paul Teel | Drywall tape and mud dispenser |
| JP2007207921A (ja) * | 2006-01-31 | 2007-08-16 | Stanley Electric Co Ltd | 表面実装型光半導体デバイスの製造方法 |
| JP5268082B2 (ja) * | 2006-02-22 | 2013-08-21 | シチズン電子株式会社 | 光半導体装置 |
| JP4745138B2 (ja) * | 2006-06-06 | 2011-08-10 | 電気化学工業株式会社 | シリカ粉末の製造方法 |
| JP2008060542A (ja) * | 2006-08-03 | 2008-03-13 | Toyoda Gosei Co Ltd | 発光装置、発光装置の製造方法、及びこれを備えた光源装置 |
| US8502364B2 (en) * | 2006-08-22 | 2013-08-06 | Mitsubishi Chemical Corporation | Semiconductor device member, production method of semiconductor-device-member formation liquid and semiconductor device member, and semiconductor-device-member formation liquid, phosphor composition, semiconductor light-emitting device, lighting system and image display system using the same |
| JP2008218610A (ja) * | 2007-03-02 | 2008-09-18 | Citizen Electronics Co Ltd | 発光ダイオード |
| JP5321498B2 (ja) * | 2010-02-23 | 2013-10-23 | 信越化学工業株式会社 | 封止材パターンの形成方法 |
| US20120068218A1 (en) * | 2010-09-17 | 2012-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally efficient packaging for a photonic device |
| US9633883B2 (en) | 2015-03-20 | 2017-04-25 | Rohinni, LLC | Apparatus for transfer of semiconductor devices |
| JP2016183225A (ja) * | 2015-03-25 | 2016-10-20 | 京セラ株式会社 | 封止用液状透明樹脂組成物、ウエハレベルチップサイズパッケージ、及び半導体装置 |
| JP6637674B2 (ja) * | 2015-04-30 | 2020-01-29 | 信越化学工業株式会社 | プリント配線板、プリント配線板の製造方法、及び半導体装置 |
| WO2018061722A1 (ja) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | アンテナ内蔵モジュール及び通信装置 |
| US10141215B2 (en) | 2016-11-03 | 2018-11-27 | Rohinni, LLC | Compliant needle for direct transfer of semiconductor devices |
| US10504767B2 (en) | 2016-11-23 | 2019-12-10 | Rohinni, LLC | Direct transfer apparatus for a pattern array of semiconductor device die |
| US10297478B2 (en) | 2016-11-23 | 2019-05-21 | Rohinni, LLC | Method and apparatus for embedding semiconductor devices |
| US10471545B2 (en) | 2016-11-23 | 2019-11-12 | Rohinni, LLC | Top-side laser for direct transfer of semiconductor devices |
| US10062588B2 (en) | 2017-01-18 | 2018-08-28 | Rohinni, LLC | Flexible support substrate for transfer of semiconductor devices |
| WO2019022664A1 (en) * | 2017-07-25 | 2019-01-31 | Ams Sensors Singapore Pte. Ltd. | WAFER-LEVEL PROCESSES FOR THE MANUFACTURE OF UNIFORM MATERIAL LAYERS ON OPTOELECTRONIC MODULES |
| US10410905B1 (en) | 2018-05-12 | 2019-09-10 | Rohinni, LLC | Method and apparatus for direct transfer of multiple semiconductor devices |
| US11094571B2 (en) | 2018-09-28 | 2021-08-17 | Rohinni, LLC | Apparatus to increase transferspeed of semiconductor devices with micro-adjustment |
| US20220137230A1 (en) * | 2020-10-30 | 2022-05-05 | Waymo Llc | Light Detection and Ranging (Lidar) Devices Having Vertical-Cavity Surface-Emitting Laser (VCSEL) Emitters |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213756A3 (en) * | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
| KR20040099103A (ko) * | 2002-04-10 | 2004-11-26 | 소니 가부시끼 가이샤 | 액체 토출 헤드, 액체 토출 장치 및 액체 토출 헤드의제조 방법 |
-
2003
- 2003-07-09 JP JP2003194402A patent/JP3897115B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-08 US US10/885,678 patent/US7056772B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005032872A (ja) | 2005-02-03 |
| US7056772B2 (en) | 2006-06-06 |
| US20050009244A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897115B2 (ja) | 半導体素子の封止方法 | |
| JP2004530288A (ja) | 半導体パッケージおよびその調製方法 | |
| JP2007311707A (ja) | 紫外線発光素子パッケージ | |
| JPH0997888A (ja) | 光学装置およびその製造方法 | |
| KR900001656B1 (ko) | 패시베이션필름(passivation film)의 형성방법 | |
| JP6870724B2 (ja) | ネガ型感光性樹脂組成物、半導体装置および電子機器 | |
| JP2021096486A (ja) | ネガ型感光性樹脂組成物、及びそれを用いた半導体装置 | |
| JP2003297876A (ja) | 半導体パッケージの製造方法 | |
| TW540131B (en) | Mask sheet for assembly of semiconductor device and assembling method of semiconductor device | |
| JP2010062514A (ja) | 粘着性保護層を有する半導体ウェハ | |
| JP7259317B2 (ja) | ネガ型感光性樹脂組成物、それを用いた半導体装置および電子機器 | |
| CN113299565A (zh) | 一种芯片封装方法和芯片封装结构 | |
| CN109545809B (zh) | 一种半导体封装器件 | |
| JPH0227756A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2021047378A (ja) | 感光性樹脂組成物、電子デバイスの製造方法および電子デバイス | |
| EP0251347A1 (en) | Method of covering a device with a first layer of silicon nitride and with a second layer of a polyimide, and device covered by means of the method | |
| JP4639505B2 (ja) | 半導体装置 | |
| JP2022070387A (ja) | 中空半導体パッケージおよびその製造方法、ならびに中空半導体パッケージ用樹脂組成物セット | |
| KR0144290B1 (ko) | 마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈 | |
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| JP3468406B2 (ja) | 半導体装置の実装方法 | |
| KR20020063673A (ko) | 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 | |
| JP2003332494A (ja) | 半導体装置の製造方法 | |
| JPS61101056A (ja) | 半導体装置 | |
| JPH11116934A (ja) | デバイス中空パッケージ封止用紫外線硬化型接着剤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3897115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |