KR0144290B1 - 마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈 - Google Patents

마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈

Info

Publication number
KR0144290B1
KR0144290B1 KR1019940021784A KR19940021784A KR0144290B1 KR 0144290 B1 KR0144290 B1 KR 0144290B1 KR 1019940021784 A KR1019940021784 A KR 1019940021784A KR 19940021784 A KR19940021784 A KR 19940021784A KR 0144290 B1 KR0144290 B1 KR 0144290B1
Authority
KR
South Korea
Prior art keywords
chip
adhesive
integrated circuit
wafer
semiconductor integrated
Prior art date
Application number
KR1019940021784A
Other languages
English (en)
Other versions
KR950009894A (ko
Inventor
조재
Original Assignee
데이비드 엘. 해밀톤
내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 엘. 해밀톤, 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션 filed Critical 데이비드 엘. 해밀톤
Publication of KR950009894A publication Critical patent/KR950009894A/ko
Application granted granted Critical
Publication of KR0144290B1 publication Critical patent/KR0144290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 리드오버칩(lead-over-chip) 리드프레임에 장착하기 위한 반도체 집적회로칩의 제조방법에 있어서, 평균 분자량이 5,000-50,000인 접착제를 마이크로전자회로로 세부설계되는 실리콘웨이퍼의 표면에 2.54-127μm의 두께로 균일하게 코팅하고, 접착제의 소정의 일부를 제거하여 웨이퍼표면상의 본드패드를 노출시키고, 웨이퍼를 다이싱하여 개개의 반도체집적회로칩을 형성하고, 칩을 리드프레임에 전기적으로 접착에 의해 연결하고, 칩과 리드프레임을 폴리머밀폐제로 캡슐화하는 단계로 이루어지는 반도체집적회로칩의 제조방법에 관한 것이다.

Description

마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈
본 발명은 리드오버칩(lead-over-chip) 리드프레임에 장착하는 반도체집적회로칩의 제조방법 및 이 방법에 의해 제조되는 반도체칩 및 이 칩을 포함하는 캡슐화 반도체모듈에 관한 것이다.
마이크로 전자분야에서 사용하기 위한 반도체집적회로칩을 제조하는 전구물질은 직경이 약 50.8-203.2mm인 박형의 실리콘웨이퍼이다. 집적된 마이크로회로는 활성표면으로 정의되는 이 웨이퍼의 최소한 하나의 표면상에서 세부설계되고, 이 웨이퍼는 복수의 별개의 반도체칩으로 다이싱된다. 반도체칩은 메모리 에러 또는 부식을 초래할 수 있는 다른 환경오염물질 및 알파입자에 민감하고, 따라서 칩이 통상적으로 폴리머밀폐제(sealant)내에 캡슐화되거나 패키지화되어, 복합반도체 모듈로서 인도된다.
캡슐화 칩을 외부회로나 전원에 연결시키기 위하여, 캡슐화를 통해 연장되는 금속도체리드에 칩이 전기적으로 접착에 의해 부착된다. 금속도체리드는 복수의 금속리드를 제공하기 위하여 절단된 구리합금 또는 다른 적합한 합금의 리드프레임으로부터 제조된다. 이 기술분야에서 리드오버칩 또는 리드온칩(LOC)으로서 공지된 현행의 기술을 이용하여, 리드프레임이 집적회로칩의 활성표면상에 배설된다. 그것은 양면접착절연테이프를 사용하여 칩에 접착되고, 양면접착절연테이프는 전형적으로 3개의 층, 즉 칩과의 접촉을 위한 제1의 접착제층, 알파배리어로서 작용하는 중앙의 폴리머층, 도체리드와의 접촉을 위한 제2의 접착제층으로 구성된다. 이와 다른 구성으로서, 접착제는 단일층의 필름으로 될 수 있다.
전기접속을 위하여, 칩은 또한 칩의 활성표면상에 세부설계된 본드패드로부터 가늘은 와이어를 이용하여 금속도체에 와이어본드된다. 이 와이어본드는 칩을 리드프레임에 기계적으로 부착시키는 접착제테이프 또는 필름의 위치에 영향을 미친다. 테이프는 본드패드를 덮을 수 없지만, 동시에 본드패드로부터 도체까지 유도되는 와이어본드의 길이를 최소화하도록 가능한 한 밀접하여야 한다. 와이어의 길이를 최소화함으로써 캡슐화된 칩의 전기적 성능 및 신뢰도를 향상시킨다.
전형적으로 에폭시 또는 플라스틱밀폐제내에 전체 복합물을 캡슐화하는 것은 칩이 리드프레임에 와이어본드된 후에 행해지고, 따라서 와이어의 길이를 최소화함으로써 또한 캡슐화 공정중에 와이어를 파괴시킬 기회가 감소된다. 접착제필름 또는 테이프를 사용하는 것은 칩의 표면상에 기계적으로 위치시켜야 하는 것이므로, 반도체칩의 제조에 있어서 불리하게 될 수 있다.
본 발명은 반도체칩을 제조하는 종래의 방법을 향상시킨 것으로서, 실리콘웨이퍼의 활성표면상에서 직접 칩을 리드도체에 결합시키기 위하여 접착제를 적층하고, 포토리소그래피기술에 의해 접착제의 일부를 에칭에 의해 제거하여 본드패드를 노출시킨 후, 웨이퍼를 칩으로 다이싱한다. 알파배리어로서 작용하기에 충분하고, 칩을 도체리드에 결합시키기에 충분한 두께로 접착제를 가한다. 이 방법은 칩에 접착테이프를 사용 및 가할 필요를 없앤다. 그 결과로서 계면이 적어지고, 리드를 칩에 결합시키기 위한 접착제테이프의 기계적인 위치선정이 문제로 작용하지 않기 때문에, 반도체칩상의 본드패드 근방에 도체리드를 위치시키는데 있어서 정확도가 더욱 향상된다.
다른 실시예에 있어서, 본 발명은 활성표면상에 2.54-127μm의 두께의 양으로 적층되는 폴리이미드접착제층을 가지는 반도체집적회로칩에 있어서, 폴리이미드가 알파배리어로서, 또한 칩을 리드도체에 결합시키는 접착제로서 작용하는 것을 특징으로 하는 반도체집적회로칩을 제공한다. 또 다른 실시에에 있어서, 본 발명은 캡슐화 반도체칩을 제공한다.
칩을 리드프레임에 결합시키는 접착제는 수십 μm 이하의 두께로 균일한 코팅을 가하기 위하여 임의의 종래기술에 의해 웨이퍼의 활성표면에 초기에 가한다. 적합한 기술로서는 스피온(spin - on)코팅, 롤코팅 및 스프레이코팅이 있고, 바람직한 기술은 스핀온코팅이고, 바람직한 두께는 25.4μm의 범위이다.
칩을 리드프레임에 부착시키기 위한 열적요구사항 및 접착요구사항을 충족시키고, 선택적 적층 또는 선택적 제거에 의해 패턴화될 수 있는 임의의 접착제가 본 방법에 사용될 수 있다. 적합한 접착제의 예는 이 기술분야에서 공지된 것으로서, 에폭시, 폴리이미드, 아크릴산 및 실리콘이 있으나, 성능, 단가 및 이온 순도에 따른 이유로 인해, 바람직한 접착제는 폴리이미드이다. 폴리이미드는 폴리아미드산(polyamic acid)으로서의 그 전구물질형태로 가하고, 경화되면 폴리이미드로 된다. 적합한 폴리아미드산은 방향족 이무수물과 방향족 디아민의 응축생성물이다. 이에 사용하기 위한 폴리아미드산 조성물 및 제조방법은 예를 들면 미합중국 특허 제3,179,614호 및 제3,179,634호의 문헌에 기재되어 있으며, 상기 문헌들은 본 발명에서 참조한다.
원하는 폴리아미드산을 고형물함량이 20-50%의 범위이고, 작업가능한 점도가 100-30,000 센티포이즈의 범위에서 적합한 유기용제내에 용해시킨다. 특정의 마이크로전자분야의 사용을 위한 폴리아미드산과 용제의 특정의 선택은 이 기술 분야에 숙련된 자의 전문기술의 범위내이다. 선택되는 폴리아미드산은 바람직하게는 평균 분자량이 5,000-50,000의 범위로 되고, 이것은 이 기술분야에서 현재 사용되고 있는 것보다 상당히 낮은 범위이고, 이로 인해 작업가능한 점도를 가지면서 고형물량을 보다 높게 사용할 수 있다. 저분자량과 높은 고형물함량의 조합에 의해 폴리아미드산의 막두께를 2.54-127μm로 후막으로서 적층할 수 있고, 인가 및 접착에 바람직한 범위는 12.7-38.1μm이다. 이 범위의 두께로 하면 칩이 리드프레임에 충분히 접착되고, 칩이 오염으로부터 충분히 보호된다.
많은 용도에 있어서, 접착제를 가하기 전에 웨이퍼에 접착조촉매를 가하는 것이 바람직하게 될 수 있다. 접착조촉매가 사용되는 경우에는, 이것은 사용된 접착제에 대하여 접착을 촉진시키기 위한 양으로 선택 및 사용되며, 이들 물질과 양은 이 기술분야에서 공지되어 있다. 폴리아미드산에 대한 적합한 접착조촉매는 아미노실란이다.
다음에, 접착제가 적층된 웨이퍼를 건조시켜서 용제를 제거하여 비점성의 표면을 제공한다. 건조시간 및 온도는 접착제층 및 용제의 두께와 사용된 조성물의 조성에 따라서 다양하다. 전형적인 건조과정은 저온에서 짧은 시간동안, 예를들면 약 50℃에서 10-15분동안 초기건조한 후, 약 90℃에서 30분 이상 추가건조시킨다. 25.4μm 이상의 두꺼운 필름에 대하여는, 90℃ 이상의 온도에서 45-60분 동안 건조시킬 필요가 있다. 고온플레이트건조보다 오븐건조가 바람직하고, 상황에 따라서는 고온플레이트건조가 허용가능하게 되는 경우도 있다.
접착제는 웨이퍼의 전체표면에 가하고, 다음에 접착제의 일부를 제거하여 금속도체에 유도될 와이어를 위한 본드패드를 노출시켜야 한다. 이 기술분야에서의 종래의 지식으로는 접착제층이 두꺼울 때에는 포토리소그래피가 바람직한 기술이 아니었으나, 표준포토리소그래피기술이 제거방법으로서 바람직하다. 이 기술을 피하게 된 이유는 접착제층이 두꺼울수록 제거를 하기가 어렵다는 사실에 있으나, 두꺼운 필름이 보다 얇은 필름만큼 미세하게는 패턴화될 수 없어도, 이 분야에 있어서는 미세한 패터닝이 한정적으로 임계적인 것은 아니라는 것을 알 수 있다.
포토리소그래피기술은 이 기술분야에서 공지되어 있으며, 다음에 간략하게 설명한다. 종래의 포토레지스트재료를 적층된 접착제의 표면에 스피온(spin - on)시키거나 다른 수단에 의해 가한다. 칩의 활성표면상의 본드패드의 위치에 맞는 포지티브 또는 네가티브패턴을 가지는 포토그래픽형판으로 이 형판을 본드패드와 공간적으로 정렬시킴으로써 표면을 마스킹한다. 다음에, 웨이퍼를 선택된 포토레지스트에 대한 적합한 파장에서, 통상적으로 UV 방사로 광에 노출시키고, 특정의 포토레지스트에 대한 현상액(現像液) 시스템으로 처리함으로써 포토레지스트 현상한다.
포지티브작용 포토레지스트재료가 사용되면, 현상액에서 UV 방사에 노출됨으로써 노출되지 않은 포토레지스트보다 더 가용성으로 된다. 포지티브작용 포토레지스트가 바람직하고, 그 이유는 하층에 위치하는 접착제층도 현상액에 대해 가용성이 되도록 현상액을 선택할 수 있고, 이에 따라서 결합패드를 노출시키기 위하여 포토레지스트와 접착제층 모두가 한 단계에서 제거될 수 있기 때문이다.
이 기술분야에 숙련된 사람은 이해할 수 있는 바와 같이, 네가티브작용 포토레지스트가 사용되면, 노출된 재료가 노출되지 않은 재료보다 덜 가용성으로 된다. 형판 마스크는 포지티브 또는 네가티브작용 포토레지스트와 일치시키기 위하여 칩회로의 포지티브 또는 네가티브패턴으로서 설계된다.
나머지 노출되지 않은 포토레지스트는 이 기술분야에 공지된 임의의 적절한 포토레지스트 스트리핑기술에 의해 제거된다. 포토레지스트와 폴리아미드산의 패터닝 후, 그리고 잔류 포토레지스트의 제거 후에, 남아 있는 폴리아미드산을 열경화시켜서 원하는 폴리이미드를 생성시킨다. 이 경화단계는 폴리아미드산 결합을 안정된 링폐쇄 이미드형태로 탈수 및 변환시키기에 충분한 조건하에서, 통상적으로 200-400℃로 0.20-16시간동안 행해진다.
접착제를 적층하여 패터닝한 후에 웨이퍼를 칩으로 다이싱한다. 코팅된 다이를 열(200-350℃) 및 압력(50-1000 psi)을 가하면서 도전리드프레임에 접착에 의해 부착시키고, 와이어본드에 의해 전기접속시킨다. 다음에, 조립체를 예를 들면 인젝션몰딩에 의해 몰딩화합물에 캡슐화한다. 예를 들면 에폭시몰딩과 같은 적합한 몰딩화합물이 이 기술분야에서 공지되어 있고, 몰딩화합물의 선택 및 캡슐화를 위한 조건은 이 기술분야에 숙련된 자의 전문기술의 범위내이다.
다음에, 본 발명의 실시예에 대하여 상세히 설명한다.
폴리아미드산 제조
BTDA/APB : 3,3' , 4,4' - 벤조페논 테트라카르복실산 이무수물(198.2g)과 178.4g 1,3-비스(3-아미노페녹시)벤젠을 600ml N-메틸 피롤로디논에서 45℃로 6시간동안 응축시켰다. 생성물을 먼지가 없는 환경에서 표준 0.5μ 테플론필터막을 통해 여과시켜서 25,000 cps 용액을 얻었다.
SDA/APB : 비스-[1,3-이소벤조푸란디온]-5,5' -티오비스(4,1-페닐렌옥시)(261.0g)와 148.8g 1,3-비스(3-아미노페녹시)벤젠 및 2.2g 4-히드록시 아닐린을 N-메틸 피롤리디논에서 45℃로 6시간동안 응축시켰다. 생성물을 22,000 cps 용액으로서 0.5μ 여과후에 분리시켰다.
지점도 BTDA/APB : BTDA/APB 폴리아미드산 용액(100ml)을 18ml의 미리 여과된 시클로펜타논으로 희석시켜서 13,000 cps 용액을 얻었다.
예1 : 활성의 4메가비트 DRAM(Dynamic Random Access Memory) 회로를 포함하는, 직경이 152.4mm이고 두께가 279.4μm인 실리콘웨이퍼의 활성표면상에 BTDA/APB 폴리아미드산 용액을 코팅하였다. 표준스핀코팅기술을 이용하여 약 70μ의 습윤막을 적층하였다. 강제통풍 오븐에서 웨이퍼를 90℃ 에서 30분동안 건소시켜서 반건조된 61μ 두께의 막을 얻었다. 호흐스트-셀라니즈(Hoechst-Celanese) AZ-4620 포지티브작용 포토레지스트를 스핀코팅에 의해 가하고 고온플레이트상에서 90℃로 1-1/2 분동안 건조시켰다.
다음에, 얻어진 6μ 포토레지스트막을 제조업자의 추천 조건(25밀리와트/cm2, 45ch)을 이용하여 표준 글라스포토마스크를 통해 콜루메이티드 고압수은광원에 노출하였다. 마스크를 설계 및 정렬하여 사이즈가 101.6-2,032μm의 범위로서, 활성회로의 본드패드상에 위치되는 다양한 정사각형 및 직사각형 바이어스(vias)를 조사(照射)하였다.
노출된 웨이퍼를 25℃에서 호흐스트-셀라니즈 AZ 327 MIF 현상액에 넣고, 약 30초동안 약하게 교반하였다. 웨이퍼를 제거하고, 탈이온화수로 15초동안 즉시 헹구었다. 이 현상/헹굼사이클을 5회 반복하였다. 마지막 물로 헹구는 것은 30초로 연장하였다. 가압된 질소기류에서 실온으로 웨이퍼를 건조시킨 후에, 강제통풍오븐에 120℃로 2시간동안 넣어두었다. 웨이퍼를 모두 오븐에서 꺼낸 후에, 전술한 UV 방사에 45초동안 노출시켰다. 물과 1 : 1 로 희석된 호흐스트 셀라니즈 AZ 400 K 현상액에 웨이퍼를 넣음으로써 나머지 포토레지스트를 모두 제거하였다. 1분동안 약하게 교반한 후, 꺼내서 탈이온수로 30초동안 헹구었다. 가압질소기류를 이용하여 과잉의 물을 제거하고, 나머지 패턴화된 막을 강제통풍 오븐에서 다음의 조건하에서 경화시켰다.
5℃/분으로 실온 → 100℃
30분 유지
5℃/분으로 100℃ → 180℃
30분 유지
5℃/분으로 180℃ → 3000℃
120분 유지
5℃/분으로 300℃ → 350℃
15분 유지
-7℃/분으로 350℃ → 실온
코팅된 웨이퍼를 다이싱하여 패턴화된 40μ 두께의 접착제가 코팅된 5,588μm X 10,668μm 다이를 얻었다.
칩과 리드프레임을 290℃ 로 유지되는 고온플레이트상에서 짧게 가열함으로써 합금 42 LOC 형 리드프레임에 얻어진 다이를 부착하였다. 미리 가열된 칩을 가열된 리드프레임상에 접착제측이 아래로 향하게 놓고, 3kg의 압력을 4초동안 가하였다. 고온플레이트에서 전체 조립체를 꺼내어 실온으로 냉각시켰다.
이 때, 표준다이전단접착시험(2,032μm X 2,032μm 견본)에 의해 다이가 파괴될 때(10-15kg)까지의 전단력은 접착실패를 야기시키지 않는다는 결과를 얻었다.
다음에, 표준와이어본드기술을 이용하여 리드프레임핑거를 다이본드패드에 먼저 연결한 후, 전체 복합물을 에폭시베이스몰드 화합물로 캡슐화함으로써 표준 플라스틱 패키지를 제조하였다.
예 2 : 저점도 BTDA/APB 폴리아미드산 용액을 사용하여 예 1의 공정을 행하였다. 스핀코팅상태를 조정하여 초기건조후의 막두께를 14μ로 하였다. 이 경우에는 2개의 현상/헹굼사이클만을 이용하였다. 경화 후의 최종의 막두께는 10μ이었다. 다이부착은 310℃, 0.5kg 압력에서 행하였다. 다이전단시험(20.32μm x 20.32μm 견본)의 결과, 10-15kg 에서 다이가 파괴되었다.
예 3 : SDA/APB 폴리아미드산 용액을 사용하여 152.4mm의 비어 있는 회로화되지 않은 웨이퍼상에서 예 1의 공정을 행하였다. 와이어본드 및 캡슐화단계를 행하지 않았다. 초기건조후의 막두께는 47μ이고, 최종경화 후에는 35μ 이었다. 3kg의 압력 및 220℃-340℃의 온도범위에서 다이부착을 행하였다. 표 1은 얻어진 다이전단강도(2,032μm X 2,032μm 견본)를 나타낸다.

Claims (6)

  1. 리드오버칩(lead-over-chip) 리드프레임에 장착하기 위한 반도체 집적회로칩의 제조방법에 있어서, 평균 분자량이 5,000-50,000인 접착제를 마이크로전자회로로 세부설계되는 실리콘웨이퍼의 표면에 2.54-127μm의 두께로 균일하게 코팅하고, 접착제의 소정의 일부를 제거하여 웨이퍼표면상의 본드패드를 노출시키고, 웨이퍼를 다이싱하여 개개의 반도체집적회로칩을 형성하고, 칩을 리드프레임에 전기적으로 접착에 의해 연결하고, 칩과 리드프레임을 폴리머밀폐제로 캡슐화하는 단계로 이루어지는 반도체 집적회로칩의 제조방법.
  2. 제 1항에 있어서, 접착제는 실리콘웨이퍼상에서 스핀되는 반도체집적회로칩의 제조방법.
  3. 제 1항에 있어서, 접착제는 폴리아미드산으로서 가하고, 경화에 의해 폴리이미드로 변환되는 반도체집적회로칩의 제조방법.
  4. 제 1항에 있어서, 접착제의 소정의 일부는 포토리소그래피기술에 의해 제거되는 반도체집적회로의 칩의 제조방법.
  5. 평균 분자량이 5,000-50,000인 접착제를 마이크로전자회로로 세부설계되는 실리콘웨이퍼의 표면에 2.54-127μm의 두께로 균일하게 코팅하고, 접착제의 소정의 일부를 제거하여 웨이퍼표면상의 본드패드를 노출시키고, 웨이퍼를 다이싱하여 개개의 반도체집적회로칩을 형성하는 단계로 이루어지는 방법에 의해 제조되는 반도체집적회로칩.
  6. 평균 분자량이 5,000-50,000인 접착제를 마이크로전자회로로 세부설계되는 실리콘웨이퍼의 표면에 2.54-127μm의 두께로 균일하게 코팅하고, 접착제의 소정의 일부를 제거하여 웨이퍼표면상의 본드패드를 노출시키고, 웨이퍼를 다이싱하여 개개의 반도체집적회로칩을 형성하고, 칩을 리드프레임에 전기적으로 접착에 의해 연결하고, 칩과 리드프레임을 폴리머밀폐제로 캡슐화하는 단계로 이루어지느 방법에 의해 제조되는 캡슐화 반도체모듈.
KR1019940021784A 1993-09-28 1994-08-31 마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈 KR0144290B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12753893A 1993-09-28 1993-09-28
US08/127,538 1993-09-28
US8/127,538 1993-09-28

Publications (2)

Publication Number Publication Date
KR950009894A KR950009894A (ko) 1995-04-26
KR0144290B1 true KR0144290B1 (ko) 1998-08-17

Family

ID=22430635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021784A KR0144290B1 (ko) 1993-09-28 1994-08-31 마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈

Country Status (5)

Country Link
EP (1) EP0645813A3 (ko)
JP (1) JP2551737B2 (ko)
KR (1) KR0144290B1 (ko)
CN (1) CN1108810A (ko)
TW (1) TW263611B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101597C (zh) * 1996-11-08 2003-02-12 三星电子株式会社 片上引线式半导体芯片封装及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH02146758A (ja) * 1988-11-28 1990-06-05 Nec Corp 樹脂封止型半導体装置
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
US5112942A (en) * 1990-09-26 1992-05-12 Ethyl Corporation Polymide compositions
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JPH05129469A (ja) * 1991-10-31 1993-05-25 Nec Corp 樹脂封止型半導体装置
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Also Published As

Publication number Publication date
EP0645813A3 (en) 1996-03-13
CN1108810A (zh) 1995-09-20
JPH07153790A (ja) 1995-06-16
JP2551737B2 (ja) 1996-11-06
TW263611B (ko) 1995-11-21
EP0645813A2 (en) 1995-03-29
KR950009894A (ko) 1995-04-26

Similar Documents

Publication Publication Date Title
US6657245B2 (en) Resin-encapsulated semiconductor apparatus and process for its fabrication
JP5732815B2 (ja) 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
JP5353064B2 (ja) 感光性接着剤組成物、これを用いて得られる接着フィルム、接着シート、接着剤パターン、及び半導体装置
WO2010024295A1 (ja) 感光性接着剤組成物、フィルム状感光性接着剤、接着剤パターン、接着剤付き半導体ウェハ、半導体装置、及び電子部品
KR20120024723A (ko) 감광성 접착제, 및 그것을 이용한 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼 및 반도체 장치
JP2014220509A (ja) 半導体装置及びその製造方法
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5526783B2 (ja) 半導体装置及び半導体装置の製造方法
US6084311A (en) Method and apparatus for reducing resin bleed during the formation of a semiconductor device
KR20110055683A (ko) 반도체장치 및 그 제조방법
JPH10270611A (ja) 樹脂封止型半導体装置およびその製造方法
KR0144290B1 (ko) 마이크로전자칩에의 접착제의 사용방법 및 이 방법에 의한 반도체집적회로칩 및 캡슐화 반도체모듈
US6717242B2 (en) Semiconductor device and process for fabrication thereof
JPS59127843A (ja) 半導体装置の製造方法
TW398049B (en) The supporting substrate for chip assembly; the semiconductor device and its manufacturing method
JP2009141008A (ja) 半導体装置及びその製造方法、並びに、感光性接着フィルム
JP2002256236A (ja) 接着シート、半導体装置の製造方法および半導体装置
JP3779579B2 (ja) 樹脂封止型半導体装置の製造方法
JP2748610B2 (ja) 半導体装置
JPS60247949A (ja) 半導体装置およびその製造方法
JP2006191128A (ja) 樹脂封止型半導体装置
JPH0263144A (ja) 樹脂封止型半導体装置
JP2006140533A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090826

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee