DE102008002532A1 - Verfahren zur Herstellung einer elektronischen Baugruppe - Google Patents

Verfahren zur Herstellung einer elektronischen Baugruppe Download PDF

Info

Publication number
DE102008002532A1
DE102008002532A1 DE102008002532A DE102008002532A DE102008002532A1 DE 102008002532 A1 DE102008002532 A1 DE 102008002532A1 DE 102008002532 A DE102008002532 A DE 102008002532A DE 102008002532 A DE102008002532 A DE 102008002532A DE 102008002532 A1 DE102008002532 A1 DE 102008002532A1
Authority
DE
Germany
Prior art keywords
electronic component
conductive
layer
electronic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008002532A
Other languages
English (en)
Inventor
Ulrich Schaaf
Andreas Kugler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102008002532A priority Critical patent/DE102008002532A1/de
Priority to JP2011513971A priority patent/JP2011524645A/ja
Priority to US12/999,834 priority patent/US8505198B2/en
Priority to PCT/EP2009/056286 priority patent/WO2009153129A2/de
Priority to CN200980132214.1A priority patent/CN102124560B/zh
Priority to EP09765709A priority patent/EP2289100A2/de
Publication of DE102008002532A1 publication Critical patent/DE102008002532A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement (9) sowie eine Leiterbahnstruktur (7), mit der das mindestens eine elektronische Bauelement (9) kontaktiert wird. Bei dem Verfahren wird in einem ersten Schritt eine leitfähige Folie (1) zum Ausbilden der Leiterbahnstruktur (7) strukturiert. In einem zweiten Schritt wird die Leiterbahnstruktur (7) mit dem mindestens einen elektronischen Bauelement (9) bestückt. In einem abschließenden Schritt wird eine weitere Folie auf die mit dem mindestens einen elektronischen Bauelement (9) bestückte leitfähige Folie (1) auf der Seite, auf der die leitfähige Folie (1) mit dem mindestens einen elektronischen Bauelement (9) bestückt ist, auflaminiert.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement sowie eine Leiterbahnstruktur, mit der das mindestens eine elektronische Bauelement kontaktiert wird.
  • Elektronische Bauelemente, die zur Herstellung der elektronischen Baugruppe eingesetzt werden, sind zum Beispiel integrierte Schaltkreise (IC). Diese werden, zum Beispiel um sie zu verkapseln und die Flächennutzung auf dem elektronischen Schaltungsträger zu steigern, in ein Substrat aufgenommen. Hierdurch ist ein Schutz der elektronischen Bauelemente möglich. Aus US-B 6,512,182 ist es zum Beispiel bekannt, in ein Leiterplattensubstrat Aufnahmen einzufräsen, in die die elektronischen Bauelemente eingelegt werden. Nach dem Einlegen der elektronischen Bauelemente werden die Aufnahmen aufgefüllt, anschließend geglättet und überlaminiert. Durch das Einbetten der elektronischen Bauelemente lässt sich eine glatte Oberfläche der elektronischen Baugruppe erzielen.
  • Ein Nachteil dieser Baugruppe ist es, dass zunächst Aufnahmen in das Leiterplattensubstrat eingefräst werden, in die die elektronischen Bauelemente eingesetzt werden. Eine exakte Positionierung der elektronischen Bauelemente ist auf diese Weise nur schwer möglich.
  • Ein Verfahren zur Herstellung einer elektrischen Schaltung, die elektrische Bauelemente aufweist, die mechanisch durch eine Vergussmasse miteinander verbunden sind, ist aus DE-A 10 2005 003 125 bekannt. Auf mindestens einer Seite der Vergussmasse ist mindestens eine Schicht Leiterbahnen vorgesehen, die die Bauelemente elektrisch miteinander verbindet. Zur Herstellung der Schaltung werden die Bauelemente auf einer Trägerfolie aufgebracht und anschließend mit einer Vergussmasse umgossen. Daran anschließend wird die Trägerfolie entfernt und auf der Seite, auf der die Bauelemente mit der Trägerfolie verbunden waren, werden ein oder mehrere Schichten von Leiterbahnen aufgebracht, die die Bauelemente elektrisch miteinander verbinden. Um eine funktionsfähige Verschaltung der elekt rischen Schaltung zu erzielen ist es hierbei jedoch erforderlich, dass die Trägerfolie rückstandsfrei entfernt werden muss.
  • Weitere Nachteile der aus dem Stand der Technik bekannten elektronischen Baugruppen sind deren vergleichsweise große Dicke aufgrund des eingesetzten Leiterplattensubstrates. Zudem sind die nach dem Stand der Technik hergestellten elektronischen Baugruppen starr und nicht verformbar. Wenn die elektronische Baugruppe zum Beispiel in einem Kleidungsstück eingesetzt werden soll, beispielsweise als Sender, um von Lawinen verschüttete Personen aufzufinden oder auch als Diebstahlschutz, ist es gewünscht, flexible elektronische Baugruppen einzusetzen, die sich einer Bewegung des Kleidungsstückes anpassen können.
  • Offenbarung der Erfindung
  • Vorteile der Erfindung
  • Ein erfindungsgemäßes Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement sowie eine Leiterbahnstruktur, mit der das mindestens eine elektronische Bauelement kontaktiert wird, umfasst folgende Schritte:
    • (a) Strukturieren einer leitfähigen Folie zum Ausbilden der Leiterbahnstruktur,
    • (b) Bestücken der Leiterbahnstruktur mit dem mindestens einen elektronischen Bauelement,
    • (c) Auflaminieren einer weiteren Folie auf die mit dem mindestens einen elektronischen Bauelement bestückte leitfähige Folie auf der Seite, auf der die leitfähige Folie mit dem mindestens einen elektronischen Bauelement bestückt ist.
  • Durch das Auflaminieren der Folie auf die mit dem mindestens einen elektronischen Bauelements bestückte leitfähige Folie auf der Seite, auf der die leitfähige Folie mit dem mindestens einen elektronischen Bauelement bestückt ist, wird das Bauelement komplett gekapselt. Hierdurch lässt sich eine hohe Zuverlässigkeit insbesondere von empfindlichen Bauelementen erzielen.
  • Bauelemente, mit denen die Leiterbahnstruktur bestückt wird, sind zum Beispiel integrierte Schaltkreise (IC), Batterien, Solarmodule oder andere, dem Fachmann bekannte elektronische Bauteile, die üblicherweise zur Herstellung von elektronischen Baugruppen eingesetzt werden. Durch das Strukturieren der leitfähigen Folie, die mit dem mindestens einen elekt ronischen Bauelement bestückt wird und das anschließende Auflaminieren einer weiteren Folie wird ein flexibler Verbund erzielt. Zudem können bei Einsatz einer Folie zum Beispiel aus einem thermoplastischen Material verformbare Baugruppen hergestellt werden. Die thermoplastische Folie ist dabei zum Beispiel die auf die leitfähige Folie auflaminierte weitere Folie oder es wird eine verformbare, beispielsweise thermoplastische Folie als Trägerfolie, die mit der leitfähigen Folie verbunden ist, eingesetzt.
  • In einer Ausführungsform ist die weitere Folie, die auf die mit dem mindestens einen elektronischen Bauelement bestückte leitfähige Folie auflaminiert wird, ebenfalls eine leitfähige Folie, die mit mindestens einem elektronischen Bauteil bestückt ist. Das Auflaminieren erfolgt dabei vorzugsweise derart, dass die elektronische Bauteile der beiden Folien zueinander weisen, so dass die leitfähigen Folien sich an der Außenseite des Schichtverbundes befinden. Auf diese Weise lässt sich die Flächennutzung deutlich steigern. Um zu vermeiden, dass durch das Auflaminieren der weiteren Folie auf die leitfähige Folie unerwünschte elektrische Verbindungen entstehen, ist es bevorzugt, zwischen die zwei leitfähigen Folien eine Schicht aus einem dielektrischen Material einzubringen. Bevorzugt ist die Schicht, die zwischen die zwei leitfähigen Folien eingebracht wird eine Kunststoffschicht. Als Kunststoff wird zum Beispiel ein Thermoplast eingesetzt. Es ist jedoch auch möglich, jeden beliebigen anderen Kunststoff zu verwenden. Die Schicht, die zwischen die zwei leitfähigen Folien eingebracht wird, wird vorzugsweise verwendet, um die Bauteile zu fixieren und die Kontaktierung sicherzustellen.
  • Um die Kunststoffschicht zwischen die zwei leitfähigen Folien einzubringen, ist es zum Beispiel möglich, auf die leitfähige Folie vor dem Bestücken mit dem mindestens einen elektronischen Bauelement eine Kunststoffbeschichtung aufzubringen. Die Kunststoffbeschichtung kann dabei vor oder nach dem Strukturieren der Folie zum Ausbilden der Leiterbahnstruktur aufgebracht werden. Das Aufbringen der Kunststoffbeschichtung vor dem Strukturieren der leitfähigen Folie hat den Vorteil, dass durch die Kunststoffschicht eine durchgängige Unterlage erhalten bleibt, auf der die Metallschicht strukturiert wird. Hierdurch kann nicht durch beispielsweise unachtsame Handhabung ein Verschieben oder Abknicken von einzelnen Leiterbahnen erfolgen. Im Unterschied dazu ist es notwendig, wenn die leitfähige Folie nicht mit einer Kunststoffschicht versehen ist, die leitfähige Folie auf einen Träger zu belassen, wobei die strukturiere Folie dann so sorgfältig zu handhaben ist, dass ein Verschieben oder Abknicken der einzelnen Leiterbahnen der Struktur nicht erfolgt.
  • Alternativ ist es jedoch zum Beispiel auch möglich, dass die Kunststoffschicht erst nach dem Bestücken der leitfähigen Folie auf der Seite auf die Folie aufgebracht wird, auf der das mindestens eine elektronische Bauteil positioniert ist. Weiterhin ist es auch möglich, dass nach dem Bestücken der leitfähigen Folie eine weitere Kunststoffschicht auf die Folie aufgebracht wird. Dabei kann die Kunststoffbeschichtung, die vor dem Bestücken der leitfähigen Folie aufgebracht wurde, auf der Seite angeordnet sein, auf der die Folie mit den elektronischen Bauelementen bestückt wurde oder auf der den Bauteilen abgewandten Seite der Folie.
  • Wenn die weitere Folie, die auf die mit dem mindestens einen elektronischen Bauelement bestückte leitfähige Folie auflaminierte Folie ebenfalls eine leitfähige Folie ist, so können in einer Ausführungsform für eine Verbindung der aus den leitfähigen Folien strukturierten Leiterbahnstrukturen Durchkontaktierungen eingebracht werden. Das Einbringen der Durchkontaktierungen kann zum Beispiel dadurch erfolgen, dass Bohrungen ausgebildet werden und diese anschließend metallisiert werden. Alternativ ist es auch möglich, dass die Durchkontaktierungen zum Beispiel durch einen Tiefziehprozess hergestellt werden, bei dem die obere Lage der leitfähigen Folie über einen Dorn durch das Dielektrikum gedrückt wird, bis dieses die untere leitfähige Folie kontaktiert.
  • Um zu vermeiden, dass unerwünschte Kontakte an der leitfähigen Folie erfolgen, die zum Beispiel zu einer Fehlfunktion der elektronischen Baugruppe führen, ist es bevorzugt, dass auf mindestens einer der nach außen weisenden Seiten der elektronischen Baugruppe eine Isolationsschicht aufgebracht wird. Die Isolationsschicht ist üblicherweise aus einem dielektrischen Material gefertigt. Besonders bevorzugt als Isolationsschicht eignen sich Kunststoffe. Insbesondere, wenn die elektronische Baugruppe verformt werden soll, ist es vorteilhaft, wenn die Isolationsschicht aus einem thermoplastischen Material gefertigt wird.
  • Neben der Verwendung von thermoplastischen Kunststoffen oder duroplastischen Kunststoffen ist es alternativ auch möglich, zum Beispiel Elastomere oder dehnbare Silikone für das Dielektrikum und gegebenenfalls die mindestens eine Isolationsschicht einzusetzen. Durch den Einsatz von Elastomeren oder dehnbaren Silikonen können in Verbindung mit geeignet gestalteten Leiterbahnstrukturen elektronische Schaltungen erzeugt werden, die in allen Raumrichtungen flexibel sind. Insbesondere lassen sich solche elektronischen Baugruppen zum Beispiel auch dehnen. Bei plastisch verformbaren Materialien ist für eine Dehnung oder Umkrummung im Allgemeinen eine Umformkraft aufzuwenden und gegebenenfalls die elektronische Baugruppe zu erwärmen.
  • In einer Ausführungsform der Erfindung werden mindestens zwei elektronische Baugruppen miteinander zu einem Schichtverbund verbunden. Durch den Schichtverbund können auch mehr als nur zwei Schichten der mit elektronischen Bauelementen bestückten Leiterbahn strukturen miteinander verbunden werden. Die einzelnen Schichten können dabei durch Durchkontaktierungen miteinander elektrisch kontaktiert werden.
  • Wenn ein Schichtverbund aus mehr als zwei Schichten hergestellt werden soll, so ist es auch möglich, dass eine elektrisch leitfähige Folie an ihrer Oberseite und an ihrer Unterseite jeweils mit mindestens einem elektronischen Bauelement bestückt wird. In diesem Fall werden weitere Folien sowohl an der Oberseite als auch an der Unterseite der elektrisch leitfähigen Folie auflaminiert.
  • Weiterhin ist es möglich, zum Beispiel auch mehrere beidseitig mit jeweils mindestens einem elektronischen Bauelement bestückte Folien zu einem Schichtverbund miteinander zu verbinden. In diesem Fall wird jeweils zwischen zwei Folien ein Dielektrikum eingebracht. Das Dielektrikum ist wie zuvor bereits erwähnt zum Beispiel ein Kunststoff oder ein Silikon.
  • Um eine verbesserte Verkapselung des elektronischen Bauelementes zu erzielen, ist es bevorzugt, das elektronische Bauelement zusätzlich mit einer Formmasse zu umschließen. Durch das Umschließen des Bauelementes mit einer Formmasse kann zum Beispiel eine zusätzliche Stabilisierung des elektronischen Bauelementes und der Kontaktierung erzielt werden, so dass dieses beispielsweise bei einer Biegung der elektronischen Baugruppe nicht bricht.
  • In einer Ausführungsform wird die elektronische Baugruppe in einem abschließenden Schritt zu einem Formteil umgeformt. Das Umformen kann zum Beispiel durch Tiefziehen oder andere Umformverfahren erfolgen. Ein Umformen ist insbesondere dann möglich, wenn als Dielektrikum ein umformbares Material eingesetzt wird. Um zu vermeiden, dass elektronische Bauelemente, mit denen die Folie bestückt ist, bei dem Umformvorgang beschädigt werden, ist es einerseits möglich, die Bestückung zu gestalten, dass an Biegestellen oder Knickstellen des Formteiles keine elektronischen Bauelemente aufgebracht sind. Alternativ ist es jedoch zum Beispiel auch möglich, flexible elektronische Bauteile einzusetzen, die beispielsweise gebogen werden können.
  • Durch das erfindungsgemäße Verfahren ist es möglich, kostengünstig durch den Einsatz von Prozessen auf vielen Modulen gleichzeitig und eine Reel-to-Reel-Fertigung eine kostengünstige Verdrahtung und Verkapselung zu erzielen. Weiterhin ist es möglich, die elektronische Baugruppe beispielsweise als Standard-Bauteil weiter zu verarbeiten. Die Ankontaktierung der elektronischen Bauelemente bei dem erfindungsgemäßen Verfahren erfolgt gleichzeitig mit der Montage. Dies macht weniger Prozessschritte erforderlich als bei den aus dem Stand der Technik bekannten Verfahren.
  • Ein weiterer Vorteil ist es, dass auch kostengünstige Kunststoffe als Dielektrikum eingesetzt werden. Derartige Kunststoffe sind dem Fachmann zum Beispiel von RFIDs bekannt. Diese Kunststoffe können insbesondere bei Anwendungen im niedrigen Temperaturbereich eingesetzt werden.
  • Insbesondere durch den Einsatz von flexibler Elektronik können durch das erfindungsgemäße Verfahren vollständig flexible und verformbare Schaltungen hergestellt werden. Wenn plastisch verformbare Schaltungsträger eingesetzt werden, kann die elektronische Baugruppe, die in einem abschließenden Schritt zu einem Formteil umgeformt wird, zum Beispiel auch als ein Gehäuseteil eingesetzt werden. Die Gehäuseteile können zum Beispiel durch Kleben oder Prägen mit dem eigentlichen Gehäuse verbunden und bei Bedarf kontaktiert werden.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen
  • 1 bis 7 Schritte eines Verfahrens zur Herstellung einer elektronischen Baugruppe,
  • 8 eine erfindungsgemäß hergestellte elektronische Baugruppe.
  • Ausführungsformen der Erfindung
  • In den 1 bis 7 sind einzelne Verfahrensschritte zur Herstellung eines erfindungsgemäß ausgebildeten elektronischen Bauteils dargestellt.
  • In einem ersten Schritt, der in 1 dargestellt ist, wird eine elektrisch leitfähige Folie 1 zum Ausbilden einer Leiterbahnstruktur strukturiert. Die Strukturierung erfolgt dabei lediglich an einer elektrisch leitfähigen Schicht 3 der elektrisch leitfähigen Folie 1. In der hier dargestellten Ausführungsform ist die elektrisch leitfähige Schicht 3 auf einer elektrisch nicht leitfähigen Schicht 5 aufgebracht. Die elektrisch nicht leitfähige Schicht 5 dient dabei als Trägerschicht und wird nicht strukturiert. Die elektrisch nicht leitfähige Schicht 5 ist zum Beispiel eine Kunststoffschicht. Als elektrisch leitfähige Schicht 3 eignen sich insbe sondere Metalle, beispielsweise Kupfer oder Silber. Weiterhin eignen sich auch Gold, Palladium oder Schichtverbunde, beispielsweise NiPdAu. Die elektrisch nicht leitfähige Schicht 5 kann zum Beispiel durch Laminieren oder Rakeln auf die elektrisch leitfähige Schicht 3 aufgebracht werden. Das Aufbringen der elektrisch nicht leitfähigen Schicht 5 kann entweder nach dem Strukturieren der elektrisch leitfähigen Schicht 3 oder vor dem Strukturieren der elektrisch leitfähigen Schicht 3 erfolgen.
  • Alternativ ist es auch möglich, zum Beispiel eine elektrisch leitfähige Folie 1 einzusetzen, die nur eine elektrisch leitfähige Schicht 3 aufweist. In diesem Fall ist es jedoch erforderlich, die elektrisch leitfähige Folie 1, die nur die elektrisch leitfähige Schicht 3 aufweist, auf einem Trägermaterial aufzulegen, um zu vermeiden, dass nach dem Strukturieren der Leiterbahnstruktur 7 eine Verschiebung der einzelnen Leiterbahnen auftritt.
  • Nach dem Strukturieren der Leiterbahnstruktur aus der elektrisch leitfähigen Schicht 3 der elektrisch leitfähigen Folie 1 wird die elektrisch leitfähige Folie 1 mit elektronischen Bauelementen 9 bestückt. Das Bestücken der elektrisch leitfähigen Folie 1 erfolgt zum Beispiel in Flip-Chip-Technologie. Hierzu sind an den elektronischen Bauelementen 9 Kontaktpunkte 11 (Bumps) angebracht. Die Kontaktpunkte 11 werden durch die elektrisch nicht leitfähige Schicht hindurchgedrückt, so dass diese die Leiterbahnstruktur 7, die aus der elektrisch leitfähigen Schicht 3 strukturiert wurde, kontaktieren. Die elektrisch nicht leitfähige Schicht 5 kann hierbei gleichzeitig als Verbindungsmedium dienen. Hierzu ist es zum Beispiel möglich, als elektrisch nicht leitfähige Schicht 5 eine Klebstoffbeschichtung einzusetzen.
  • Die Verbindung der Kontaktpunkte 11 mit der Leiterbahnstruktur 7 erfolgt zum Beispiel durch einen Temperatur- und Druckprozess, beispielsweise so genanntes Heatsealen. Weiterhin geeignet ist auch ein NCA-Prozess (Non conductive adhesive). Alternativ ist es zum Beispiel auch möglich, die elektronischen Bauelemente 9 durch einen Lötprozess an die Leiterbahnstruktur 7 zu kontaktieren. Hierbei können zum Beispiel in der elektrisch nicht leitfähigen Schicht 5 enthaltene Säuren als Flussmittel für den Lötprozess dienen. Als Material für die elektrisch nicht leitfähige Schicht 5 eignet sich in diesem Fall zum Beispiel auch ein Epoxidharz.
  • Wenn die elektrisch leitfähige Folie 1 nur aus der elektrisch leitfähigen Schicht 3 besteht und keine elektrisch nicht leitfähige Schicht 5 vorgesehen ist, ist es möglich, die elektronischen Bauelemente 9 zunächst mit Kontaktpunkten 11 auf die Leiterbahnstruktur 7 aufzulöten und das elektronische Bauelement 9 anschließend mit einem Klebstoff zu unterfüllen. Alternativ ist auch das sogenannte ICA-Kleben (isotropic conductive adhesive) möglich.
  • Auf die gleiche Art wie in den 1 und 2 dargestellt, lässt sich optional zum Beispiel auch ein zweiter Trägerstreifen 13 herstellen. Der zweite Trägerstreifen 13 umfasst ebenfalls eine leitfähige Folie 1 mit einer elektrisch leitfähigen Schicht 3, aus der eine Leiterbahnstruktur 7 strukturiert wurde, und einer elektrisch nicht leitfähigen Schicht 5. Auf die elektrisch nicht leitfähige Schicht 5 ist in einer anderen Struktur mindestens ein elektronisches Bauelement 9 aufgebracht, das mit einem Kontaktpunkt 11 versehen ist. Der Kontaktpunkt 11 wird durch die elektrisch nicht leitfähige Schicht 5 hindurchgedrückt und kontaktiert das elektronische Bauelement 9 mit der Leiterbahnstruktur 7. Der so hergestellte erste Trägerstreifen 12 und zweite Trägerstreifen 13 können später zu einem Schichtverbund miteinander verbunden werden. Hierbei unterscheidet sich üblicherweise die Bestückung und Struktur der Leiterbahnen des ersten Trägerstreifens 12 und des zweiten Trägerstreifens 13. So ist es zum Beispiel auch möglich, dass nur einer der beiden Trägerstreifen 12, 13 mit dem mindestens einen elektronischen Bauelement 9 bestückt ist und der andere Trägerstreifen 13, 12 unbestückt ist.
  • Eine zusätzliche Stabilisierung der elektronischen Bauelemente 9 kann zum Beispiel dadurch erzielt werden, dass diese, wie in 4 dargestellt, von einer Formmasse 15 umschlossen werden. Das Umschließen der elektronischen Bauelemente 9 mit der Formmasse 15 ist jedoch nur erforderlich, wenn die elektronischen Bauelemente 9 sehr empfindlich sind oder zum Beispiel auch wenn der Trägerstreifen gebogen werden soll, ohne dass die elektronischen Bauelemente dabei verbogen werden. In diesem Fall dient die Formmasse 15 als zusätzliche mechanische Stabilisierung.
  • Der mit dem ersten Trägerstreifen 12 verbundene zweite Trägerstreifen 13 ist in 5 dargestellt. Hierbei sind der erste Trägerstreifen 12 und der zweite Trägerstreifen 13 derart miteinander verbunden, dass die elektrisch leitfähige Schicht 3 der beiden Trägerstreifen 12, 13 jeweils an der Außenseite liegt. Die elektrisch nicht leitfähige Schicht 5 des ersten Trägerstreifens 12 und des zweiten Trägerstreifens 13 bildet ein Dielektrikum, durch welches vermieden wird, dass die elektrisch leitfähigen Schichten 3, die die Leiterbahnstruktur 7 bilden, an unerwünschten Positionen miteinander kontaktiert werden. Um eine gleichmäßige Schichtdicke zu erzielen ist es möglich, zusätzlich zur elektrisch nicht leitfähigen Schicht 5, die bereits auf die elektrisch leitfähige Schicht 3 aufgetragen wurde, ein zusätzliches Dielektrikum einzubringen, das auch die elektronischen Bauelemente 9 umschließt. Die Verbindung der Trägerstreifen 12, 13 erfolgt durch ein übliches, dem Fachmann bekanntes Laminierverfahren.
  • Wenn zwei elektrisch leitfähige Folien 1 miteinander verbunden werden sollen, die jeweils keine elektrisch nicht leitfähige Schicht 5 aufweisen, so wird vor dem Auflaminieren des zweiten Trägerstreifens 13 auf den ersten Trägerstreifen 12 auf zumindest einen der beiden Trägerstreifen 12, 13 ein Dielektrikum aufgebracht. Als Dielektrikum eignet sich in diesem Fall zum Beispiel eine Kunststofffolie. In diesem Fall werden die beiden Trägerstreifen 12, 13 mit der dazwischen liegenden Kunststofffolie zusammenlaminiert.
  • Alternativ zu dem Auflaminieren des zweiten Trägerstreifens 13 auf den ersten Trägerstreifen 12 ist es auch möglich, zum Beispiel ein Dielektrikum auf den ersten Trägerstreifen 12 aufzulaminieren und nur eine leitfähige Schicht vorzusehen. Weiterhin ist es auch möglich, auch an der Außenseite der elektrisch leitfähigen Schicht 3 ein Dielektrikum aufzubringen und eine weitere elektrisch leitfähige Schicht aufzulaminieren. Hierbei kann zum Beispiel auch an der Oberseite und der Unterseite der elektrisch leitfähigen Schicht 3 je mindestens ein elektronisches Element 9 angeordnet sein. In diesem Fall ist es weiterhin bevorzugt, dass die elektrisch leitfähige Schicht 3 nach dem Strukturieren zur Leiterbahnstruktur 7 auch auf der zweiten Seite mit einer elektrisch nicht leitfähigen Schicht versehen wird.
  • Nach dem Auflaminieren des zweiten Trägerstreifens 13 auf den ersten Trägerstreifen 12 können die Leiterbahnstrukturen 7, die aus den elektrisch leitfähigen Schichten 3 strukturiert wurden, mit Durchkontaktierungen 17 miteinander verbunden werden. Die Durchkontaktierungen 17 lassen sich zum Beispiel durch Einbringen von Bohrungen in den Schaltungsträger und anschließendes Metallisieren der Bohrungen erzeugen. Alternativ ist es zum Beispiel auch möglich, dass beispielsweise die elektrisch leitfähige Schicht 3 eines der beiden Trägerstreifen 12, 13 über einen Dorn durch das Dielektrikum, das durch die elektrisch nicht leitfähige Schicht 5 gebildet wird, gedrückt wird, bis diese die zweite elektrisch leitfähige Schicht 3 kontaktiert.
  • Nach dem Verbinden des ersten Trägerstreifens 12 und mit dem zweiten Trägerstreifen 13 wird vorzugsweise an der Außenseite eine Isolationsschicht 19 aufgebracht. Durch die Isolationsschicht 19 wird vermieden, dass elektrisch leitfähige Teile nach außen hin freiliegen. Als Isolationsschicht 19 kann zum Beispiel eine Kunststofffolie auf den Schichtverbund aus dem ersten Trägerstreifen 12 und dem zweiten Trägerstreifen 13 aufgebracht werden. Alternativ ist es auch möglich, eine Kunststoffschicht durch ein beliebiges anderes Verfahren auf den Schichtverbund aufzubringen.
  • Wenn nur eine elektrisch leitfähige Schicht 3 umfasst ist, ist es ausreichend, auf der nach außen weisenden elektrisch leitfähigen Schicht 3 die Isolationsschicht 19 aufzubringen.
  • Die Isolationsschicht 19, die an der Außenseite des Schichtverbundes aufgebracht wird, kann optional strukturiert werden, um zum Beispiel Steckverbinder oder Kabel anbringen zu können. Hierdurch lässt sich die elektronische Baugruppe ankontaktieren.
  • Nach dem Aufbringen der Isolationsschicht 19 ist es weiterhin möglich, weitere Trägerstreifen aufzubringen, die jeweils elektrisch leitfähige Schichten 3 umfassen, die mit elektronischen Bauelementen 9 kontaktiert sind. Weiterhin ist es auch möglich, mehrere elektronische Baugruppen, wie sie in 7 dargestellt sind, miteinander zum Beispiel durch Laminieren zu verbinden.
  • Nach der Herstellung des Schichtverbundes, kann dieser in eine beliebige Form geprägt werden. Alternativ ist es auch möglich, zum Beispiel eine flexible folienartige Schaltung zu erzeugen. Dies ist in 8 dargestellt. Hierbei sind auf einer elektrisch leitfähigen Folie, die zu einer Leiterbahnstruktur 7 strukturiert wurde, elektronische Bauelemente 9 aufgebracht, die von der Formmasse 15 umschlossen sind, um sie vor Beschädigungen zu schützen. Anschließend ist ein Dielektrikum 21 auf die Schicht aufgebracht, um eine gleichmäßige Schichtdicke zu erzielen und eine weitere Kapselung der elektronischen Bauelemente 9. Als Material für das Dielektrikum 21 wird ein Werkstoff gewählt, der flexibel ist und eine Verformung des Schichtverbundes ermöglicht. Eine solche flexible folienartige Schaltung, kann zum Beispiel in Kleidungsstücken eingesetzt werden. Solche in Kleidung integrierte Elektronik eignet sich zum Beispiel in Skifahrerausrüstungen oder Bergsteigerausrüstungen, um zum Beispiel einen Träger eines solchen Kleidungsstückes, der möglicherweise von einer Lawine verschüttet wurde, aufzufinden. Alternativ kann die Elektronik zum Beispiel auch als Diebstahlschutz eingesetzt werden. Auch lassen sich zum Beispiel auf einer entsprechenden Schaltung Produktinformationen speichern.
  • Wenn die Schaltung nicht als flexible folienartige Schaltung eingesetzt wird, ist es zum Beispiel auch möglich, den Schichtverbund zu einem Formteil umzuformen. Dies erfolgt zum Beispiel durch Prägen des Schichtverbundes, wie er in 7 dargestellt ist. Hierdurch lässt sich beispielsweise ein Gehäuse mit integrierter Elektronik erzeugen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6512182 B [0002]
    • - DE 102005003125 A [0004]

Claims (13)

  1. Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement (9) sowie eine Leiterbahnstruktur (7), mit der das mindestens eine elektronische Bauelement (9) kontaktiert wird, folgende Schritte umfassend: (a) Strukturieren einer elektrisch leitfähigen Schicht (3) einer leitfähigen Folie (1) zum Ausbilden der Leiterbahnstruktur (7), (b) Bestücken der Leiterbahnstruktur (7) mit dem mindestens einen elektronischen Bauelement (9), (c) Auflaminieren einer weiteren Folie auf die mit dem mindestens einen elektronischen Bauelement (9) bestückte leitfähige Folie (1) auf der Seite, auf der die leitfähige Folie (1) mit dem mindestens einen elektronischen Bauelement (9) bestückt ist.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die weitere Folie ebenfalls eine leitfähige Folie (1) ist, die mit mindestens einem elektronischen Bauteil (9) bestückt ist.
  3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass zwischen die zwei leitfähigen Folien (1) ein Dielektrikum eingebracht ist.
  4. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, dass auf die leitfähige Folie (1) vor dem Bestücken mit dem mindestens einen elektronischen Bauelement (9) eine Beschichtung aus einem Dielektrikum aufgebracht wird, wobei die Beschichtung aus dem Dielektrikum vor oder nach dem Strukturieren der leitfähigen Schicht (3) der leitfähigen Folie (1) zum Ausbilden der Leiterbahnstruktur (7) aufgebracht werden kann.
  5. Verfahren gemäß Anspruch 3 oder 4, dadurch gekennzeichnet, dass das Dielektrikum nach dem Bestücken der leitfähigen Folie (1) auf der Seite auf die leitfähige Folie (1) aufgebracht wird, auf der das mindestens eine elektronische Bauteil (9) positioniert ist.
  6. Verfahren gemäß einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass das Dielektrikum eine Kunststoffschicht ist.
  7. Verfahren gemäß einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass für eine Verbindung der aus der leitfähigen Schicht (3) der leitfähigen Folien (1) strukturierten Leiterbahnstrukturen (7) Durchkontaktierungen (17) eingebracht werden.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass auf mindestens einer nach außen weisenden Seite der elektronischen Baugruppe eine Isolationsschicht (19) aufgebracht wird.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mindestens zwei elektronische Baugruppen miteinander zu einem Schichtverbund verbunden werden.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die elektrisch leitfähige Folie (1) an ihrer Oberseite und an ihrer Unterseite jeweils mit mindestens einem elektronischen Bauelement (9) bestückt wird.
  11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, dass mehrere beidseitig mit jeweils mindestens einem elektronischen Bauelement (9) bestückte leitfähige Folien (1) zu einem Schichtverbund miteinander verbunden werden, wobei jeweils zwischen zwei leitfähigen Folien (1) ein Dielektrikum eingebracht wird.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass mindestens ein elektronisches Bauelement (9), mit dem die leitfähige Folie (1) bestückt ist, von einer Formmasse (15) umschlossen wird.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die elektronische Baugruppe in einem abschließenden Schritt zu einem Formteil umgeformt wird.
DE102008002532A 2008-06-19 2008-06-19 Verfahren zur Herstellung einer elektronischen Baugruppe Withdrawn DE102008002532A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102008002532A DE102008002532A1 (de) 2008-06-19 2008-06-19 Verfahren zur Herstellung einer elektronischen Baugruppe
JP2011513971A JP2011524645A (ja) 2008-06-19 2009-05-25 電子モジュールを製造するための方法
US12/999,834 US8505198B2 (en) 2008-06-19 2009-05-25 Method for manufacturing an electronic assembly
PCT/EP2009/056286 WO2009153129A2 (de) 2008-06-19 2009-05-25 Verfahren zur herstellung einer elektronischen baugruppe
CN200980132214.1A CN102124560B (zh) 2008-06-19 2009-05-25 用于制造电子组件的方法
EP09765709A EP2289100A2 (de) 2008-06-19 2009-05-25 Verfahren zur herstellung einer elektronischen baugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008002532A DE102008002532A1 (de) 2008-06-19 2008-06-19 Verfahren zur Herstellung einer elektronischen Baugruppe

Publications (1)

Publication Number Publication Date
DE102008002532A1 true DE102008002532A1 (de) 2009-12-24

Family

ID=40905909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008002532A Withdrawn DE102008002532A1 (de) 2008-06-19 2008-06-19 Verfahren zur Herstellung einer elektronischen Baugruppe

Country Status (6)

Country Link
US (1) US8505198B2 (de)
EP (1) EP2289100A2 (de)
JP (1) JP2011524645A (de)
CN (1) CN102124560B (de)
DE (1) DE102008002532A1 (de)
WO (1) WO2009153129A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010014579A1 (de) * 2010-04-09 2011-10-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum Herstellen einer elektronischen Baugruppe
DE102017203381A1 (de) * 2017-03-02 2018-04-05 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und entsprechendes Herstellungsverfahren

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010030528A1 (de) * 2010-06-25 2011-12-29 Robert Bosch Gmbh Eingekapseltes Steuerungsmodul für ein Kraftfahrzeug
WO2018063198A1 (en) * 2016-09-28 2018-04-05 Aleksandar Aleksov Flexible packaging for a wearable electronic device
CN114946168B (zh) * 2020-01-24 2024-04-09 华为技术有限公司 用于电子设备的功能外壳结构
DE102021108701A1 (de) 2021-04-08 2022-10-13 Innome Gmbh Sensorbauteil und Verfahren zur Herstellung desselben

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type
DE19830540A1 (de) * 1998-07-08 2000-01-13 Siemens Ag Elektronischer Schaltungsträger
EP1050078B1 (de) * 1998-01-22 2002-04-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikrosystem und verfahren zum herstellen eines mikrosystems
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102006055576A1 (de) * 2006-11-21 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350194B (en) * 1994-11-30 1999-01-11 Mitsubishi Gas Chemical Co Metal-foil-clad composite ceramic board and process for the production thereof the invention relates to the metal-foil-clad composite ceramic board and process for the production
JP2000151057A (ja) 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP2005045228A (ja) * 2003-07-09 2005-02-17 Matsushita Electric Ind Co Ltd 光学情報記録媒体とその製造方法
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
TW200539246A (en) 2004-05-26 2005-12-01 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP5105736B2 (ja) * 2005-10-31 2012-12-26 株式会社東芝 プリント回路板、電子機器、およびプリント回路板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type
EP1050078B1 (de) * 1998-01-22 2002-04-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikrosystem und verfahren zum herstellen eines mikrosystems
DE19830540A1 (de) * 1998-07-08 2000-01-13 Siemens Ag Elektronischer Schaltungsträger
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102006055576A1 (de) * 2006-11-21 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010014579A1 (de) * 2010-04-09 2011-10-13 Würth Elektronik Rot am See GmbH & Co. KG Verfahren zum Herstellen einer elektronischen Baugruppe
DE102017203381A1 (de) * 2017-03-02 2018-04-05 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und entsprechendes Herstellungsverfahren

Also Published As

Publication number Publication date
US20110138620A1 (en) 2011-06-16
JP2011524645A (ja) 2011-09-01
US8505198B2 (en) 2013-08-13
CN102124560B (zh) 2014-05-07
WO2009153129A2 (de) 2009-12-23
WO2009153129A3 (de) 2010-03-04
CN102124560A (zh) 2011-07-13
EP2289100A2 (de) 2011-03-02

Similar Documents

Publication Publication Date Title
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP1842407A1 (de) Steuermodul
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
WO2014094754A1 (de) Elektronikmodul mit einer mit kunststoff umhüllten elektronische schaltung und verfahren zu dessen herstellung
DE102008043774A1 (de) AVT-Technik mit Transfermolding
DE102008002532A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
EP2819492B1 (de) MID-Bauteil, Verfahren zur Herstellung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102014107299A1 (de) Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
DE102007043001A1 (de) Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
EP3222125B1 (de) Getriebesteuermodul für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen getriebesteuermodules
DE102007044754A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE102014224033A1 (de) Elektronikmodul, insbesondere für Kfz-Getriebesteuergerät, mit Presskontakt-Sandwich-Modul-Technik
DE8122540U1 (de) "informationskarte mit integriertem baustein"
DE19701163A1 (de) Elektrische Schaltung insbesondere für eine Chipkarte
DE202009009950U1 (de) Elektronische Baugruppe
DE19800928A1 (de) Gehäuse zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
EP3527050A1 (de) Verfahren zum ausbilden mindestens eines wärmeableitpfades für ein mikroelektronisches bauteil und entsprechendes mikroelektronisches bauteil
DE102007015819A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE102006025553B4 (de) Verfahren zum Herstellen einer elektronischen Baueinheit
DE19708325B4 (de) Klebeverbindung von elektrisch leitenden Fügeteilen
DE102007037841A1 (de) Trägermodul und Verfahren zur Herstellung eines Trägermoduls
WO2019001810A1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination