DE102014107299A1 - Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls - Google Patents

Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls Download PDF

Info

Publication number
DE102014107299A1
DE102014107299A1 DE102014107299.5A DE102014107299A DE102014107299A1 DE 102014107299 A1 DE102014107299 A1 DE 102014107299A1 DE 102014107299 A DE102014107299 A DE 102014107299A DE 102014107299 A1 DE102014107299 A1 DE 102014107299A1
Authority
DE
Germany
Prior art keywords
metal structure
chip
card module
substrate
smart card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014107299.5A
Other languages
English (en)
Other versions
DE102014107299B4 (de
Inventor
Frank Püschner
Alfred Haimerl
Jens Pohl
Wolfgang Schindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014107299.5A priority Critical patent/DE102014107299B4/de
Priority to US14/719,374 priority patent/US10198684B2/en
Priority to CN201510266939.7A priority patent/CN105095950B/zh
Publication of DE102014107299A1 publication Critical patent/DE102014107299A1/de
Application granted granted Critical
Publication of DE102014107299B4 publication Critical patent/DE102014107299B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

In verschiedenen Ausführungsbeispielen wird ein Chipkartenmodul bereitgestellt. Das Chipkartenmodul kann ein Substrat mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche aufweisen, wobei das Substrat mehrere Durchkontaktierungen aufweisen kann, die sich durch das Substrat von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche erstrecken. Ferner kann das Chipkartenmodul einen Chip über der ersten Hauptoberfläche des Substrats aufweisen, sowie eine erste Metallstruktur über der zweiten Hauptoberfläche des Substrats, elektrisch isolierendes Material, das die erste Metallstruktur bedeckt, und eine zweite Metallstruktur über dem elektrisch isolierenden Material, wobei die zweite Metallstruktur mittels des elektrisch isolierenden Materials von der ersten Metallstruktur elektrisch isoliert sein kann. Der Chip kann mittels mindestens einer ersten Durchkontaktierung der mehreren Durchkontaktierungen mit der ersten Metallstruktur elektrisch leitend verbunden sein, und der Chip kann mittels mindestens einer zweiten Durchkontaktierung der mehreren Durchkontaktierungen mit der zweiten Metallstruktur elektrisch leitend verbunden sein.

Description

  • Die Erfindung betrifft ein Chipkartenmodul, eine Chipkarte, und ein Verfahren zum Herstellen eines Chipkartenmoduls.
  • Im Allgemeinen kann sich für Chipkarten in Abhängigkeit von den spezifischen Ausführungen ein breites Anwendungsfeld ergeben. Chipkarten, oder auch Smartcards oder Integrated Circuit Cards (ICC), können ein integriertes Chipkartenmodul (auch als Chipmodul bezeichnet) mit mindestens einem Chip aufweisen. Das Chipkartenmodul kann in einem Chipkartenkörper angeordnet sein.
  • Eine Chipkarte kann eine so genannte „Dual Interface”-Chipkarte (DIF-Chipkarte) sein, d. h. die Chipkarte kann sowohl eine, beispielsweise auf dem Chipkartenmodul angeordnete, Kontaktflächenstruktur zum elektrischen Verbinden der Chipkarte mit einem Gerät, z. B. mit einem Kartenlesegerät, aufweisen als auch eine Vorrichtung für drahtlose Kommunikation, welche Induktion für einen Datenaustausch und eine Energieversorgung der Chipkarte verwendet, beispielsweise mittels Nutzung von Radiowellen. Die Vorrichtung für die drahtlose Kommunikation kann auch als Schnittstelle für drahtlose Datenübertragung, Drahtlosschnittstelle, CL-Schnittstelle oder CL-Interface bezeichnet werden.
  • Die Drahtlosschnittstelle kann beispielsweise eine im Chipkartenkörper angeordnete Antenne aufweisen. Diese wird auch als Chipkartenkörperantenne oder als Booster-Antenne bezeichnet. Die Chipkartenkörperantenne kann so eingerichtet sein, dass ein kontaktloser Datentransfer zwischen der Chipkartenkörperantenne und einem externen Gerät erfolgen kann. Anders ausgedrückt kann die Booster-Antenne so eingerichtet sein, dass sie elektromagnetische Informationen und Energie von außerhalb der Chipkarte empfangen und dorthin senden kann. Ferner kann die Drahtlosschnittstelle eine Antenne im Chipkartenmodul aufweisen. Die Booster-Antenne kann mit der Antenne des Chipkartenmoduls induktiv gekoppelt sein oder induktiv koppeln. Anders ausgedrückt kann die Antenne des Chipkartenmoduls so eingerichtet sein, dass sie mittels Induktion mit der Booster-Antenne Informationen und Energie austauschen kann. Die Antenne des Chipkartenmoduls kann ferner elektrisch leitend mit dem Chip verbunden sein.
  • Somit kann ein kontaktloser Datentransfer ermöglicht sein zwischen dem externen Gerät und dem Chip (vom externen Gerät zum Chip und/oder vom Chip zum externen Gerät) mittels der Booster-Antenne, der Antenne im Chipkartenmodul und der elektrisch leitenden Verbindung zum Chip.
  • Anschaulich ausgedrückt kann eine Information von außerhalb der Karte, welche beispielsweise mittels eines externen Kartenlesers bereitgestellt wird, an den mindestens einen Chip übertragen werden, indem die Information zunächst induktiv mittels der Booster-Antenne empfangen wird, und dann induktiv mittels der Booster-Antenne an die Antenne im Chipkartenmodul übertragen wird. Von der Antenne im Chipkartenmodul kann die Information mittels der elektrisch leitenden Verbindung an den Chip übertragen werden.
  • In einer umgekehrten Richtung können Informationen vom Chip nach außerhalb der Karte, z. B. an den externen Kartenleser übertragen werden, indem von dem Chip mittels der elektrisch leitenden Verbindung Informationen an die Antenne im Chipkartenmodul übertragen werden, welche induktiv von der Booster-Antenne empfangen werden. Von der Booster-Antenne können die Informationen, beispielsweise in Form elektromagnetischer Strahlung, beispielsweise Radiowellen, so abgestrahlt werden, dass sie z. B. von dem externen Kartenleser induktiv empfangen werden können.
  • Die Technologie der auf dem Chipkartenmodul angeordneten Antenne zur induktiven Kopplung mit der Booster-Antenne wird auch als Coil-on-Module bezeichnet. Wegen der elektrisch leitenden Verbindung zwischen der Antenne und dem Chip können Antenne und Chip typischerweise auf derselben Seite des Substrats angeordnet sein.
  • Typischerweise können Dual Interface-Chipkarten, welche eine Drahtbondtechnologie nutzen, hergestellt werden, indem ein faserverstärktes, epoxidharzbasiertes Substrat verwendet wird, welches auf beiden Hauptseiten metallbeschichtet ist und metallbeschichtete Durchgangsöffnungen, auch als PTH-Vias oder PTHs (für den englischen Begriff „plated through-hole”) bezeichnet, aufweist. Diese Art von Substrat kann eine gute mechanische Belastbarkeit aufweisen.
  • Allerdings sind wegen des teuren faserverstärkten epoxidharzbasierten Substrats und des Erzeugens der Metallbeschichtungen auf den Hauptseiten und der metallbeschichteten Durchgänge die Herstellungskosten hoch.
  • Andere Arten von Substraten, beispielsweise Substrate auf einer Grundlage von Polyethylenterephthalat (PET) mit doppelseitiger Metallisierung, sind kostengünstiger, können jedoch nicht für ein Drahtbondverfahren, beispielsweise ein Heißbonden, mit Golddrähten genutzt werden, weil eine thermische Stabilität des PET-Materials für das Drahtbondverfahren, bei welchem typischerweise Temperaturen von mehr als 180°C verwendet werden, zu gering ist.
  • In verschiedenen Ausführungsbeispielen kann ein kostengünstiges Substrat bereitgestellt sein, beispielsweise ein Substrat, welches ein kostengünstiges Polymer, z. B. PET, aufweist oder im Wesentlichen daraus besteht. Das Substrat kann beidseitig mit einer Metallbeschichtung versehen sein. Das Substrat kann kombiniert sein mit einer zusätzlichen Metallisierungsschicht, welche auf das Substrat aufgebracht, z. B. auflaminiert, sein kann. Die Kombination aus metallbeschichtetem Substrat und zusätzlicher Metallisierungsschicht kann kostengünstiger sein als herkömmliche, beispielsweise die faserverstärkten, Substrate, und im Gegensatz zu herkömmlichen günstigen Substraten kann das Substrat für eine Verarbeitung mittels Golddrahtbonden geeignet sein. Beispielsweise können Drähte, z. B. Golddrähte, auf die zusätzliche Metallisierungsschicht gebondet werden.
  • Ferner kann bei einem Chipkartenmodul, welche die Kombination aus metallbeschichtetem Substrat und zusätzlicher Metallisierungsschicht gemäß verschiedenen Ausführungsbeispielen nutzt, mindestens eine der Metallbeschichtungen, welche beispielsweise die Antenne aufweisen kann, zwischen inneren Schichten des Chipkartenmoduls angeordnet sein. Somit kann ein guter mechanischer Schutz und demzufolge ein robustes Design bereitgestellt sein.
  • In verschiedenen Ausführungsbeispielen kann ein Verfahren zum Herstellen einer kostengünstigen und robusten Substratkombination für Coil-on-Module Dual Interface Chipkartenmodule, welche für Drahtbonden geeignet sind, bereitgestellt werden.
  • Anders ausgedrückt kann in verschiedenen Ausführungsbeispielen ein kostengünstiges Substrat, welches mittels einer zusätzlichen Metallisierungsschicht so ergänzt wird, dass es für (Gold-)Drahtbonden geeignet ist. Die zusätzliche Metallisierungsschicht kann auf oder über dem Substrat angeordnet, z. B. auflaminiert sein, und die Substratkombination kann für Coil-on-Module Dual Interface Chipkartenmodule geeignet sein.
  • In verschiedenen Ausführungsbeispielen wird ein Chipkartenmodul bereitgestellt. Das Chipkartenmodul kann ein Substrat mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche aufweisen, wobei das Substrat mehrere Durchkontaktierungen aufweisen kann, die sich durch das Substrat von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche erstrecken. Ferner kann das Chipkartenmodul einen Chip über der ersten Hauptoberfläche des Substrats aufweisen, sowie eine erste Metallstruktur über der zweiten Hauptoberfläche des Substrats, elektrisch isolierendes Material, das die erste Metallstruktur bedeckt, und eine zweite Metallstruktur über dem elektrisch isolierenden Material, wobei die zweite Metallstruktur mittels des elektrisch isolierenden Materials von der ersten Metallstruktur elektrisch isoliert sein kann. Der Chip kann mittels mindestens einer ersten Durchkontaktierung der mehreren Durchkontaktierungen mit der ersten Metallstruktur elektrisch leitend verbunden sein, und der Chip kann mittels mindestens einer zweiten Durchkontaktierung der mehreren Durchkontaktierungen mit der zweiten Metallstruktur elektrisch leitend verbunden sein.
  • In einer Ausgestaltung kann das elektrisch isolierende Material mindestens eine dritte Durchkontaktierung aufweisen, wobei die erste Metallstruktur mittels der mindestens einen dritten Durchkontaktierung mit der zweiten Metallstruktur elektrisch leitend verbunden sein kann.
  • In noch einer Ausgestaltung kann die erste Metallstruktur eine Antenne aufweisen.
  • In noch einer Ausgestaltung kann die zweite Metallstruktur ein Kontaktfeld aufweisen.
  • In noch einer Ausgestaltung kann die zweite Metallstruktur eine kontaktfeldseitige Struktur aufweisen, welche mittels einer Durchkontaktierung durch das elektrisch isolierende Material mit der ersten Metallstruktur elektrisch leitend verbunden ist.
  • In noch einer Ausgestaltung kann die erste Durchkontaktierung sich nur durch das Substrat erstrecken.
  • In noch einer Ausgestaltung kann die erste Durchkontaktierung sich durch das Substrat und durch das elektrisch isolierende Material erstrecken.
  • In noch einer Ausgestaltung kann die zweite Durchkontaktierung sich durch das Substrat und durch das elektrisch isolierende Material erstrecken.
  • In noch einer Ausgestaltung kann das Chipkartenmodul ferner eine elektrisch leitende Struktur aufweisen, welche zumindest teilweise über der ersten Hauptoberfläche angeordnet sein kann, wobei die Antenne mit dem Chip mittels der elektrisch leitenden Struktur elektrisch leitend verbunden sein kann.
  • In noch einer Ausgestaltung kann die elektrisch leitende Struktur, welche über der ersten Hauptoberfläche angeordnet ist, eine Metallstruktur sein, welche mittels Beschichtens über der ersten Hauptoberfläche angeordnet wird.
  • In noch einer Ausgestaltung kann die elektrisch leitende Struktur, welche über der ersten Hauptoberfläche angeordnet ist, eine elektrisch leitfähige Tinte sein, welche mittels Druckens über der ersten Hauptoberfläche angeordnet wird.
  • In noch einer Ausgestaltung kann die zweite Durchkontaktierung einen gebondeten Draht aufweisen.
  • In noch einer Ausgestaltung kann die erste Durchkontaktierung einen gebondeten Draht aufweisen.
  • In noch einer Ausgestaltung kann der gebondete Draht Gold aufweisen.
  • In noch einer Ausgestaltung kann die zweite Metallstruktur Kupfer aufweisen.
  • In verschiedenen Ausführungsbeispielen wird eine Chipkarte bereitgestellt. Die Chipkarte kann ein Chipkartenmodul aufweisen, sowie einen Chipkartenkörper. Das Chipkartenmodul kann in einer Öffnung des Chipkartenkörpers angeordnet sein.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Herstellen eines Chipkartenmoduls bereitgestellt. Das Verfahren kann ein Bereitstellen eines Substrats mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche aufweisen, sowie ein Bilden einer ersten Metallstruktur über der zweiten Hauptoberfläche des Substrats, ein Bedecken der ersten Metallstruktur mit einem elektrisch isolierenden Material, ein Bilden einer Mehrzahl von Durchkontaktierungen in dem Substrat und/oder in dem elektrisch isolierenden Material, ein Bilden einer zweiten Metallstruktur über dem elektrisch isolierenden Material, ein Anordnen eines Chips über der ersten Hauptoberfläche des Substrats, ein elektrisch leitendes Verbinden des Chips mit der ersten Metallstruktur mittels mindestens einer ersten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen und ein elektrisch leitendes Verbinden des Chips mit der zweiten Metallstruktur mittels mindestens einer zweiten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen.
  • In einer Ausgestaltung können die Durchkontaktierungen sich mindestens durch das Substrat von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche erstrecken.
  • In noch einer Ausgestaltung kann das Bilden der Mehrzahl von Durchkontaktierungen ein Stanzen aufweisen.
  • In noch einer Ausgestaltung kann das Bilden der zweiten Metallstruktur über dem elektrisch isolierenden Material ein Auflaminieren einer Metallschicht aufweisen.
  • In noch einer Ausgestaltung kann das elektrisch leitende Verbinden des Chips mit der zweiten Metallstruktur ein Drahtbonden aufweisen.
  • In noch einer Ausgestaltung kann das elektrisch leitende Verbinden des Chips mit der ersten Metallstruktur ein Drahtbonden aufweisen.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1A bis 1F schematische Schnittansichten eines Chipkartenmoduls gemäß verschiedenen Ausführungsbeispielen während verschiedener Phasen seiner Herstellung;
  • 1G eine Überlagerungsdarstellung von Strukturen des Chipkartenmoduls aus 1A bis 1F;
  • 2A bis 2D schematische Schnittansichten eines Chipkartenmoduls gemäß verschiedenen Ausführungsbeispielen während verschiedener Phasen seiner Herstellung;
  • 2E eine Überlagerungsdarstellung von Strukturen des Chipkartenmoduls aus 2A bis 2D;
  • 3 ein Kontaktfeld eines Chipkartenmoduls gemäß verschiedenen Ausführungsbeispielen; und
  • 4 ein Verfahren zum Herstellen eines Chipkartenmoduls gemäß verschiedenen Ausführungsbeispielen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres”, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1A bis 1F zeigen schematische Schnittansichten eines Chipkartenmoduls 100 gemäß verschiedenen Ausführungsbeispielen während verschiedener Phasen seiner Herstellung. Dabei sind wesentliche Strukturen zur Veranschaulichung so dargestellt, als wären sie in dem Chipkartenmodul 100 in der Schnittebene angeordnet, auch wenn eine oder mehrere der Strukturen sich in einem Ausführungsbeispiel mit realitätsnaher Anordnung (wie z. B. in 1G) nicht in derselben Ebene befinden würden oder diese lediglich kreuzen würden.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 100, wie in 1A dargestellt ist, ein Substrat 106 mit einer ersten Hauptoberfläche 105 und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche 107.
  • Das Substrat 106 kann ein dielektrisches Material aufweisen oder im Wesentlichen daraus bestehen. Das dielektrische Material kann kostengünstig sein, es kann beispielsweise ein Kunststoffmaterial sein, beispielsweise ein Polymer. Das Polymer kann beispielsweise ein Polyester, beispielsweise PET oder Polyethylennaphthalat (PEN), oder ein Polyimid (PI) sein. Alternativ kann das Substrat 106 ein anderes kostengünstiges dielektrisches Material aufweisen.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 100 eine erste Metallstruktur 108. Die erste Metallstruktur 108 kann beispielsweise teilweise oder vollständig aus einer Antenne 108 bestehen. Die erste Metallstruktur 108 kann über, beispielsweise auf, der zweiten Hauptoberfläche 107 des Substrats 106 angeordnet sein. Die erste Metallstruktur 108 kann in einer Ebene angeordnet sein, welche im Wesentlichen parallel zur zweiten Hauptoberfläche 107 verläuft.
  • Die erste Metallstruktur 108 kann ein elektrisch leitfähiges Material aufweisen. Sie kann beispielsweise mindestens eins der folgenden Materialien aufweisen oder daraus bestehen: ein Metall, ein metallisches Material, eine Legierung, eine intermetallische Verbindung, Kupfer, Aluminium, Titan, Titannitrid, Wolfram, Gold, Silber, Nickel, Zink, eine Aluminium Silizium Legierung.
  • Die erste Metallstruktur 108 kann mittels Bildens einer Schicht auf oder über dem Substrat 106 und Ätzens der Schicht, beispielsweise mittels Kupfer-Ätztechnologie oder mittels Aluminium-Ätztechnologie, gebildet sein oder werden.
  • In verschiedenen Ausführungsbeispielen kann die erste Metallstruktur 108 (z. B. die Antenne 108) eine einzelne leitfähige Leitung aufweisen oder im Wesentlichen daraus bestehen. Die erste Metallstruktur 108 kann so in der Ebene angeordnet sein, dass sie um einen Bereich herum, beispielsweise um einen rechteckigen oder quadratischen Bereich herum, gebildet ist. In verschiedenen Ausführungsbeispielen kann die erste Metallstruktur 108, wie es in 1G dargestellt ist, als eine flächige Spirale um den rechteckigen oder quadratischen Bereich herum gebildet sein oder werden.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 100 eine weitere Metallstruktur 114 aufweisen, beispielsweise eine strukturierte weitere Metallstruktur 114. Die weitere Metallstruktur 114 kann über der ersten Hauptoberfläche 105 des Substrats 106 angeordnet sein.
  • Die weitere Metallstruktur 114 kann mittels Bildens einer Metallschicht auf oder über dem Substrat 106 und Ätzens der Metallschicht gebildet sein oder werden.
  • In verschiedenen Ausführungsbeispielen kann das Substrat 106 mindestens eine Durchkontaktierung 110, 160 (für die Durchkontaktierung 160, siehe z. B. 1B) aufweisen.
  • Unter einer Durchkontaktierung ist eine Öffnung zu verstehen, welche durch ein Material hindurch ausgebildet wird oder ist, beispielsweise mittels Stanzens, Ätzens, Laserbohrens oder Bohrens, und welche so eingerichtet ist, dass durch sie hindurch elektrischer Strom geleitet werden kann, beispielsweise mittels einer elektrisch leitenden Beschichtung, beispielsweise entlang einer Innenfläche der Öffnung, oder mittels eines Leiters, beispielsweise eines Drahts oder eines Stifts, welcher in die Öffnung eingebracht wird. Der Einfachheit halber wird auch eine Öffnung, welche erst später mit dem Leiter oder der leitenden Beschichtung versehen wird, bereits als Durchkontaktierung bezeichnet, beispielsweise die Durchkontaktierung 160 in 1B, in welcher erst in 1F eine elektrisch leitende Verbindung 168 angeordnet wird.
  • Die Durchkontaktierung 110 kann ein elektrisch leitendes Material aufweisen oder im Wesentlichen daraus bestehen. Beispielsweise kann eine Innenfläche der Öffnung elektrisch leitend beschichtet, beispielsweise metallisiert sein, oder die Öffnung kann mit einem elektrisch leitenden Material gefüllt sein. In verschiedenen Ausführungsbeispielen können die Durchkontaktierungen 110, 160 einen Durchmesser in einem Bereich von ungefähr 0,3 mm bis 1,5 mm aufweisen, beispielsweise von ungefähr 0,5 mm bis ungefähr 1 mm.
  • In verschiedenen Ausführungsbeispielen kann mittels der Durchkontaktierung 110 eine elektrisch leitende Verbindung zwischen der ersten Metallstruktur 108 und der weiteren Metallstruktur 114 hergestellt sein oder werden.
  • Wie in 1B dargestellt ist, kann das Chipkartenmodul 100 in verschiedenen Ausführungsbeispielen eine Schicht 109 aus einem elektrisch isolierenden Material, auch als Dielektrikumsschicht 109 bezeichnet, aufweisen.
  • Das elektrisch isolierende Material 109 kann die erste Metallstruktur 108 bedecken.
  • In verschiedenen Ausführungsbeispielen kann die Dielektrikumsschicht 109 ein Dielektrikum aufweisen, beispielsweise ein Polymer, beispielsweise Silikon, Polyethylenterephthalat (PET), Polyvinylchlorid (PVC) oder Polycarbonat (PCB). Die Dielektrikumsschicht 109 kann ein Haftmittel aufweisen, beispielsweise einen Klebstoff, beispielsweise Silikon. Die Dielektrikumsschicht 109 kann beispielsweise ein Haftmittel, z. B. einen Klebstoff, aufweisen, welcher für ein Laminieren einer zweiten Metallstruktur 162 (siehe 1C) über die erste Metallstruktur 108 und über das Substrat 106 genutzt werden kann, beispielsweise einen Klebstoff, welcher für ein Kaltlaminieren genutzt werden kann, oder beispielsweise einen Thermoplast, welcher nach einem Erhitzen über seinen Schmelzpunkt, beispielsweise bei einem Laminiervorgang, eine Klebwirkung entwickelt, wobei die Klebwirkung auch nach einem Erkalten der Dielektrikumsschicht 109 noch erhalten bleiben kann.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 100 Durchkontaktierungen 160 aufweisen, welche durch das Substrat 106 und die Dielektrikumsschicht 109 hindurch gebildet sein oder werden können.
  • Wie in 1C dargestellt ist, kann das Chipkartenmodul 100 in verschiedenen Ausführungsbeispielen eine zweite Metallstruktur 162 aufweisen. Die zweite Metallstruktur 162 kann über der Dielektrikumsschicht 109 angeordnet sein oder werden. Dabei kann die zweite Metallstruktur 162 so angeordnet sein oder werden, dass sie ein unteres Ende der Öffnung der Durchkontaktierung 160, welches in der Dielektrikumsschicht 109 angeordnet sein kann, zumindest im Wesentlichen bedeckt.
  • Die zweite Metallstruktur 162 kann eine Metallschicht sein, beispielsweise eine Kupferschicht oder eine Kupferlegierungsschicht, oder im Wesentlichen aus Metall bestehen. Sie kann beispielsweise mindestens ein Metall aufweisen von Cu, Al, Au, Ag, Pt, Ti, Ni, Sn, Zn und Pb.
  • Die zweite Metallstruktur 162 kann eine Dicke aufweisen in einem Bereich von ungefähr 5 μm bis ungefähr 100 μm, beispielsweise von ungefähr 10 μm bis ungefähr 50 μm, beispielsweise von ungefähr 12 μm bis ungefähr 30 μm.
  • In verschiedenen Ausführungsbeispielen kann die zweite Metallstruktur 162 auf die zweite Hauptoberfläche 107 des Substrats 106 und die erste Metallstruktur 108 laminiert sein, beispielsweise mittels einer als Haftmittel, beispielsweise als Klebstoff, ausgebildeten Dielektrikumsschicht 109. Anders ausgedrückt kann die zweite Metallstruktur 162 mittels des Haftmittels 109 auf die zweite Hauptoberfläche 107 und die erste Metallstruktur 108 geklebt sein. Die zweite Metallstruktur 162 kann so über der ersten Metallstruktur 108 angeordnet sein, dass kein direkter elektrisch leitender Kontakt zwischen der ersten Metallstruktur 108 und der zweiten Metallstruktur 162 hergestellt wird. Anders ausgedrückt kann die Dielektrikumsschicht 109 so zwischen der ersten Metallstruktur 108 und der zweiten Metallstruktur 162 angeordnet sein, dass sie die erste Metallstruktur 108 gegenüber der zweiten Metallstruktur 162 elektrisch isoliert.
  • Wie in 1D dargestellt ist, kann die zweite Metallstruktur 162 in verschiedenen Ausführungsbeispielen strukturiert sein oder werden. Bei einem Strukturieren der zweiten Metallstruktur 162 kann ferner die Dielektrikumsschicht 109 strukturiert werden. Das Strukturieren der zweiten Metallstruktur, und ggf. der Dielektrikumsschicht 109, kann mittels lithographischer- und Ätzverfahren erfolgen. Beispielsweise können in der zweiten Metallstruktur 162 und ggf. in der Dielektrikumsschicht 109 nichtleitende Strukturen 164, beispielsweise in Form von Öffnungen, Furchen usw., angeordnet werden.
  • In verschiedenen Ausführungsbeispielen kann mittels des Strukturierens der zweiten Metallstruktur 162 ein Kontaktfeld 162 mit mehreren, mittels der nichtleitenden Strukturen 164 elektrisch voneinander isolierten, elektrischen Kontakten gebildet sein (siehe z. B. 1G, 2E, 3 und die jeweiligen zugehörigen Beschreibungen).
  • Wie in 1E dargestellt ist, kann über freiliegenden Metallflächen des Chipkartenmoduls 100 eine Schicht 166 angeordnet sein oder werden. Die Schicht 166 kann beispielsweise in einer Richtung zur ersten Hauptoberfläche 105 hin und/oder in einer Richtung zur zweiten Hauptoberfläche 107 hin angeordnet werden. Anschaulich beschrieben kann die Schicht 166 von oberhalb der ersten Hauptoberfläche 105 zur ersten Hauptoberfläche hin aufgebracht werden, so dass die Schicht 166 sowohl oberhalb der ersten Hauptoberfläche 105, beispielsweise über der weiteren Metallstruktur 114 gebildet wird, als auch über weiteren freiliegenden Metallflächen, welche bei der beschriebenen Aufbringrichtung erreicht werden, jedoch beispielsweise unterhalb der ersten Hauptoberfläche 105 (und auch unterhalb der zweiten Hauptoberfläche 107) angeordnet sein können, wie z. B. die freiliegenden Schichten der zweiten Metallstruktur 162 in der mindestens einen Durchkontaktierung 160. Analog kann die Schicht 166 von unterhalb der zweiten Hauptoberfläche 107 zur zweiten Hauptoberfläche 107 hin aufgebracht werden, so dass die Schicht 166 sowohl unterhalb der zweiten Hauptoberfläche 107, beispielsweise über (in 1E also unter und links und rechts von) der zweiten Metallstruktur 162 gebildet wird, als auch über weiteren freiliegenden Metallflächen (nicht dargestellt), welche bei der beschriebenen Aufbringrichtung erreicht werden.
  • Abhängig von den Erfordernissen kann die Schicht 166 in verschiedenen Ausführungsbeispielen über der ersten Hauptoberfläche 105 dasselbe Material aufweisen wie über der zweiten Hauptoberfläche 107, oder die Schicht 166 kann über der ersten Hauptoberfläche 105 und über der zweiten Hauptoberfläche 107 verschiedene Materialien aufweisen.
  • Die Schicht 166 kann ein- oder mehrschichtig aufgebaut sein. Die Schicht 166 kann jegliches Material aufweisen, welches geeignet ist, eine Diffusionssperre und/oder einen Korrosionsschutz für die freiliegenden Metallflächen bereitzustellen, wobei die Schicht 166, welche in den Durchkontaktierungen 160 gebildet wird, ferner geeignet sein kann für ein Drahtbonden, beispielsweise für ein Drahtbonden eines Golddrahts. Die Schicht 166 kann beispielsweise eine Kombination aus Nickel mit Gold und/oder Palladium aufweisen oder daraus bestehen. Die Schicht 166 kann beispielsweise mittels Elektroplattierens oder/und mittels chemischen Beschichtens aufgebracht werden oder sein.
  • In verschiedenen Ausführungsbeispielen kann die Schicht 166 eine Dicke aufweisen in einem Bereich von ungefähr 2 μm bis ungefähr 10 μm, beispielweise von ungefähr 5 μm bis ungefähr 8 μm.
  • Wie in 1F dargestellt ist, kann das Chipkartenmodul 100, welches ein DIF-Chipkartenmodul 100 mit Drahtbond-Technologie bilden kann, ferner mindestens einen Chip 102, eine Verkapselung 170 und eine Mehrzahl elektrisch leitender Verbindungen 168 aufweisen.
  • Das Chipkartenmodul 100 kann ferner weitere Strukturen aufweisen, welche zusammen mit dem Chip 102 verwendet werden, beispielsweise Kontakt-, Schutz- oder Stützstrukturen, usw.
  • In verschiedenen Ausführungsbeispielen kann der Chip 102 eine Siliziumhauptschicht, z. B. ein Siliziumsubstrat oder einen Siliziumwafer aufweisen. Die Siliziumhauptschicht des Chips 102 kann eine Dicke in einem Bereich von ungefähr 10 μm bis ungefähr 200 μm aufweisen, beispielsweise von ungefähr 30 μm bis ungefähr 80 μm, beispielsweise im Bereich von ungefähr 50 μm, beispielsweise eine Dicke kleiner oder gleich 50 μm, z. B. 48 μm.
  • Der Chip 102 kann über der ersten Hauptoberfläche 105 des Substrats 106 angeordnet sein oder werden.
  • Ferner kann der Chip 102 mindestens eine Metallisierungsschicht und mindestens einen Chipkontakt (beides nicht dargestellt) aufweisen.
  • In verschiedenen Ausführungsbeispielen kann der Chip 102 mindestens einen integrierten Schaltkreis, einen elektronischen Schaltkreis, einen Speicherchip oder einen RFID-Chip (ein Chip für eine Identifizierung mittels elektromagnetischer Wellen, eine Abkürzung des entsprechenden englischen Begriffs „radio frequency identification”) oder eine beliebige andere Art von Chip aufweisen.
  • Der Chip 102 kann mittels der mindestens einen Durchkontaktierung 110 mit der ersten Metallstruktur (der Antenne) 108 elektrisch leitend verbunden sein. Der Chip 102 kann beispielsweise mittels mindestens eines der elektrischen Chipkontakte, mindestens einer der elektrisch leitenden Verbindungen 168, mittels der weiteren Metallstruktur 114 und mittels der Durchkontaktierung 110 mit der ersten Metallstruktur 108, z. B. der Antenne 108, elektrisch leitend verbunden sein. Beispielsweise kann die weitere Metallstruktur 114 gemeinsam mit der ersten Metallstruktur 108 und/oder mit der Metallbeschichtung der Durchkontaktierung 110 gebildet werden. Die elektrisch leitende Verbindung 168 kann an dem Chipkontakt beispielsweise angelötet sein und mit der weiteren Metallstruktur 114 beispielsweise mittels Kaltbondens elektrisch leitend verbunden sein.
  • Der Chip 102 kann elektrisch leitend mit der Antenne 108 verbunden sein zum Bereitstellen einer Funktionalität einer drahtlosen Kommunikation des Chipkartenmoduls 100 in Zusammenhang mit einem Chipkartenkörper (nicht dargestellt), in welchem eine Booster-Antenne angeordnet sein kann und mit welcher die Antenne 108 induktiv gekoppelt sein kann. Das Substrat 106 (und ggf. die Dielektrikumsschicht 109) kann bzw. können so viele Durchkontaktierungen 110 aufweisen wie nötig, um den Chip 102 mit der Antenne 108 elektrisch leitend und funktionell zu verbinden.
  • Der Chip 102 kann in verschiedenen Ausführungsbeispielen mittels der mindestens einen Durchkontaktierung 160 mit der zweiten Metallstruktur 162, beispielsweise mit mindestens einem der Kontakte, elektrisch leitend verbunden sein. Der Chip 102 kann beispielsweise mittels des elektrischen Chipkontakts und mittels mindestens einer der elektrisch leitenden Verbindungen 168, welche hier den leitenden Teil der Durchkontaktierung 160 bildet, mit der zweiten Metallstruktur 162 elektrisch leitend verbunden sein. Der Chip 102 kann somit zum Bereitstellen einer Funktionalität einer kontaktbasierten Kommunikation des Chipkartenmoduls 100 mit dem Kontaktfeld 162 elektrisch leitend verbunden sein. Das Substrat 106 kann so viele Durchkontaktierungen 160 aufweisen wie nötig, um den Chip 102 wie vorgesehen mit den Kontakten des Kontaktfelds 162 elektrisch leitend zu verbinden.
  • In verschiedenen Ausführungsbeispielen können die elektrisch leitenden Verbindungen 168 jegliches Material aufweisen, welches geeignet ist, mit den Chipkontakten auf dem Chip 102, mit der über dem Substrat 106 angeordneten weiteren Metallstruktur 114, mit der ersten Metallstruktur 108 und/oder mit der zweiten Metallstruktur 162, bzw. mit der über der zweiten Metallstruktur 162 und über der weiteren Metallstruktur 114 angebrachten Schicht 166, elektrisch leitend verbunden zu werden. Die elektrisch leitenden Verbindungen 168 können beispielsweise ein Metall oder eine Metalllegierung aufweisen oder im Wesentlichen daraus bestehen, beispielsweise Gold. Die elektrisch leitenden Verbindungen 168 können Drähte sein, welche auch als Bonddrähte bezeichnet werden können, beispielsweise Golddrähte. Die Bonddrähte können eine Länge aufweisen in einem Bereich von ungefähr 0,5 mm bis ungefähr 3 mm, beispielsweise von ungefähr 1,5 mm bis ungefähr 2,5 mm.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 100 ferner eine Verkapselung 170 aufweisen. Die Verkapselung 170 kann so ausgestaltet sein, dass sie den Chip 102, die elektrisch leitenden Verbindungen 168 und Stellen, an welchen die elektrisch leitenden Verbindungen 168 mit dem Chip 102, der weiteren Metallstruktur 114, der zweiten Metallstruktur 162, der ersten Metallstruktur 108 und/oder der Schicht 166 verbunden sind, schützt, beispielsweise vor mechanischer Belastung und/oder vor schädlichen Umwelteinflüssen, z. B. vor Feuchtigkeit, welche zu Korrosion führen könnte.
  • Die Verkapselung 170 kann über der ersten Hauptoberfläche 105 des Substrats 106 aufgebracht sein. Sie kann beispielsweise so angeordnet sein, dass sie, gemeinsam mit den Strukturen, auf denen sie ausgebildet ist, z. B. mit der weiteren Metallstruktur 114, dem Substrat 106, der Schicht 166 und/oder der zweiten Metallstruktur 162, den Chip 102 und/oder die elektrisch leitenden Verbindungen 168 hermetisch gegenüber einer Umgebung abschließt. In verschiedenen Ausführungsbeispielen kann die Verkapselung 170 das Chipkartenmodul 100 von der ersten Hauptoberfläche 105 her im Wesentlichen vollständig bedecken. In anderen Ausführungsbeispielen kann die Verkapselung 170 so angeordnet sein, dass sie nur einen Teil des Chipkartenmoduls 100 von der ersten Hauptoberfläche 105 her bedeckt.
  • Die Verkapselung kann ein Polymer aufweisen oder im Wesentlichen daraus bestehen. Das Bilden der Verkapselung 170 kann beispielsweise mittels Moldens erfolgen bei dem eine flüssige Moldmasse, den Chip 102 und die elektrisch leitenden Verbindungen 168 bedeckend, auf die erste Hauptoberfläche 105 derart aufgebracht wird, dass sie den Chip 102 und die Bonddrähte 168 abdeckt. Die Moldmasse kann nach dem Aufbringen aushärten. Die Moldmasse kann beispielsweise Epoxidharze aufweisen und duroplastisch sein.
  • 1G zeigt eine Überlagerungsdarstellung von Strukturen in allen Ebenen des Chipkartenmoduls 100 aus 1A bis 1F gemäß verschiedenen realitätsnahen Ausführungsbeispielen. Unter realitätsnah ist hier zu verstehen, dass, anders als bei den Schnittzeichnungen 1A bis 1F, die Strukturen ungefähr so dargestellt sind, wie sie bei verschiedenen Ausführungsformen auch angeordnet würden, und nicht zum Erleichtern des Verständnisses als in einer gemeinsamen Schnittebene liegend.
  • In 1G sind alle Metallstrukturen 110, 108, 160, 114, 168 und 162 und der Chip 102 des Chipkartenmoduls 100 als einander überlagerte Draufsichten dargestellt.
  • Diese Ansicht zeigt, dass die mehreren elektrischen Kontakte des Kontaktfelds 162 in Form von Zeilen und Spalten angeordnet sein können, beispielsweise als zwei Zeilen mit jeweils zwei Spalten, als drei Zeilen mit jeweils zwei Spalten, usw. Die Kontakte des Kontaktfelds 162 können beispielsweise gemäß dem Standard ISO 7816 angeordnet sein.
  • Die elektrischen Kontakte können laterale Abmessungen in einem Bereich von ungefähr 100 μm bis ungefähr 15 mm aufweisen, z. B. von ungefähr 500 μm bis ungefähr 5 mm, z. B. ungefähr 2,5 mm.
  • In einem Chipkartenkörper kann das Kontaktfeld 162 so angeordnet sein, dass die Kontakte freiliegen, so dass sie z. B. von einem externen Lesegerät, beispielsweise physisch und elektrisch, kontaktiert werden können.
  • Ferner zeigt 1G, in Kombination mit 1F, dass die einzelnen Kontakte des Kontaktfelds 162 jeweils mit einzelnen Chipkontakten des Chips 102 mittels der elektrisch leitenden Verbindungen (der Bonddrähte) 168 elektrisch leitend verbunden sein können.
  • Wie der Kombination von 1F mit 1G ferner zu entnehmen ist, kann ein Anschluss der ersten Metallstruktur 108, z. B. der Antenne 108, an den Chip 102 derart ausgeführt sein, dass sowohl von einem inneren Ende der, z. B. als flächige Spirale ausgeführten, Antenne 108, als auch von einem äußeren Ende der Antenne 108 eine elektrisch leitende Verbindung zum Chip 102, beispielsweise zu jeweils einem der Chipkontakte, mittels der über der ersten Hauptoberfläche angeordneten weiteren Metallstruktur 114 bereitgestellt ist. Die weitere Metallstruktur 114 kann so gebildet sein, dass sie jeweils von einer mit dem inneren bzw. dem äußeren Ende der Antenne 108 elektrisch leitend verbundenen Durchkontaktierung 110 bis zu einem Bereich führt, der für ein elektrisch leitendes Verbinden, beispielsweise mittels der elektrisch leitenden Verbindungen 168, des jeweils zugeordneten Chipkontakts mit der weiteren Metallstruktur 114 geeignet ist. Ein geeigneter Bereich kann beispielsweise so angeordnet sein, dass die elektrisch leitende Verbindung 168 von dem Chipkontakt bis zu dem zugeordneten Teil der weiteren Metallstruktur geführt werden kann, ohne andere von den elektrisch leitenden Verbindungen 168 zu kreuzen.
  • Anders ausgedrückt kann die Antenne 108 im Wesentlichen in der Ebene der ersten Metallstruktur 108 liegen, wobei ihre Anschlüsse jedoch im Wesentlichen mittels der weiteren Metallstruktur 114 auf der ersten Hauptoberfläche 105 des Substrats 106, auf welcher auch der Chip 102 angeordnet sein kann, verlaufen kann. Eine elektrisch leitende Verbindung zwischen der Antenne 108 über der zweiten Hauptoberfläche 107 des Substrats 106 und der weiteren Metallstruktur 114 über der zweiten Metallstruktur 114 kann mittels der Durchkontaktierungen 110 bereitgestellt sein oder werden.
  • 2A bis 2D zeigen schematische Schnittansichten eines Chipkartenmoduls 200 gemäß verschiedenen Ausführungsbeispielen während verschiedener Phasen seiner Herstellung.
  • Einige der Bauteile, Strukturen, Verfahren usw. des Chipkartenmoduls 200 entsprechen denen des im Zusammenhang mit 1A bis 1G beschriebenen Chipkartenmoduls 100, so dass hier auf eine erneute Beschreibung verzichtet wird. In 2A bis 2E sind sie mit denselben Bezugszeichen versehen wie in 1A bis 1G.
  • Wie in 2A dargestellt ist, kann in verschiedenen Ausführungsbeispielen das Chipkartenmodul 200 eine erste Hauptoberfläche 105 und eine der ersten Hauptoberfläche 105 gegenüberliegende zweite Hauptoberfläche 107 aufweisen.
  • Über der zweiten Hauptoberfläche 107 kann eine erste Teilschicht 109a einer Dielektrikumsschicht 109 angeordnet sein. Die erste Teilschicht 109a der Dielektrikumsschicht 109 kann im Wesentlichen dieselben Materialien aufweisen und mit denselben Verfahren aufgebracht werden wie im Zusammenhang mit 1B beschrieben. Die erste Teilschicht 109a kann beispielsweise ein Haftmittel aufweisen oder aus einem Haftmittel bestehen.
  • In verschiedenen Ausführungsbeispielen kann in dem Substrat 106 und der ersten Teilschicht 109a mindestens eine Durchkontaktierung 270 angeordnet sein. Was unter einer Durchkontaktierung zu verstehen ist und wie sie gebildet wird, wurde in Zusammenhang mit 1A beschrieben.
  • Wie in 2B dargestellt ist, kann in verschiedenen Ausführungsbeispielen eine erste Metallstruktur 108 über der ersten Teilschicht 109a der Dielektrikumsschicht 109 angeordnet sein. Die erste Metallstruktur 108 kann im Wesentlichen der im Zusammenhang mit 1A bis 1G beschriebenen ersten Metallstruktur 108 entsprechen. Beispielsweise kann auch die erste Metallstruktur 108 der 2B eine Antenne sein. Im Unterschied zu den in 1A bis 1G beschriebenen Ausführungsbeispielen kann die erste Metallstruktur 108 gemäß 2B auf oder über der ersten Teilschicht 109a der Dielektrikumsschicht 109 angeordnet sein oder werden. Dabei kann die erste Metallstruktur 108 so auf oder über der ersten Teilschicht 109a der Dielektrikumsschicht 109 angeordnet, z. B. gebildet, werden oder sein, dass über der mindestens einen Durchkontaktierung 270 ein Teil der ersten Metallstruktur 108 ausgebildet ist bzw. wird. Anders ausgedrückt kann die erste Metallstruktur 108 so angeordnet sein oder werden, dass sie die Öffnung der mindestens einen Durchkontaktierung 270 an einem unteren Ende, welches in der ersten Teilschicht 109a angeordnet sein kann, zumindest teilweise, beispielsweise im Wesentlichen, bedeckt. Vor einem Aufbringen der ersten Metallstruktur 108 kann die Öffnung der mindestens einen Durchkontaktierung 270 beispielsweise mit einem Material gefüllt werden, welches nach dem Aufbringen der ersten Metallstruktur 108 leicht entfernbar ist.
  • Wie in 2C dargestellt ist, kann das Chipkartenmodul 200 in verschiedenen Ausführungsbeispielen ferner eine zweite Teilschicht 109b der Dielektrikumsschicht 109 aufweisen, sowie eine zweite Metallstruktur 162 mit nichtleitenden Strukturen 164, mindestens eine Durchkontaktierung 160 und eine Schicht 166. Diese Strukturen, Bauelemente usw. können den jeweiligen im Zusammenhang mit 1A bis 1G beschriebenen Strukturen, Bauelementen usw. entsprechen.
  • In verschiedenen Ausführungsbeispielen kann die zweite Teilschicht 109b der Dielektrikumsschicht 109 über der ersten Teilschicht 109a der Dielektrikumsschicht 109 und über der ersten Metallstruktur 108 angeordnet sein oder werden. Die zweite Teilschicht 109b der Dielektrikumsschicht 109 kann dabei so über der ersten Metallstruktur 108 angeordnet sein oder werden, dass die erste Metallstruktur 108 mittels der zweiten Teilschicht 109b von der zweiten Metallstruktur 162 elektrisch isoliert wird bzw. ist. Anders ausgedrückt wird kein physischer Kontakt zwischen der ersten Metallstruktur 108 und der zweiten Metallstruktur 162 gebildet, weil die zweite Teilschicht 109b der Dielektrikumsschicht 109 zwischen der ersten Metallstruktur 108 und der zweiten Metallstruktur 162 angeordnet ist. Die zweite Teilschicht 109b kann beispielsweise ein Haftmittel aufweisen oder aus einem Haftmittel bestehen.
  • In verschiedenen Ausführungsbeispielen kann in dem Substrat 106, der ersten Teilschicht 109a und der zweiten Teilschicht 109b der Dielektrikumsschicht 109 mindestens eine Durchkontaktierung 160 angeordnet sein.
  • In verschiedenen Ausführungsbeispielen kann die zweite Metallstruktur 162 über der zweiten Teilschicht 109b der Dielektrikumsschicht 109 angeordnet sein oder werden. Dabei kann die zweite Metallstruktur 162 so auf oder über der zweiten Teilschicht 109b der Dielektrikumsschicht 109 angeordnet, z. B. gebildet, werden, dass über der mindestens einen Durchkontaktierung 160 ein Teil der zweiten Metallstruktur 108 ausgebildet ist bzw. wird. Anders ausgedrückt kann die zweite Metallstruktur 162 so angeordnet sein oder werden, dass sie die Öffnung der mindestens einen Durchkontaktierung 160 an einem unteren Ende, welches über in der zweiten Teilschicht 109b angeordnet sein kann, zumindest teilweise, beispielsweise im Wesentlichen, bedeckt.
  • Auf freiliegenden Metallflächen, welche aus einer Richtung oberhalb der ersten Hauptoberfläche 105 (in 2C also von oben) zugänglich sind, kann die Schicht 166 gebildet sein oder werden. ferner kann die Schicht 166 auf freiliegenden Metallflächen, welche aus einer Richtung oberhalb der zweiten Hauptoberfläche 107 (in 2C also von unten) zugänglich sind, kann die Schicht 166 gebildet sein oder werden. Das Bilden der Schicht 166 kann im Wesentlichen wie im Zusammenhang mit 1E und 1F erläutert erfolgen. In verschiedenen Ausführungsbeispielen kann die Schicht 166 in den Durchkontaktierungen 160, 270 jeweils an deren unterem Ende ausgebildet werden, welches bei der mindestens einen Durchkontaktierung 270 in der ersten Teilschicht 109a der Dielektrikumsschicht 109 liegen und von der ersten Metallstruktur 108, auf welcher die Schicht 166 ausgebildet sein oder werden kann, zumindest teilweise bedeckt sein kann. Das untere Ende der Durchkontaktierung 160 kann in der zweiten Teilschicht 109b der Dielektrikumsschicht 109 liegen und von der zweiten Metallstruktur 162, auf welcher die Schicht 166 ausgebildet sein oder werden kann, zumindest teilweise bedeckt sein.
  • Die zweite Metallstruktur 162 kann eine Metallfolie sein, welche mittels der zweiten Teilschicht 109b, welche das Haftmittel sein kann, über der ersten Teilschicht 109a angeordnet sein oder werden kann.
  • Im Unterschied zur Darstellung in 2A und 2B kann die, z. B. bereits strukturierte, erste Metallstruktur 108 auf einer als Haftmittelfolie ausgebildeten ersten Teilschicht 109a der Dielektrikumsschicht 109 angeordnet sein und mittels der Haftmittelfolie 109a über der zweiten Hauptoberfläche 107 des Substrats 106 angeordnet sein oder werden. Die Haftmittelfolie 109a kann eine Trage- und/oder Stabilisierungsfunktion für die erste Metallstruktur 108 bereitstellen. Ein Material der Haftmittelfolie kann beispielsweise einen Thermoplast aufweisen, welcher bei einem Erwärmen, z. B. über seinen Schmelzpunkt hinaus, beispielsweise bei einem Laminiervorgang, Haftmitteleigenschaften aufweist. Die von der ersten Teilschicht 109 getragene erste Metallstruktur 108 kann beispielsweise auf das Substrat 106, beispielsweise auf die zweite Hauptoberfläche 107, laminiert werden.
  • In verschiedenen Ausführungsbeispielen kann über einer Metallschicht, welche nach einem Strukturieren die erste Metallstruktur 108 bilden soll, die erste Teilschicht 109a als Haftmittelschicht angeordnet sein oder werden. Die Trage- bzw. Stabilisierungsfunktion kann hier zumindest teilweise von der Metallschicht bereitgestellt sein oder werden. Die Metallschicht kann, beispielsweise wie oben beschrieben, auf das Substrat 106, beispielsweise auf die zweite Hauptoberfläche 107 des Substrats 106, laminiert werden. Aus der Metallschicht kann nach dem Laminieren die Metallstruktur 108 gebildet werden, beispielsweise mittels lithographischer und Ätzverfahren. Dann kann die Trage- bzw. Stabilisierungsfunktion im Wesentlichen von dem Substrat 106 bereitgestellt sein oder werden.
  • In verschiedenen Ausführungsbeispielen kann das Chipkartenmodul 200 über die Teilschichten 109a, 109b der Dielektrikumsschicht 109 hinaus noch weitere Teilschichten (nicht dargestellt) aufweisen. Beispielsweise können die Teilschichten 109a, 109b Materialien aufweisen, welche keine Haftmitteleigenschaften haben, und die weiteren Teilschichten können dielektrische Haftmittelschichten sein.
  • In verschiedenen Ausführungsbeispielen kann die erste Metallstruktur 108, z. B. die Antenne 108, auf der Dielektrikumsschicht 109b gebildet sein oder werden und mittels des Haftmittels 109a auf dem Substrat 106 angebracht sein oder werden.
  • In verschiedenen Ausführungsbeispielen kann die erste Metallstruktur 108 in die dielektrische Schicht 109, welche über der zweiten Hauptoberfläche 107 des Substrats 106 angeordnet sein kann, im Wesentlichen vollständig eingebettet sein, beispielsweise zwischen den Teilschichten 109a und 109b. Die Einbettung kann für die erste Metallstruktur 108, welche beispielsweise die Antenne 108 aufweisen kann, einen guten Schutz vor mechanischen Belastungen bereitstellen. Dadurch kann die erste Metallstruktur 108 von Beschädigungen besser geschützt sein.
  • In verschiedenen Ausführungsbeispielen kann nach dem Bilden der zweiten Teilschicht 109b und vor dem Bilden und/oder vor dem Anordnen der zweiten Metallstruktur 162 die mindestens eine Durchkontaktierung 160 gebildet sein oder werden, beispielsweise mittels Stanzens oder mittels eines Lasers.
  • In verschiedenen Ausführungsbeispielen kann nach dem Bilden der zweiten Teilschicht 109b und nach dem Anordnen der zweiten Metallstruktur 162 über der zweiten Teilschicht 109b die mindestens eine Durchkontaktierung 160 gebildet sein oder werden, beispielsweise mittels lithographischer und Ätzprozesse.
  • Wie in 2D dargestellt ist, kann das Chipkartenmodul 200, welches ein DIF-Chipkartenmodul 200 mit Drahtbond-Technologie bilden kann, in verschiedenen Ausführungsbeispielen ferner mindestens einen Chip 102, eine Verkapselung 170, eine Verbindungsstruktur 272 und eine Mehrzahl elektrisch leitender Verbindungen 168 aufweisen. Der Chip 102, die Verkapselung 170 und die leitenden Verbindungen 168 können den jeweiligen im Zusammenhang mit 1F und 1G beschriebenen Strukturen, Bauelementen usw. entsprechen.
  • Im Unterschied zu 1F und 1G können mittels im Wesentlichen aller leitender Verbindungen 168 Durchkontaktierungen gebildet sein oder werden, beispielsweise die mindestens eine Durchkontaktierung 160 und die mindestens eine Durchkontaktierung 270. Der Chip 102 kann mittels mindestens einer Durchkontaktierung 270 mit der ersten Metallstruktur 108 elektrisch leitend verbunden sein. Beispielsweise kann die elektrisch leitende Verbindung 168 mittels Bondens, beispielsweise mittels Drahtbondens, mit der ersten Metallstruktur 108, beispielsweise mittels Bondens, beispielsweise mittels Kaltbondens, mit der Schicht 166, elektrisch leitend verbunden sein oder werden. Der Chip 102 kann ferner mittels mindestens einer Durchkontaktierung 160 mit der zweiten Metallstruktur 162 elektrisch leitend verbunden sein. Beispielsweise kann die elektrisch leitende Verbindung 168 mittels Bondens, beispielsweise mittels Drahtbondens, mit der zweiten Metallstruktur 162, beispielsweise mittels Bondens, beispielsweise mittels Drahtbondens, mit der Schicht 166, elektrisch leitend verbunden sein oder werden.
  • Ähnlich wie in 1F und in 1G kann ein Anschluss der ersten Metallstruktur (z. B. der Antenne) 108 an den Chip 102 derart ausgeführt sein, dass sowohl von einem inneren Ende der, z. B. als flächige Spirale ausgeführten, Antenne 108, als auch von einem äußeren Ende der Antenne 108 eine elektrisch leitende Verbindung zum Chip 102, beispielsweise zu jeweils einem der Chipkontakte, bereitgestellt ist.
  • Im Unterschied zu 1F und 1G kann bei dem Chipkartenmodul 200 in verschiedenen Ausführungsbeispielen zum Herstellen einer elektrisch leitenden Verbindung zwischen dem äußeren Ende der Antenne 108 und dem Chip 102 eine Verbindungsstruktur 272 bereitgestellt sein oder werden. Die Verbindungsstruktur 272 kann elektrisch leitend sein, sie kann ein elektrisch leitfähiges Material, beispielsweise elektrisch leitfähige Tinte, aufweisen. Beispielsweise kann die Verbindungsstruktur 272 eine gedruckte elektrisch leitende Verbindung sein oder aufweisen. Die Verbindungsstruktur 272 kann in mindestens zwei Öffnungen der mindestens einen Durchkontaktierung 270 angeordnet sein und somit Teil (z. B. der leitende Teil) der jeweiligen Durchkontaktierung sein. Die eine der mindestens zwei Durchkontaktierungen 270 kann mit dem äußeren Ende der Antenne 108 elektrisch leitend verbunden sein, beispielsweise kann die Verbindungsstruktur 272 so gedruckt sein oder werden, dass ein elektrisch leitender Kontakt zwischen der Verbindungsstruktur 272 und der ersten Metallstruktur 108 gebildet wird oder ist. Die andere der mindestens zwei Durchkontaktierungen 270 kann elektrisch leitend mit einem Anschlussteil 1081 verbunden sein, welcher in derselben Ebene liegen kann wie die erste Metallstruktur und mit dieser gemeinsam gebildet sein oder werden kann. Beispielsweise kann die Verbindungsstruktur 272 so gedruckt sein oder werden, dass ein elektrisch leitender Kontakt zwischen der Verbindungsstruktur 272 und der ersten Metallstruktur 108 gebildet wird oder ist.
  • In verschiedenen Ausführungsbeispielen kann die Verbindungsstruktur 272 zwischen den beiden Durchkontaktierungen 270 über der ersten Hauptoberfläche 105 gebildet sein.
  • 2E zeigt eine Überlagerungsdarstellung von Strukturen in allen Ebenen des Chipkartenmoduls 200 aus 2A bis 2D gemäß verschiedenen realitätsnahen Ausführungsbeispielen. Der Begriff „realitätsnah” ist hier genauso zu verstehen wie oben im Zusammenhang mit 1G erläutert wurde.
  • In 2E sind alle Metallstrukturen 270, 108, 160, 272, 168 und 162 und der Chip 102 des Chipkartenmoduls 200 als einander überlagerte Draufsichten dargestellt. Im Wesentlichen entsprechen die dargestellten Bauteile, Strukturen usw. den in 1G dargestellten und im Zusammenhang damit erläuterten Bauteilen, Strukturen usw.
  • Im Unterschied zu 1G kann in einem Chipkartenmodul 200 in verschiedenen Ausführungsformen die Verbindungsstruktur 272 anstelle der weiteren Metallstruktur 114 angeordnet sein. Damit kann das äußere Ende der Antenne 108, wie in 2F beschrieben, mittels der Verbindungsstruktur 272 mit dem Chip 102 elektrisch leitend verbunden sein. Die Verbindungsstruktur 272 kann über der ersten Hauptoberfläche 105 so gebildet sein, dass sie von der mit dem äußeren Ende der Antenne 108 elektrisch leitend verbundenen Durchkontaktierung 270 bis zu einer der mindestens einen Durchkontaktierung 270 innerhalb einer innersten Windung 108i der ersten Metallstruktur 108 führt, von welcher aus eine elektrisch leitende Verbindung mittels des Anschlussteils 1081, beispielsweise in der Ebene der ersten Metallstruktur 108 verlaufend, bereitgestellt sein kann zu einem Bereich, der für ein elektrisch leitendes Verbinden, beispielsweise mittels der elektrisch leitenden Verbindung 168 in einer weiteren der mindestens einen Durchkontaktierung 270, geeignet ist. Ein geeigneter Bereich kann beispielsweise so angeordnet sein, dass die elektrisch leitende Verbindung 168 von dem Chipkontakt bis zu der Durchkontaktierung 270 geführt werden kann, ohne andere von den elektrisch leitenden Verbindungen 168 zu kreuzen. Eine elektrisch leitende Verbindung zwischen dem inneren Ende der Antenne 108 und einem Bereich, der für ein elektrisch leitendes Verbinden, beispielsweise mittels einer der elektrisch leitenden Verbindungen 168 in einer der mindestens einen Durchkontaktierung 270, geeignet ist, kann beispielsweise mittels des Teils 108c der ersten Metallstruktur 108 bereitgestellt sein. Anders ausgedrückt kann sich die Antenne 108, von ihrer innersten Windung 108i ausgehen, so weit in Richtung zu dem Chip 102 erstrecken, dass sie dort mittels einer der Mehrzahl von elektrisch leitenden Verbindungen 168, beispielsweise mittels Drahtbondens, elektrisch leitend kontaktiert werden kann.
  • Anders ausgedrückt kann die Antenne 108 samt ihren Anschlüssen im Wesentlichen in der Ebene der ersten Metallstruktur 108 liegen und mittels Durchkontaktierungen elektrisch leitend verbunden sein, abgesehen von den leitenden Verbindungen 168 und der Verbindungsstruktur 272, welche, das äußere Ende der Antenne 108 elektrisch kontaktierend und die Windungen der Antenne 108 kreuzend, über der ersten Hauptoberfläche 105 des Substrats 106 verlaufen kann bis in einen Bereich innerhalb der innersten Windung 108i der Antenne 108.
  • 3 zeigt ein Kontaktfeld 162 eines Chipkartenmoduls 300 gemäß verschiedenen Ausführungsbeispielen. Ware für das Chipkartenmodul 300 eine Schnittzeichnung analog zu den Schnittzeichnungen 1C bis 1F oder 2C und 2D bereitgestellt, würde 3 eine Ansicht von unten des Chipkartenmoduls 300 darstellen.
  • Das Chipkartenmodul 300 kann abgesehen von den hier beschriebenen Unterschieden im Wesentlichen einem der oben beschriebenen Chipkartenmodule 100, 200 entsprechen, und die Bauteile und Strukturen werden hier entsprechend samt ihren Bezugszeichen in den genannten Figuren verwendet.
  • Für eine elektrisch leitende Verbindung zwischen dem äußeren Ende der Antenne 108 und dem Chip 102 kann in verschiedenen Ausführungsbeispielen des Chipkartenmoduls 300 weder die weitere Metallstruktur 114 noch die Verbindungsstruktur 272 genutzt werden, sondern eine kontaktfeldseitige Struktur 374.
  • Das Kontaktfeld 162 kann im Wesentlichen gemäß dem Standard ISO-7816 gebildet sein, wie oben beschrieben. Allerdings kann das Kontaktfeld zusätzlich zu den einzelnen Kontakten des Kontaktfelds 162, welche für eine physische und elektrische Kontaktierung des Chips 102 mittels eines externen Lesegeräts genutzt werden können, die kontaktfeldseitige Struktur 374 aufweisen, welche genutzt sein oder werden kann, um eine elektrisch leitende Verbindung zwischen dem äußeren Ende der ersten Metallstruktur 108 und dem Chip 102 bereitzustellen. Die kontaktfeldseitige Struktur 374 kann so angeordnet sein, dass sie eine Kontaktierung und einen Datentransfer zwischen dem Chip 102 und einem externen Lesegerät mittels des Kontaktfelds 162 nicht beeinträchtigt.
  • Für einen elektrisch leitenden Kontakt zwischen der kontaktfeldseitigen Struktur 374 und dem Chip 102 kann ferner eine Durchkontaktierung zwischen der kontaktfeldseitigen Struktur 374 und der ersten Hauptoberfläche 105 bereitgestellt sein, beispielsweise durch das Substrat 106 und die Dielektrikumsschicht 109 hindurch. Die Durchkontaktierung zum Verbinden der kontaktfeldseitigen Struktur 374 mit dem Chip 102 kann also im Wesentlichen wie die Durchkontaktierung 160 ausgebildet sein oder werden. Die kontaktfeldseitige Struktur 374 kann auf der Seite, auf welcher die Durchkontaktierung erfolgt, mit der Schicht 166 versehen sein. Die elektrisch leitende Verbindung zwischen der kontaktfeldseitigen Struktur 374 und dem Chip 102 kann beispielsweise mittels einer von der Mehrzahl der elektrisch leitenden Verbindungen 168 gebildet sein oder werden.
  • Eine elektrisch leitende Verbindung zwischen der kontaktfeldseitigen Struktur 374 und dem äußeren Ende der Antenne 108 kann in verschiedenen Ausführungsbeispielen mittels einer Durchkontaktierung gebildet sein. Die Durchkontaktierung kann in der Dielektrikumsschicht 109 bzw. in der Teilschicht 109b ausgebildet sein. Sie kann beispielsweise ähnlich der Durchkontaktierung 110 in 1A bis 1G gebildet sein, mit dem Unterschied, dass sie nicht durch das Substrat 106 hindurch gebildet ist, sondern durch die Dielektrikumsschicht 109.
  • In verschiedenen Ausführungsbeispielen kann das innere Ende der Antenne 108 beispielsweise wie in 2D und 2E dargestellt und beschrieben mit dem Chip 102 verbunden sein.
  • 4 zeigt ein Verfahren 400 zum Herstellen eines Chipkartenmoduls gemäß verschiedenen Ausführungsbeispielen.
  • Das Verfahren 400 kann ein Bereitstellen eines Substrats mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche aufweisend (in 4010). Ferner kann das Verfahren ein Bilden einer ersten Metallstruktur über der zweiten Hauptoberfläche des Substrats aufweisen (in 4020), sowie ein Bedecken der ersten Metallstruktur mit einem elektrisch isolierenden Material (in 4030), ein Bilden einer Mehrzahl von Durchkontaktierungen in dem Substrat und/oder in dem elektrisch isolierenden Material (in 4040), ein Bilden einer zweiten Metallstruktur über dem elektrisch isolierenden Material (in 4050), ein Anordnen eines Chips über der ersten Hauptoberfläche des Substrats (in 4060), ein elektrisch leitendes Verbinden des Chips mit der ersten Metallstruktur mittels mindestens einer ersten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen (in 4070), und ein elektrisch leitendes Verbinden des Chips mit der zweiten Metallstruktur mittels mindestens einer zweiten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen (in 4080).
  • In verschiedenen Ausführungsbeispielen kann die Mehrzahl von Durchkontaktierungen mittels Stanzens gebildet werden. Alternativ kann die Mehrzahl von Durchkontaktierungen mittels Ätzens, Laserbohrens oder Bohrens gebildet sein. Die erste und die zweite Durchkontaktierung können mittels desselben Verfahrens gebildet werden, oder die erste Durchkontaktierung kann mittels eines anderen Verfahrens gebildet werden als die zweite Durchkontaktierung.
  • In verschiedenen Ausführungsbeispielen kann die zweite Metallstruktur über dem elektrisch isolierenden Material mittels Auflaminierens gebildet sein oder werden. Die zweite Metallstruktur kann beispielsweise mittels Kalt- oder Heißlaminierens über, beispielsweise auf, das elektrisch isolierende Material aufgebracht werden. Das elektrisch isolierende Material kann beispielsweise ein Haftmittel, z. B. einen Klebstoff, aufweisen, welches nach dem Laminiervorgang die zweite Metallstruktur haftend mit dem elektrisch isolierenden Material und mit dem Substrat haftend verbindet.
  • In verschiedenen Ausführungsbeispielen kann der Chip mit der zweiten Metallstruktur mittels Drahtbondens elektrisch leitend verbunden werden. Das Drahtbonden kann beispielsweise ein Heißbonden des Drahts an die zweite Metallstruktur und an den Chip, beispielsweise an einen Chipkontakt des Chips, aufweisen. Anstelle eines direkten Drahtbondens des Drahts an die zweite Metallstruktur kann der Draht an eine Schicht gebondet werden, welche auf der zweiten Metallstruktur angeordnet sein kann, beispielsweise eine Schicht zum Schutz vor Korrosion. Der Draht kann beispielsweise Gold aufweisen oder überwiegend aus Gold bestehen.
  • In verschiedenen Ausführungsbeispielen kann der Chip mit der ersten Metallstruktur mittels Drahtbondens elektrisch leitend verbunden werden. Das Drahtbonden kann beispielsweise ein Heißbonden des Drahts an die erste Metallstruktur und an den Chip, beispielsweise an einen Chipkontakt des Chips, aufweisen. Anstelle eines direkten Drahtbondens des Drahts an die erste Metallstruktur kann der Draht an eine Schicht gebondet werden, welche auf der ersten Metallstruktur angeordnet sein kann, beispielsweise eine Schicht zum Schutz vor Korrosion. Der Draht kann beispielsweise Gold aufweisen oder überwiegend aus Gold bestehen.
  • Weitere vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus den Beschreibungen der Chipkartenmoduls, und umgekehrt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Standard ISO 7816 [0090]
    • Standard ISO-7816 [0127]

Claims (20)

  1. Chipkartenmodul, aufweisend: • ein Substrat mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche, wobei das Substrat mehrere Durchkontaktierungen aufweist, die sich durch das Substrat von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche erstrecken; • einen Chip über der ersten Hauptoberfläche des Substrats; • eine erste Metallstruktur über der zweiten Hauptoberfläche des Substrats; • elektrisch isolierendes Material, das die erste Metallstruktur bedeckt; • eine zweite Metallstruktur über dem elektrisch isolierenden Material, wobei die zweite Metallstruktur mittels des elektrisch isolierenden Materials von der ersten Metallstruktur elektrisch isoliert ist; • wobei der Chip mittels mindestens einer ersten Durchkontaktierung der mehreren Durchkontaktierungen mit der ersten Metallstruktur elektrisch leitend verbunden ist; und • wobei der Chip mittels mindestens einer zweiten Durchkontaktierung der mehreren Durchkontaktierungen mit der zweiten Metallstruktur elektrisch leitend verbunden ist.
  2. Das Chipkartenmodul gemäß Anspruch 1, • wobei das elektrisch isolierende Material mindestens eine dritte Durchkontaktierung aufweist; und • wobei die erste Metallstruktur mittels der mindestens einen dritten Durchkontaktierung mit der zweiten Metallstruktur elektrisch leitend verbunden ist.
  3. Das Chipkartenmodul gemäß Anspruch 1 oder 2, wobei die erste Metallstruktur eine Antenne aufweist.
  4. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 3, wobei die zweite Metallstruktur ein Kontaktfeld aufweist.
  5. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 4, wobei die zweite Metallstruktur eine kontaktfeldseitige Struktur aufweist, welche mittels einer Durchkontaktierung durch das elektrisch isolierende Material mit der ersten Metallstruktur elektrisch leitend verbunden ist.
  6. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 5, wobei die erste Durchkontaktierung sich nur durch das Substrat erstreckt.
  7. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 5, wobei die erste Durchkontaktierung sich durch das Substrat und durch das elektrisch isolierende Material erstreckt.
  8. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 7, wobei die zweite Durchkontaktierung sich durch das Substrat und durch das elektrisch isolierende Material erstreckt.
  9. Das Chipkartenmodul gemäß einem der Ansprüche 3 bis 8, ferner eine elektrisch leitende Struktur aufweisend, welche zumindest teilweise über der ersten Hauptoberfläche angeordnet ist, wobei die Antenne mit dem Chip mittels der elektrisch leitenden Struktur elektrisch leitend verbunden ist.
  10. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 9, wobei die zweite Durchkontaktierung einen gebondeten Draht aufweist.
  11. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 10, wobei die erste Durchkontaktierung einen gebondeten Draht aufweist.
  12. Das Chipkartenmodul gemäß einem der Ansprüche 10 oder 11, wobei der gebondete Draht Gold aufweist.
  13. Das Chipkartenmodul gemäß einem der Ansprüche 1 bis 12, wobei die zweite Metallstruktur Kupfer aufweist.
  14. Chipkarte, aufweisend: • das Chipkartenmodul gemäß einem der Ansprüche 1 bis 13; und • einen Chipkartenkörper; • wobei das Chipkartenmodul in einer Öffnung des Chipkartenkörpers angeordnet ist.
  15. Verfahren zum Herstellen eines Chipkartenmoduls, aufweisend: • Bereitstellen eines Substrats mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche; • Bilden einer ersten Metallstruktur über der zweiten Hauptoberfläche des Substrats; • Bedecken der ersten Metallstruktur mit einem elektrisch isolierenden Material; • Bilden einer Mehrzahl von Durchkontaktierungen in dem Substrat und/oder in dem elektrisch isolierenden Material; • Bilden einer zweiten Metallstruktur über dem elektrisch isolierenden Material; • Anordnen eines Chips über der ersten Hauptoberfläche des Substrats; • elektrisch leitendes Verbinden des Chips mit der ersten Metallstruktur mittels mindestens einer ersten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen; und • elektrisch leitendes Verbinden des Chips mit der zweiten Metallstruktur mittels mindestens einer zweiten Durchkontaktierung von der Mehrzahl von Durchkontaktierungen.
  16. Das Verfahren gemäß Anspruch 15, wobei die Durchkontaktierungen sich mindestens durch das Substrat von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche erstrecken.
  17. Das Verfahren gemäß Anspruch 15 oder 16, wobei das Bilden der Mehrzahl von Durchkontaktierungen ein Stanzen aufweist.
  18. Das Verfahren gemäß einem der Ansprüche 15 bis 17, wobei das Bilden der zweiten Metallstruktur über dem elektrisch isolierenden Material ein Auflaminieren einer Metallschicht aufweist.
  19. Das Verfahren gemäß einem der Ansprüche 15 bis 18, wobei das elektrisch leitende Verbinden des Chips mit der zweiten Metallstruktur ein Drahtbonden aufweist.
  20. Das Verfahren gemäß einem der Ansprüche 15 bis 19, wobei das elektrisch leitende Verbinden des Chips mit der ersten Metallstruktur ein Drahtbonden aufweist.
DE102014107299.5A 2014-05-23 2014-05-23 Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls Active DE102014107299B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014107299.5A DE102014107299B4 (de) 2014-05-23 2014-05-23 Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
US14/719,374 US10198684B2 (en) 2014-05-23 2015-05-22 Smart card module, smart card, and method for producing a smart card module
CN201510266939.7A CN105095950B (zh) 2014-05-23 2015-05-22 芯片卡模块、芯片卡和用于制造芯片卡模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014107299.5A DE102014107299B4 (de) 2014-05-23 2014-05-23 Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls

Publications (2)

Publication Number Publication Date
DE102014107299A1 true DE102014107299A1 (de) 2015-11-26
DE102014107299B4 DE102014107299B4 (de) 2019-03-28

Family

ID=54431611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107299.5A Active DE102014107299B4 (de) 2014-05-23 2014-05-23 Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls

Country Status (3)

Country Link
US (1) US10198684B2 (de)
CN (1) CN105095950B (de)
DE (1) DE102014107299B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019202720A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit direkter oder indirekter Kontaktierung
WO2023089349A1 (en) * 2021-11-18 2023-05-25 Linxens Holding Dual interface electronic module with value-add component and manufacturing method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11907791B2 (en) * 2013-01-18 2024-02-20 Amatech Group Lijited Smart cards with metal layer(s) and methods of manufacture
EP2892012A1 (de) * 2014-01-06 2015-07-08 Gemalto SA Elektronisches Modul, sein Herstellungsverfahren und dieses Modul umfassende elektronische Vorrichtung
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
FR3047101B1 (fr) * 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN107027239A (zh) * 2016-02-02 2017-08-08 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
SG11201807340SA (en) * 2016-03-01 2018-09-27 Cardlab Aps A circuit layer for an integrated circuit card
CN106203594A (zh) * 2016-07-11 2016-12-07 关其格 一种防水rfid标签
CN106156838A (zh) * 2016-07-11 2016-11-23 关其格 一种rfid标签

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046407A1 (de) * 2008-09-09 2010-03-18 Infineon Technologies Ag Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
US20140063723A1 (en) * 2012-08-30 2014-03-06 YoungHoon Ro Package substrates, semiconductor packages having the package substrates, and methods for fabricating the semiconductor packages

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632813C2 (de) 1996-08-14 2000-11-02 Siemens Ag Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte
CN101228539A (zh) 2004-06-30 2008-07-23 Nxp股份有限公司 插入夹持器的芯片卡
DE102006018874A1 (de) * 2006-04-24 2007-10-25 Infineon Technologies Ag Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
DE102011056326B4 (de) * 2011-12-13 2019-04-04 Infineon Technologies Ag Chipkarten-Kontaktfeld-Anordnung
US8991711B2 (en) 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046407A1 (de) * 2008-09-09 2010-03-18 Infineon Technologies Ag Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
US20140063723A1 (en) * 2012-08-30 2014-03-06 YoungHoon Ro Package substrates, semiconductor packages having the package substrates, and methods for fabricating the semiconductor packages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Standard ISO 7816
Standard ISO-7816

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019202720A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit direkter oder indirekter Kontaktierung
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
WO2023089349A1 (en) * 2021-11-18 2023-05-25 Linxens Holding Dual interface electronic module with value-add component and manufacturing method thereof

Also Published As

Publication number Publication date
US10198684B2 (en) 2019-02-05
CN105095950B (zh) 2018-10-19
DE102014107299B4 (de) 2019-03-28
US20150339565A1 (en) 2015-11-26
CN105095950A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
DE102014107299B4 (de) Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE102016107982A1 (de) Chipkartenmodul, Chipkarte und Verfahren zum Bilden eines Chipkartenmoduls
DE102009005570B4 (de) Verfahren zum Herstellen einer Antenne auf einem Substrat
DE102013109976A1 (de) Chipkartenmodul-Anordnung, Chipkarte, Verfahren zum Herstellen einer Chipkartenmodul-Anordnung und Verfahren zum Herstellen einer Chipkarte
DE102006060719A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
EP1388121B1 (de) Verfahren und halbzeug zur herstellung einer chipkarte mit spule
DE60133429T2 (de) Verdrahtungssubstrat, seine Herstellung und Halbleiterbauteil
DE102008046407B4 (de) Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
DE102016110780A1 (de) Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
WO2011003647A1 (de) Leiterplatte
WO2009153129A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102016114199B4 (de) Chipkartenmodul, chipkarte, chipkartenanordnung, verfahren zum ausbilden eines chipkartenmoduls und verfahren zum ausbilden einer chipkarte
DE102013103365B4 (de) Datenträger zur kontaktlosen Datenübertragung und Verfahren zur Herstellung eines solchen Datenträgers
DE102012013920A1 (de) Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
DE102014101408B4 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE102016106698A1 (de) Chipkarte und Verfahren zum Herstellen einer Chipkarte
DE102009040627A1 (de) Verfahren zum Herstellen eines elektronischen Systems
EP2491582B1 (de) Verfahren zum herstellen von durchkontaktierungen
DE102007028357A1 (de) Transponderkarte
DE102011050424B4 (de) Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte
DE102016113543A1 (de) Kontakt-Smartcard
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
EP2930664B1 (de) Chipmodul mit Umverdrahtungsschicht
WO2016030195A1 (de) Verfahren zur herstellung eines mehrschichtsubstrats und mehrschichtsubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative