CN105095950B - 芯片卡模块、芯片卡和用于制造芯片卡模块的方法 - Google Patents

芯片卡模块、芯片卡和用于制造芯片卡模块的方法 Download PDF

Info

Publication number
CN105095950B
CN105095950B CN201510266939.7A CN201510266939A CN105095950B CN 105095950 B CN105095950 B CN 105095950B CN 201510266939 A CN201510266939 A CN 201510266939A CN 105095950 B CN105095950 B CN 105095950B
Authority
CN
China
Prior art keywords
metal structure
chip
chip card
main surface
card module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510266939.7A
Other languages
English (en)
Other versions
CN105095950A (zh
Inventor
F·皮施纳
A·海默尔
J·波尔
W·申德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105095950A publication Critical patent/CN105095950A/zh
Application granted granted Critical
Publication of CN105095950B publication Critical patent/CN105095950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

在不同的实施例之中提供了一种芯片卡模块。所述芯片卡模块能够包括具有第一主表面和第二主表面的基体，其中，所述基体能够包括多个通孔接触，它们穿过所述基体从所述第一主表面延伸至所述第二主表面。此外，所述芯片卡模块能够包括芯片、以及在所述基体的第二主表面之上的第一金属结构、覆盖所述第一金属结构的电绝缘的材料和在所述电绝缘的材料之上的第二金属结构，其中，所述第二金属结构能够借助于所述电绝缘材料与所述第一金属结构电绝缘。所述芯片能够借助于所述多个通孔接触中的至少一个第一通孔接触与所述第一金属结构导电地加以连接，并且所述芯片能够借助于所述多个通孔接触之中的至少一个第二通孔接触与所述第二金属结构导电地连接。

Description

芯片卡模块、芯片卡和用于制造芯片卡模块的方法
技术领域
本发明涉及一种芯片卡模块、一种芯片卡和一种用于制造芯片卡模块的方法。
背景技术
通常来说能够针对芯片卡依据特定的实施形式得出较宽的应用领域。芯片卡或者亦称作智能卡或者集成电路卡(ICC)能够包括具有至少一个芯片的集成的芯片卡模块(亦称作芯片模块)。该芯片卡模块能够被设置在芯片卡主体之中。
芯片卡能够为所谓的“双接口”-芯片卡(DIF-芯片卡)，即该芯片卡既能够包括例如设置在芯片卡模块之上的为了将该芯片卡与诸如读卡器装置的装置电连接的接触面结构，也能够包括用于例如借助于无线电波的使用来实现的芯片卡的数据交换或者能源供应的感应的无线的通信的装置，该用于无线的通信的装置也能够描述为用于无线的数据传输的接口、无线接口、CL接口或者CL入口。
非接触接口能够例如设置在芯片卡主体之中的天线。该天线将被描述为芯片卡主体天线或者增益天线。该芯片卡主体天线能够如此地加以设置，从而使得在该芯片卡主体天线和外部的装置之间能够实现非接触的数据传输。换句话说，该增益天线能够如此地加以设置，从而使得其能够从该芯片卡的外部接收电磁的信息和能量并且在那得以发送。此外，该非接触接口能够包括在芯片卡模块之中的天线。该增益天线能够与该芯片卡模块的天线电感地加以耦合或者电容地加以耦合。换句话说，该芯片卡模块的天线能够如此地加以设置，从而使得其借助于与增益天线的感应而能够交换信息和能量。该芯片卡模块的天线还能够与该芯片导电地加以连接。
因此，非接触的数据传输能够在外部的装置和芯片(从外部的装置至芯片和/或从芯片至外部的装置)之间借助于增益天线得以实现。该天线处于芯片卡模块之中并且与芯片导电地加以连接。
概括性地加以描述：例如借助于外部的读卡器所提供的从该卡的外部的信息将被传输至至少一个芯片，通过将该信息首先电感地借助于增益天线传输至芯片卡模块之中的天线。由在芯片卡模块之中的天线能够将该信息借助于导电的连接传输至该芯片。
在相反的方向之上，通过由芯片借助于导电的连接将电感地从增益天线所接收的信息传输至芯片卡模块之中的天线，从而能够将信息从芯片向卡的外部传输例如传输至外部的读卡器。由该增益天线能够将信息例如以电磁辐射的形式例如无线电波如此地加以辐射，从而使得其由外部的读卡器电感低能够加以接收。
用于电感地与增益天线耦合的设置在芯片卡模块之上的天线的技术也被称作模块上线圈技术。由于在天线和芯片之间的导电的连接的缘故，天线和芯片典型地能够设置在该基体的同一侧之上。
典型地，通过使用光纤增强的环氧树脂的基体能够制造使用金属丝键合技术的双接口芯片卡，该基体在双侧的主侧之上加以金属化层压并且包括描述为PTH-通孔或者PTH(相应于英语的概念“plated through hole：电镀的通孔”)的金属化层压的通孔开口。该类型的基体能够具有好的机械负载性。
然而，由于基于昂贵的光纤增强的环氧树脂的基体和在主侧以及金属层压的过孔之上的金属层压的产生，使得制造成本高企。
其他类型的基体，例如基于具有双侧的金属层的聚对苯二甲酸乙二酯(PET)的基体是物美价廉的，然而并不能适用于利用金金属丝的金属丝键合方法，例如热键合，这是因为PET材料的热稳定性对于金属丝键合方法来说太低了，在金属丝键合方法之中通常温度将达到超过180℃的典型的温度。
发明内容
在不同的实施例之中能够提供物美价廉的基体，例如包括物美价廉的聚合物诸如PET或者基本上有其所组成的基体。该基体能够双侧地设置有金属化层。该基体能够与附加的金属化层相互组合，该些附加的金属化层涂覆例如叠加在所述基体之上。由金属层压的基体和附加的金属化层的组合能够比传统的例如光纤增强的基体更加物美价廉并且相较于传统的有利的基体，用于借助于金键合金属丝所适于处理的基体更加合适。例如，诸如金金属丝的金属丝将被键合在附加的金属化层之上。
此外，在利用由金属化分层的基体和附加的依据不同的实施例的金属化层的组合的芯片卡模块之中，所述天线能够包括的所述金属化层的至少一个能够设置在所述芯片卡模块的多个内层之间。因此能够提供好的机械保护以及相应的鲁棒的设计方案。
在不同的实施例之中能够提供一种用于制造用于模块上线圈的双接口芯片卡模块的物美价廉并且鲁棒的基体组合，该芯片卡模块适于键合金属丝。
换句话说在不同的实施例之中，能够借助于附加的金属层如此地来补充的物美价廉的基体，从而使得其适于(金的)键合金属丝。所述附加的金属层能够设置在所述基体之上或者上面，例如堆叠，并且所述基体组合能够适于为模块上线圈的双接口芯片卡模块。
在不同的实施例中提出了一种芯片卡模块。所述芯片卡模块包括具有第一主表面和与所述第一主表面相对置的第二主表面的基体，其中，所述基体包括多个通孔接触，所述多个通孔接触穿过所述基体从所述第一主表面延伸至所述第二主表面。此外，所述芯片卡模块能够包括在所述基体的所述第一主表面之上的芯片；在所述基体的所述第二主表面之上的第一金属结构；覆盖所述第一金属结构的电绝缘的材料；在所述电绝缘的材料之上的第二金属结构，其中，所述第二金属结构借助于所述电绝缘材料与所述第一金属结构电绝缘。所述芯片能够借助于所述多个通孔接触之中的至少一个第一通孔接触与所述第一金属结构导电地加以连接；并且所述芯片借助于所述多个通孔接触之中的至少一个第二通孔接触与所述第二金属结构导电地加以连接。
在一个设计方案之中，所述电绝缘材料包括至少一个第三通孔接触；其中，所述芯片借助于所述至少一个第三通孔接触与所述第二金属结构导电地加以连接。
在又一个设计方案之中，所述第一金属结构包括天线。
在又一个设计方案之中，所述第二金属结构包括接触区域。
在又一个设计方案之中，接触区侧向结构能够构造在所述第二金属结构的侧面，接触区侧向结构借助于通孔接触穿过所述电绝缘材料与第一金属结构导电地加以连接。
在又一个设计方案之中，所述第一通孔接触仅穿过所述基体加以延伸。
在又一个设计方案之中，所述第一通孔接触穿过所述基体并且穿过所述电绝缘的材料加以延伸。
在又一个设计方案之中，所述第二通孔接触穿过所述基体并且穿过所述电绝缘的材料加以延伸。
在又一个设计方案之中，所述芯片卡模块还包括导电的结构，其至少部分地被设置在所述第一主表面之上，其中，所述天线与所述芯片借助于所述导电的结构导电地加以连接。
在又一个设计方案之中，设置在所述第一主表面之上的所述导电的结构能够为金属结构，该金属结构借助于层压设置在所述第一主表面之上。
在又一个设计方案之中，设置在所述第一主表面之上的所述导电的结构能够为导电的焊锡，其借助于冲孔设置在所述第一主表面之上。
在又一个设计方案之中，所述第二通孔接触能够包括键合的金属丝。
在又一个设计方案之中，所述第一通孔接触能够包括键合的金属丝。
在又一个设计方案之中，所述键合的金属丝包括金。
在又一个设计方案之中，所述第二金属结构包括铜。
在不同的实施例中提出了一种芯片卡。该芯片卡能够包括芯片卡模块；以及芯片卡主体。所述芯片卡模块被设置在所述芯片卡主体的一个开口之中。
在不同的实施例中提出了一种用于制造芯片卡模块的方法。该方法能够包括提供具有第一主表面和与所述第一主表面相互对置的第二主表面的基体；以及在所述基体的所述第二主表面之上形成第一金属结构；以电绝缘的材料覆盖所述第一金属结构；在所述基体和/或在所述电绝缘的材料之中形成多个通孔接触；在所述电绝缘的材料之上形成第二金属结构，其中所述第二金属结构借助于所述电绝缘的材料与所述第一金属结构电绝缘；在所述基体的所述第一主表面之上设置芯片；借助于所述多个通孔接触之中的至少一个第一通孔接触将所述芯片与所述第一金属结构导电地加以连接；以及借助于所述多个通孔接触之中的至少一个第二通孔接触将所述芯片与所述第二金属结构导电地加以连接。
在一个设计方案之中，所述通孔接触至少穿过所述基体从所述第一主表面延伸到所述第二主表面。
在又一个设计方案之中，所述多个通孔接触的形成包括冲孔。
在又一个设计方案之中，所述第二金属结构在所述电绝缘材料之上的形成包括金属层的层压。
在又一个设计方案之中，所述芯片与所述第二金属结构的导电的连接包括金属丝键合。
在又一个设计方案之中，所述芯片与所述第一金属结构的导电的连接包括金属丝键合。
附图说明
本发明的多个实施例在附图中加以示出并且接下来将详细地加以阐述。
其中：
图1A至图1F示意性地示出了依据不同的实施例的在其制造的不同的阶段之中的芯片卡模块的截面图；
图1G示出了图1A至图1F中的芯片卡模块的结构的堆叠图示；
图2A至图2D示意性地示出了依据不同的实施例的在其制造的不同的阶段之中的芯片模块的截面图；
图2E示出了出自图2A至图2D的芯片卡模块的结构的叠加图示；
图3示出了依据不同的实施例的芯片卡模块的接触区域；以及
图4示出了依据不同的实施例的用于制造芯片卡模块的方法。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
具体实施方式
在接下来的详细的描述之中将参照所附的附图来进行，其中一部分用于示出具体的实施形式，在其中的图示之中能够实施该发明。在该些图示之中，方向术语如“上”、“下”、“前”、“后”、“更前”、“更后”等用于参照所描述的图(多个图)的方向。因为实施例的组件能够被定位在许多不同的方向之上，所以方向术语是为了说明之用途而非以任何方式来加以限制。应当理解，其他实施形式也能够加以利用并且能够进行结构或逻辑上的修改而不脱离本发明的范围。应当理解，本文所描述的各种示例性实施方式的特征能够彼此结合，除非另外特别说明的除外。下面的详细的描述因此不应当被解释为限制性的，并且本发明的范围由所附的权利要求来加以限定。
在本说明书的范围之中，概念“相连接”、“连接”以及“耦合”被用于描述直接地以及间接地相连接，直接的或者间接地连接以及直接地或者间接地耦合。在附图中将有利地以相同的附图标记来标注相同的或者相似的元件。
图1A至图1F示意性地示出了依据不同的实施例的在其制造的不同阶段期间的芯片卡模块100的截面图图示。其中如此地示出为了清晰地示出的重要的结构，而不是将其在芯片卡模块100之中以横截面视图来设置，尽管一个或者多个结构在一个具有接近实际的装置(例如在图1G之中)的实施例之中并不处于同一平面或者它们仅仅相交。
在不同的实施例之中，该芯片卡模块100如在图1A之中所示出的那样能够包括具有第一主表面105和与该第一主表面相对置的第二主表面107的基体106。
该基体106能够具有介电材料或者基本上由其所组成。该介电材料能够是物美价廉的，其例如能够为塑料材料，例如聚合物。该聚合物例如能够为聚酯，例如PET或聚萘二甲酸(PEN)或聚酰亚胺(PI)。替代地，该基体106能够包括另一种物美价廉的介电材料。
在不同的实施例之中，该芯片卡模块100能够包括第一金属结构108。该第一金属结构108能够例如部分地或者完全地由天线108所组成。该第一金属结构能够例如设置在基体106的第二主表面107之上。该第一金属结构108能够被设置在一个平面之中，该平面基本上与该第二主表面107平行地加以走向。
第一金属结构108能够包括导电的材料。该导电的材料包括或者有以下材料中的至少一种所组成：金属、金属材料、合金、金属间化合物、铜、铝、钛、氮化钛、钨、金、银、镍、锌、铝硅合金。
第一金属结构108能够借助于在基体106之上所形成的层和该层的蚀刻例如借助于铜蚀刻技术或者借助于铝蚀刻技术来形成或者加以构造。
在不同的实施例之中，第一金属结构108(例如天线108)能够包括单个的电导体或者基本上由其所组成。第一金属结构108能够如此地设置在一个平面之中，使得其围绕该区域，例如围绕矩形或者正方形区域。在不同的实施例之中，第一金属结构108能够如其在图1G中所示出的那样被形成或者构造为围绕矩形或者正方形区域的扁平螺旋。
在不同的实施例之中，该芯片卡模块100包括另一个金属结构114，例如结构化的另一个金属结构114。该另一个金属结构114能够被设置在基体106的第一主表面105之上。
另一个金属结构114能够借助于在基体106之上的金属层的形成和该金属层的蚀刻来形成或者加以构造。
在不同的实施例之中，该基体106能够包括至少一个通孔接触110、160(对于通孔接触160来说请参见图1B)。
在通孔接触之中设置开口，该开口穿过该材料地加以构造，例如借助于冲孔、蚀刻、激光打孔或者钻孔来形成，并且如此地加以设置，使得通过该些开口能够导通电流，例如借助于导电的涂层，例如沿着该开口的内表面，或者借助于导体例如金属丝或者针，其安装在该开口之中。为了简便起见也将随后设置有导体或者导电的涂层的开口描述为通孔接触，例如图1B之中的通孔接触160，在其中刚好设置有图1F之中的导电的连接168。
通孔接触110能够包括导电的材料或者基本上由其所组成。例如，该开口的内表面能够导电地加以涂覆，例如金属化或者该开口能够借助于导电的材料来加以填充。在不同的实施例之中，该通孔接触110、160能够具有在约0.3mm至1.5mm范围内的直径，例如具有约0.5mm至1mm范围内的直径。
在不同的实施例之中能够借助于该通孔接触110来在第一金属结构108和另外的金属结构114之间制造或者被制造导电的连接。
如在图1B中所示出的那样，在不同的实施例之中该芯片卡模块100能够具有由电绝缘的材料所制成的层109，亦被描述为介电层109。
该电绝缘材料109能够覆盖第一金属结构108。
在不同的实施例之中，该介电层109能够包括介电质，例如为聚合物例如硅树脂、聚对苯二甲酸乙酯(PET)、聚氯乙烯(PVC)或聚碳酸酯(PCB)。该介电层109能够包括胶黏剂，例如粘结材料例如硅树脂。该介电层109能够例如具有胶黏剂例如粘结材料，该粘结材料能够被用于将第二金属结构162(参见图1C)层压在第一金属结构108和基体106之上，例如为能够被用于冷层压的粘结材料或者例如为在加热到其熔点之上之后例如在层压过程之中其粘结作用的热塑胶，其中，该粘结作用也能够在该介电层109冷却之后继续保持。
在不同的实施例之中，该芯片卡模块100能够具有通孔接触160，其穿过该基体106和介电层109地加以形成或者构造。
如在图1C中所示出的那样，该芯片卡模块100在不同的实施例之中能够包括第二金属结构162。该第二金属结构162能够被设置在介电层109之上。其中，该第二金属结构162如此地加以设置，使得其至少基本上覆盖该通孔接触160的开口的下部末端，该末端被设置在该介电层109之中。
该第二金属结构162能够为金属层，例如铜层或者铜合金层，或者基本上由金属所组成。其能够例如包括Cu、Al、Au、Ag、Pt、Ti、Ni、Sn、Zn和Pb的至少一种金属。
该第二金属结构162能够具有在约5μm至约100μm范围内的厚度，例如在约10μm至约50μm范围内的厚度，例如在约12μm至约30μm范围内的厚度。
在不同的实施例之中，该第二金属结构162能够被层压在基体106的第二主表面107和第一金属结构108之上，例如借助于被构造为胶黏剂例如粘结材料的介电层109。换句话说，该第二金属结构162能够借助于胶黏剂109而粘结在第二主表面107和第一金属结构108之上。该第二金属结构162能够如此地被设置在第一金属结构108之上，使得不会在第一金属结构108和第二金属结构162之间形成任何直接的导电接触。换句话说，该介电层109能够如此地设置在第一金属结构108和第二金属结构162之间，使得该介电层使得第一金属结构108相对于第二金属结构162电绝缘。
如在图1D中所示的那样，该第二金属结构162能够在不同的实施例中不同地加以结构化。在第二金属结构162的结构之中还能够结构化一个介电层109。该第二金属结构的结构以及可能的介电层109能够借助于光刻和蚀刻方法来实现。例如，在第二金属结构162和可能的在介电层109之中能够设置例如以开口、沟槽等为形式的非导电结构164。
在不同的实施例之中能够借助于第二金属结构162的结构化来形成具有多个电接触的接触区域(参见例如图1G、图2E、图3和相应的所属的说明)，借助于非导电结构164使得它们相互电绝缘。
如在图1E之中所示出的那样，在该芯片卡模块100的裸露的金属面之上能够设置有层166。该层166能够例如朝向第一主表面105和/或朝向第二主表面107地加以设置。概括地讲，该层166能够从第一主表面105之上涂覆至第一主表面之中，从而使得该层166既在该第一主表面105之上例如在另一个金属结构114至上形成，也在另一个裸露的金属面之上，该另一个裸露的金属面在所描述的安装方向上实现，然而例如能够设置在第一主表面105(并且也在第二主表面107)之下，例如在至少一个通孔接触160之中。类似地，该层166能够从第二主表面107之下涂覆至第二主表面107之中，从而使得该层166既在第二主表面107之下例如在第二金属结构162之上加以构造(参见图1E下面和左边以及右边起)，也在另一个裸露的金属面(未示出)之上，该裸露的金属面在所描述的安装方向之上加以实现。
根据需要，该层166在不同的实施例之中在第一主表面105之上能够包括相同的材料，和在第二主表面107之上一样，或者该层166能够在第一主表面105和在第二主表面107之上包括不同的材料。
该层166能够一层或者多层地加以构造。该层166能够包括相应的材料，这些材料适于为裸露的金属面提供扩散阻挡层和/或防腐蚀保护，其中，构造在通孔接触160之中的该层166还适于金属丝键合，例如适于金金属丝的金属丝键合。该层166能够例如为由镍和金和/或铂金所组成的组合或者由其所组成。该层166能够例如借助于地电镀和/或借助于化学涂层加以涂覆。
在不同的实施例之中，该层166能够具有在约2μm至约10μm范围内的厚度，例如具有约5μm至约8μm范围内的厚度。
如图1F所示出的那样，能够以金属丝键合技术形成的DIF芯片卡模块100的该芯片卡模块100还包括至少一个芯片102、封装170和多个导电的连接168。
该芯片卡模块100还能够包括另外的结构，该另外的结构与芯片102一起加以使用，例如接触、保护或者支撑结构等。
在不同的实施例之中，该芯片102能够包括硅主层，例如硅衬底或硅晶片。该芯片102的硅主层能够具有约10μm至约200μm范围内的厚度、约30μm至约80μm范围内的厚度、约50μm范围内的厚度，例如小于等于50μm的厚度，例如48μm。
芯片102能够被设置在该基体106的主表面105之上。
此外，该芯片102能够包括至少一个金属层和至少一个芯片接触(二者均未示出)。
在不同的实施例之中，该芯片102能够包括至少一个集成的电路、电子电路、存储芯片或者RFID芯片(用于借助于电磁波进行身份识别的芯片，为相应的英文概念“radiofrequency identification”的缩写)或者任意其他类型的芯片。
该芯片102能够借助于至少一个通孔接触110而与第一金属结构(天线)108导电地加以连接。该芯片102能够例如借助于至少一个电的芯片卡、至少一个导电的连接168、借助于另外的金属结构114和借助于通孔接触110而与第一金属结构108例如天线108导电地加以连接。示例性地，另外的金属结构114与第一金属结构108和/或金属层一起共同形成通孔接触110。导电的连接168能够例如焊接至芯片接触并且与另外的金属结构114例如借助于冷键合导电地加以连接。
芯片102能够与天线108导电地加以连接，以便提供芯片卡模块100的与芯片卡主体(未示出)有关的无线通信的功能，在芯片卡主体之中设置有增益天线并且该天线108能够与其相耦合。该基体106(以及可能的介电层109)能够包括如此如需要的那样多的通孔接触110，以便将芯片102与天线108导电地加以连接并且功能性地加以连接。
芯片102能够在不同的实施例之中借助于至少一个通孔接触160而与第二金属结构162例如与多个接触中的至少一个导电地加以连接。该芯片102能够例如借助于导电的芯片接触并且借助于至少一个形成通孔接触160的导电的部分的导电的连接168来与第二金属结构162导电地加以连接。该芯片102能够如此地为了提供该芯片卡模块100的基于接触的通信的功能性而与接触区域162导电地加以连接。该基体106能够具有如需要的那样如此多的通孔接触160，从而将芯片102如前所述那样与接触区域162的接触导电地加以连接。
在不同的实施例之中，导电的连接168能够包括相应的材料，该些材料适于与芯片102之上的芯片接触、与设置在基体106之上的另外的金属结构114、与第一金属结构108和/或与第二金属结构162或者与涂覆在第二金属结构162和在另外的金属结构114之上的层166导电地加以连接。该导电的连接168能够例如具有一种金属或者一种金属合金。该导电的连接168能够为金属丝，其也能够被描述为键合金属丝，例如金金属丝。该键合金属丝能够在约0.5μm至约3μm范围内的长度，例如在约1.5μm至约2.5μm范围内的长度。
在不同的实施例之中，该芯片卡模块100还能够包括封装170。该封装170能够如此地加以设计，使得其能够包括芯片102、导电的连接168以及在该处导电的连接168与芯片102、另外的金属结构114、第二金属结构162、第一金属结构108和/或层166连接的地方，例如免于机械的负载和/或免于伤害性的环境影响，例如保护其免于可能会导致腐蚀的潮湿的影响。
封装170能够涂覆在基体106的第一主表面105之上。其能够例如如此地加以设置，使得其与在其上构造有该封装的结构一起与另外的金属结构114、基体106、层166和/或第二金属结构162、芯片102和/或导电的连接168与环境气密地封闭。在不同的实施例之中，封装170能够如此地加以设置，使得其仅仅覆盖第一主表面105的芯片卡模块100的一部分。
封装能够包括聚合物或者基本上由其所组成。该封装170的形成能够例如借助于模制来实现，在模制时将流至的模制材质以覆盖该芯片102和导电的连接168的方式涂覆在第一主表面105之上，从而使得其覆盖芯片102和键合金属丝168。该模制材质能够例如具有环氧树脂并且是热固性的。
图1G示出了出自依据不同的接近实际的实施例的图1A至图1F的芯片卡模块100的所有的平面的结构堆叠的图示。现实情况中如此地加以设置，即与图1A至图1F中的剖面图不同地，大概如此地示出以下结构，即其在不同的实施形式之中也能够如此地加以设置并且为了便于理解而设置在共同的切面之中。
图1G之中所有的金属结构110、108、160、114、168和162以及芯片卡模块100的芯片102均以相互堆叠的顶视图来加以示出。
该图示示出了该接触区域162的多个电接触以行和列的方式加以设置，例如两行且每行两列、被实施为三行且每行两列等等。该接触区域162的接触能够例如依据标准ISO7816来加以设置。
电接触能够在约100μm至约15mm的范围之中的对称的尺寸，例如约500μm至约5mm，例如约2.5mm。
在芯片卡主体之中能够设置该接触区域162，使得该接触裸露，进而使得其例如能够由外部的读卡器例如物理地或者电气地加以接触。
此外，图1G示出了与图1F结合地，接触区域162的单个的接触分别与芯片102的单个的芯片接触借助于导电的连接(键合金属丝)168导电地加以连接。
如结合图1F和图1G此外还能够得出，该第一金属结构108例如天线108的连接端能够在芯片102处如此地加以实施，使得既从被实施为平的螺旋的天线108的内端也从该天线108的外端与芯片102导电地加以连接，例如分别与芯片接触中的一个借助于设置在第一主表面之上的另外的金属结构114如此地来形成，从而使得其分别从与天线108的内端或者外端导电地加以连接的通孔接触110引入至适于借助于导电的连接168来将相匹配的芯片接触与另外的金属结构114导电地加以连接的区域。合适的区域能够例如如此地加以设置，从而使得从芯片接触至该另一个金属结构的相关联的部分的导电连接168得以实施，而无需与导电的连接168相交。
换句话说，该天线108能够基本上处于第一金属结构108的平面之中，然而，其中，其连接端基本上借助于另外的金属结构114而能够在基体106的第一主表面105之上加以走向，在基体之上要设置有芯片102。在基体106的第二主表面107之上的天线108和在第二金属结构114之上的另一个金属结构114之间的导电的连接能够借助于通孔接触110来加以提供。
图2A至图2D示意性地示出了依据不同的实施例在其制造的不同阶段的芯片卡模块200的截面图示。
芯片卡模块200的具体的构件、结构、方法等与参照图1A至图1G所描述的芯片卡模块100相对应，从而在此省去了重复的描述。在图2A至图2E之中，其具有和在图1A至图1G之中相同的附图标记。
如在图2A中所示出的那样，在不同的实施例之中，芯片卡模块200包括第一主表面105和与第一主表面105相对置的第二主表面107。
在第二主表面107之上能够设置介电层109的第一部分层109a。该介电层109的第一部分层109a能够基本上包括相同的材料并且以相同的方法来加以涂覆如参照图1B所描述的那样。第一部分层109a能够例如包括胶黏剂或者由胶黏剂所组成。
在不同的实施例之中，在基体106和第一部分层109a之中设置至少一个通孔接触270。如何理解通孔接触以及如何形成该通孔接触已经参照图1A做过描述。
如在图2B中所示出的那样，在不同的实施例之中，第一金属结构108能够设置在介电层109的第一部分层109a之上。该第一金属结构108能够基本上相应于参照图1A至图1G所描述的第一金属结构108。示例性地，该第一金属结构108在图2B之中能够为天线。与图1A至图1G中所描述的实施例的区别在于依据图2B的第一金属结构108被设置在介电层109的第一部分层109a之上。其中，该第一金属结构108能够如此地设置例如形成在介电层109的第一部分层109a之上，从而在至少一个通孔接触270之上构造该第一金属结构108的一部分。换句话说，该第一金属结构108能够如此地设置，从而使得该第一金属结构至少部分地例如基本上在其下面的末端在其中设置有第一部分层109a处覆盖至少一个通孔接触270的开口。在安装第一金属结构108之前，至少一个通孔接触270的开口例如以在安装第一金属结构108之后能够轻易地移除的材料来填充。
如在图2C中所示出那样，该芯片卡模块200在不同的实施例之中还包括介电层109的第二部分层109b依据具有非导电的结构164的第二金属结构162、至少一个通孔接触160和层166。该结构、构件等能够相应于参照图1A至图1G所描述的结构、构件等。
在不同的实施例之中，介电层109的第二部分层109b能够设置在该介电层109的第一部分层109a和第一金属结构108之上。该介电层109的第二部分层109b能够其中如此地设置在第一金属结构108之上，从而使得第一金属结构108能够借助于第二部分层109b与第二金属结构162电绝缘。换句话说，在第一金属结构108和第二金属结构162之间不形成任何物理接触，因为介电层109的第二部分层109b被设置在第一金属结构108和第二金属结构162之间。第二部分层109b能够例如包括胶黏剂或者由胶黏剂所组成。
在不同的实施例之中，在基体106之中，介电层109的第一部分层109a和第二部分层109b之中能够设置至少一个通孔接触160。
在不同的实施例之中，第二金属结构162能够设置在该介电层109的第二部分层109b之上。其中，第二金属结构162能够如此地设置在介电层109的第二部分层109b之上，从而使得在至少一个通孔接触160之上构造有第二金属结构的一部分。换句话说，第二金属结构162如此地设置，使得该第二金属结构至少部分地例如基本上在其下面的末端在其中设置有第二部分层109b处覆盖至少一个通孔接触160的开口。
在从第一主表面105(在图2C之中从上面)的方向之上可介入的裸露的金属面之上能够形成层166。此外，该在从在第二主表面107(在图2C之中从下面)的方向可介入的裸露的金属面之上层166能够形成层166。该层166的形成能够基本山如参照图1E和图1F所阐述的那样实现。在通孔接触160、270之中分别在下面的末端之处得以构造，该下面的末端在至少一个通孔接触270时位于介电层109的第一部分层109a之中并且能够由第一金属结构108至少部分地加以覆盖，在该金属结构之上构造有层166。该通孔接触160的下面的末端能够位于介电层109的第二部分层109b之中并且由第二金属结构162来至少部分地加以覆盖，在该金属结构之上构造有层166。
第二金属结构162能够为金属膜，其借助于构造为胶黏剂的第二部分层109b而设置在第一部分层109a之上。
与在图2A和图2B中的图示的区别在于，例如已经结构化的第一金属结构108能够设置在介电层109的被构造为胶黏剂膜的第一部分层109a之上并且借助于胶黏剂膜109a而设置在基体106的第二主表面107之上。胶黏剂109a能够为第一金属结构108提供载体和/或稳定化功能。胶黏剂膜的材料能够例如包括热塑性塑料，其在升温时例如超过其熔点时例如在层压过程之中具有胶黏剂属性。在层压之后能够由金属层来形成该金属结构108，例如借助于光刻或者蚀刻方法。然后，该支撑或者稳定性功能能够基本上由基体106来提供。
在不同的实施例之中，该芯片卡模块200超出该介电层109的部分层109a、109b之后还能够具有另外的部分层(未示出)。例如，该部分层109a、109b能够具有以下材料，该材料具有胶黏剂属性并且另外的部分层能够为介电的胶黏剂层。
在不同的实施例之中，第一金属结构108例如天线108能够形成在介电层109b之上并且借助于胶黏剂109a涂覆在基体106之上。
在不同的实施例之中，第一金属结构108能够基本上完全地嵌入在介电的层109之中，该介电的层设置在基体106的第二主表面107之上，例如在部分层109a和部分层109b之间。该嵌入能够为第一金属结构108提供好的针对机械负载的保护，该第一金属结构例如具有天线108。由此能够更好地保护第一金属结构108免于伤害。
在不同的实施例之中，在形成第二部分层109b之后并且在形成和/或安置第二金属结构162之前能够例如借助于冲孔或者借助于激光形成至少一个通孔接触160。
在不同的实施例之中，在形成第二部分层109b并且在安置第二金属结构162之后能够在第二部分层109b之上形成至少一个通孔接触160，例如借助于光刻或者蚀刻工艺。
如在图2D中所示出的那样，芯片卡模块200能够在不同的实施例之中还包括至少一个芯片102、封装170、连接结构272和多个导电的连接168，该芯片卡模块能够形成具有金属丝键合技术的DIF芯片卡模块200。芯片102、封装170和导电的连接168能够相应于参照图1F和图1G所描述的相应的结构、构件等。
与图1F和图1G不同之处在于借助于基本上所有的导电的连接168能够形成通孔接触，例如与第一金属结构108导电地加以连接的至少一个通孔接触160和至少一个通孔接触270。例如，导电的连接168能够借助于键合例如借助于金属丝键合而与第一金属结构108；例如借助于键合例如借助于冷键合而与层166导电地加以连接。芯片102还能够借助于至少一个通孔接触160而与第二金属结构162导电地加以连接。示例性地，导电的连接168能够借助于键合例如借助于金属丝键合而与第二金属结构162、例如借助于键合例如借助于冷键合而与层166导电地加以连接。
与图1F和图1G类似地，第一金属结构(例如天线)108的连接端如此地实施在芯片102之上，从而由被构造为平的螺旋的天线108的内端以及从该天线108的外端提供至芯片102的电连接，例如至相应的芯片接触。
与图1F和图1G的区别在于在不同的实施例之中的芯片卡模块200为了制造导电的连接而在该天线108的外部的末端和芯片102之间提供了连接结构272。该连接结构272能够是导电的，其能够具有导电的材料例如导电的焊锡。示例性地，该连接结构272能够为印刷的导电连接。该连接结构272能够设置在至少一个通孔接触270的至少两个开口之中并且因此为相应的通孔接触的一部分(例如导电的部分)。至少两个通孔接触270中的一个能够与该天线108的外部的末端导电地连接例如能够如此地因数连接结构272，从而使得在连接结构272和第一金属结构108之间形成导电的接触。该至少两个通孔接触270中的另一个能够与连接部分1081导电地连接，该连接部分能够处于和第一金属结构相同的平面之中并且与其共同地加以形成。示例性地，该连接结构272能够如此地加以印刷，使得在连接结构272和第一金属结构108之间形成导电的接触。
在不同的实施例之中，连接结构272能够被构造在第一主表面105之上的两个通孔接触270之间。
图2E示出了出自图2A至图2D的依据不同的现实的实施例的芯片卡模块200的所有平面之中的结构的叠加视图。该概念“现实的”在此应当恰好理解为以上参照图1G所描述的那样。
在图2E中所有的金属结构270、108、160、272、168和162以及芯片卡模块200的芯片102均以相互堆叠的图示加以示出。实质上，所示出的组件、结构等相应于在图1G中所示出的并且结合其加以阐述的组件、结构等。
与图1G不同的时在该芯片卡模块200之中在不同的实施例之中，该连接结构272代替于另外的金属结构114地加以设置。由此使得该天线108的外部的末端如在图2E中所描述的那样能够借助于连接结构272与芯片102导电地连接。该连接结构272能够如此地形成在第一主表面105之上，使得其从与天线108的外部的末端导电地连接的通孔接触270引入至在第一金属结构108的最里面的线圈108i之内的至少一个通孔接触270中的一个，能够提供从该通孔接触270触发能够借助于连接部分1081例如以第一金属结构108的平面地加以走向的导电的连接，至用于例如借助于导电的连接168进入至少一个通孔接触270中的另一个的区域。合适的区域能够例如如此地加以设置，使得导电的连接168从芯片接触引入至通孔接触270，而不需与导电的连接168中的其他的相交。导电的连接在天线108的内部的末端和适于例如借助于导电的连接168引入至通孔接触270中的至少一个之中的导电的连接的区域之间能够例如借助于第一金属结构108的部分108c来加以提供。换句话后所，该天线108能够从其最内侧的线圈108i出发延伸至芯片102的方向之上，从而使得其在那能够借助于多个导电的连接168例如借助于金属丝键合而能够导电地加以接触。
换句话说，天线108连同其连接端基本上能够位于第一金属结构108的平面之中并且借助于通孔接触而导电地加以连接，除导电地接触该天线108的外部的末端并且与天线108的线圈相交的导电的连接168和连接结构272之外，能够在基体106的第一主表面105之上加以走向直至该天线108的最里面的线圈108i的区域。
图3示出了依据不同的实施例的芯片卡模块300的接触区域162。如果对于芯片卡模块300来说提供了类似于图1C至图1F或者图2C和图2D的剖面图的剖面图，那么图3示出了该芯片卡模块300从其下面的图示。
该芯片卡模块300能够除了在此所描述的相应于基本上一个或者上面的多个所描述的芯片卡模块100、200的区别地并且该些组件和结构将在此相应于整个附图标记在以下所提及的附图之中加以使用。
对于在天线108的外部的末端和芯片102之间的导电的连接来说，在该芯片卡模块300的不同的实施例之中既不适用另外的金属结构114也不使用连接结构272，而是使用接触区域侧的结构374。
接触区域162能够基本上如前所描述的那样依据标准ISO 7816地加以形成。然而，该接触区域能够附加于该接触区域162的单个的接触而包括接触区域侧的结构374，该结构被用于在第一金属结构108的外部的末端和芯片102之间提供导电的连接，该接触区域163被用于该芯片102的借助于外部的读卡器的物理的和电气的接触。能够如此地设置接触区域侧的结构374，使得其不影响借助于该接触区域162的在芯片102和外部的读卡器之间的接触和数据交换。
对于在接触区域侧的结构374和芯片102之间的导电的接触来说还能够提供在接触区域侧的结构374和第一主表面105之间的通孔接触，例如通过基体106和介电层109。用于接触区域侧的结构374与芯片102的连接的该通孔接触也能够基本上如通孔接触160地加以构造。该接触区域侧的结构374能够在其上能够实现通孔接触的侧之上设置有层166。该导电的连接在接触区域侧的结构374和芯片102之间能够例如借助于一个或者多个导电的连接168来加以形成。
在接触区域侧的结构374和天线108的外部的末端之间的导电的连接能够在不同的实施例之中借助于通孔接触来形成。该通孔接触能够被构造在介电层109之中或者在部分层109b之中。该通孔接触能够例如与在图1A至图1G之中形成的通孔接触110类似地加以形成而具有以下区别，即该通孔接触为穿透基体106地加以形成而是穿透介电层109地加以形成。
在不同的实施例之中，该天线108的内部的末端能够例如在图2D和图2E中所示出的且描述的那样与芯片102相连接。
图4示出了用于制造依据不同的实施例的芯片卡模块的方法400。
该方法400能够包括提供具有第一主表面和与第一主表面相对置的第二主表面的基体(在4010之中)。此外，该方法包括在基体的第二主表面之上形成第一金属结构(在4020之中)以及以电绝缘的材料覆盖该第一金属结构(在4030之中)，在基体和/或在电绝缘材料之中形成多个通孔接触(在4040之中)，在电绝缘材料之上形成第二金属结构(在4050之中)，将芯片设置在基体的第一主表面之上(在4060之中)，借助于多个通孔接触中的至少一个第一通孔接触将芯片与第一金属结构导电地连接(在4070之中)以及借助于多个通孔接触中的至少一个第二通孔接触将芯片与第二金属结构导电地连接(在4080之中)。
在不同的实施例之中，多个通孔接触能够借助于冲孔来加以形成。替代地，多个通孔接触能够借助于蚀刻、激光打孔或者冲孔来形成。第一和第二通孔接触能够借助于相同的方法来形成，或者第一通孔接触能够借助于与第二通孔接触不同的其他的方法来形成。
在不同的实施例之中，第二金属结构能够借助于层压而形成在电绝缘的材料之上。该第二金属结构能够例如借助于冷的或者热的层压而涂覆在电绝缘的材料之上例如恰好在其上。该电绝缘材料能够例如具有胶黏剂，例如粘性材料，其在层压过程之后能够将第二金属结构持续地与电绝缘材料并且与基体持续地连接。
在不同的实施例之中，芯片能够借助于金属丝键合而与第二金属结构导电地连接。金属丝键合能够例如包括将金属丝热键合至第二金属结构和芯片例如热键合至芯片的芯片接触。替代于将金属丝直接地金属丝键合至第二金属结构能够将金属丝键合至设置在第二金属结构之上的层之上，例如用于保护免于腐蚀的层。该金属丝能够含有金或者主要由金组成。
在不同的实施例之中，芯片能够借助于金属丝键合而与第一金属结构导电地加以连接。该金属丝键合能够例如将金属丝热键合至第一金属结构和至芯片例如至芯片的芯片接触。替代于将金属丝直接金属丝键合至第一金属结构能够将金属丝键合至一个层之上，该层能够被设置在以金属结构之上，例如为用于防止腐蚀的保护层。该金属丝能够例如具有金或者主要由金组成。
该方法的另外的有利的设计方案将由芯片卡模块的说明得出，反之亦然。

Claims (20)

1.一种芯片卡模块(100，200，300)，包括：
·具有第一主表面(105)和与所述第一主表面(105)相对置的第二主表面(107)的基体(106)，其中，所述基体(106)包括多个通孔接触(160，270)，所述多个通孔接触(160，270)穿过所述基体(106)从所述第一主表面(105)延伸至所述第二主表面(107)；
·在所述基体(106)的所述第一主表面(105)之上的芯片(102)；
·在所述基体(106)的所述第二主表面(107)之上的第一金属结构(108)；
·覆盖所述第一金属结构(108)的电绝缘的材料(109)；
·在所述电绝缘的材料(109)之上的第二金属结构(162)，其中，所述第二金属结构(162)借助于所述电绝缘的材料(109)与所述第一金属结构(108)电绝缘；
·其中，所述芯片(102)借助于所述多个通孔接触之中的至少一个第一通孔接触(270)与所述第一金属结构(108)导电地加以连接；并且
·其中，所述芯片(102)借助于所述多个通孔接触之中的至少一个第二通孔接触(160)与所述第二金属结构(162)导电地加以连接。
2.根据权利要求1所述的芯片卡模块(100，200，300)，
·其中，所述电绝缘的材料(109)包括至少一个第三通孔接触；并且
·其中，所述芯片(102)借助于所述至少一个第三通孔接触与所述第二金属结构(162)导电地加以连接。
3.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第一金属结构(108)包括天线。
4.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第二金属结构(162)包括接触区域。
5.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，接触区侧向结构(374)构造在所述第二金属结构(162)的侧面，其借助于通孔接触穿过所述电绝缘的材料(109)与第一金属结构(108)导电地加以连接。
6.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第一通孔接触(270)仅穿过所述基体(106)地加以延伸。
7.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第一通孔接触(270)穿过所述基体(106)并且穿过所述电绝缘的材料(109)地加以延伸。
8.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第二通孔接触(160)穿过所述基体(106)并且穿过所述电绝缘的材料(109)地加以延伸。
9.根据权利要求3所述的芯片卡模块(100，200，300)，还包括导电的结构(114，272)，其至少部分地被设置在所述第一主表面(105)之上，其中，所述天线(108)与所述芯片(102)借助于所述导电的结构(114，272)导电地加以连接。
10.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第二通孔接触(160)包括键合的金属丝(168)。
11.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第一通孔接触(270)具有键合的金属丝。
12.根据权利要求10所述的芯片卡模块(100，200，300)，其中，所述键合的金属丝包括金。
13.根据权利要求1或2所述的芯片卡模块(100，200，300)，其中，所述第二金属结构(162)包括铜。
14.一种芯片卡，包括：
·依据权利要求1至13中任一项所述的芯片卡模块(100，200，300)；以及
·芯片卡主体；
·其中，所述芯片卡模块(100,200,300)被设置在所述芯片卡主体的一个开口之中。
15.一种用于制造芯片卡模块的方法，包括：
·提供具有第一主表面和与所述第一主表面相互对置的第二主表面的基体；
·在所述基体的所述第二主表面之上形成第一金属结构；
·以电绝缘的材料覆盖所述第一金属结构；
·在所述基体之中和/或在所述电绝缘的材料之中形成多个通孔接触；
·在所述电绝缘的材料之上形成第二金属结构，其中所述第二金属结构借助于所述电绝缘的材料与所述第一金属结构电绝缘；
·在所述基体的所述第一主表面之上设置芯片；
·借助于所述多个通孔接触之中的至少一个第一通孔接触将所述芯片与所述第一金属结构导电地加以连接；以及
·借助于所述多个通孔接触之中的至少一个第二通孔接触将所述芯片与所述第二金属结构导电地加以连接。
16.根据权利要求15所述的方法，其中，所述通孔接触至少穿过所述基体从所述第一主表面延伸到所述第二主表面。
17.根据权利要求15或16所述的方法，其中，所述多个通孔接触的形成包括冲孔。
18.根据权利要求15或16所述的方法，其中，所述第二金属结构在所述电绝缘的材料之上的形成包括金属层的层压。
19.根据权利要求15或16所述的方法，其中，所述芯片与所述第二金属结构的导电连接包括金属丝键合。
20.根据权利要求15或16所述的方法，其中，所述芯片与所述第一金属结构的导电连接包括金属丝键合。
CN201510266939.7A 2014-05-23 2015-05-22 芯片卡模块、芯片卡和用于制造芯片卡模块的方法 Active CN105095950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107299.5A DE102014107299B4 (de) 2014-05-23 2014-05-23 Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
DE102014107299.5 2014-05-23

Publications (2)

Publication Number Publication Date
CN105095950A CN105095950A (zh) 2015-11-25
CN105095950B true CN105095950B (zh) 2018-10-19

Family

ID=54431611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510266939.7A Active CN105095950B (zh) 2014-05-23 2015-05-22 芯片卡模块、芯片卡和用于制造芯片卡模块的方法

Country Status (3)

Country Link
US (1) US10198684B2 (zh)
CN (1) CN105095950B (zh)
DE (1) DE102014107299B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11907791B2 (en) * 2013-01-18 2024-02-20 Amatech Group Lijited Smart cards with metal layer(s) and methods of manufacture
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
FR3047101B1 (fr) * 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
CN107027239A (zh) * 2016-02-02 2017-08-08 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
BR112018067390A2 (pt) * 2016-03-01 2019-01-02 Cardlab Aps camada de circuito para um cartão de circuito integrado, e método de produção de uma camada de circuito para um cartão de circuito integrado
CN106203594A (zh) * 2016-07-11 2016-12-07 关其格 一种防水rfid标签
CN106156838A (zh) * 2016-07-11 2016-11-23 关其格 一种rfid标签
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
WO2023089349A1 (en) * 2021-11-18 2023-05-25 Linxens Holding Dual interface electronic module with value-add component and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095423A (en) * 1996-08-14 2000-08-01 Siemens Aktiengesellschaft Method of producing a smart card module, a smart card module produced by the method, and a combination smart card containing the smart card module
CN103165564A (zh) * 2011-12-13 2013-06-19 英飞凌科技股份有限公司 芯片卡接触区域装置
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块
CN103681521A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于芯片卡的半导体壳体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003548A2 (en) 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Chip card for insertion into a holder
DE102006018874A1 (de) * 2006-04-24 2007-10-25 Infineon Technologies Ag Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung
DE102008046407B4 (de) 2008-09-09 2015-12-03 Infineon Technologies Ag Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
KR102010909B1 (ko) 2012-08-30 2019-08-14 삼성전자주식회사 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095423A (en) * 1996-08-14 2000-08-01 Siemens Aktiengesellschaft Method of producing a smart card module, a smart card module produced by the method, and a combination smart card containing the smart card module
CN103165564A (zh) * 2011-12-13 2013-06-19 英飞凌科技股份有限公司 芯片卡接触区域装置
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块
CN103681521A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于芯片卡的半导体壳体

Also Published As

Publication number Publication date
US10198684B2 (en) 2019-02-05
DE102014107299B4 (de) 2019-03-28
US20150339565A1 (en) 2015-11-26
DE102014107299A1 (de) 2015-11-26
CN105095950A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105095950B (zh) 芯片卡模块、芯片卡和用于制造芯片卡模块的方法
CN104217240B (zh) 芯片卡模块、芯片卡以及用于制造芯片卡模块的方法
US5969951A (en) Method for manufacturing a chip card and chip card manufactured in accordance with said method
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
CN101689249B (zh) 电子接口装置及其制造方法和系统
CN105637984B (zh) 制造印刷电路的方法、印刷电路和电子模块
US11222861B2 (en) Dual-interface IC card module
CN101015057A (zh) 立体电路装置、使用它的电子机器及其制造方法
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
CN103378014A (zh) 封装载板及其制作方法
JP2013537663A (ja) ポリカーボネート製無線周波数識別装置及びその製造方法
CN109903968B (zh) 线圈组件
CN104284514A (zh) 印刷电路板及其制造方法
JP2011521367A (ja) 複数の部品を有するｉｃチップカード
CN112382574A (zh) 具有埋磁电感结构的封装基板及其制作方法
US20210406636A1 (en) Electronic module for chip card
CN107027238A (zh) 包括铜填充多径激光钻孔的元件载体
CN102047403A (zh) 电子器件及电子器件的制造方法
CN108900216B (zh) 一种无线传输模组及制造方法
CN101271848A (zh) 多层布线基板的制造方法
US20080191029A1 (en) Method For Manufacturing a Smart Card, a Thus Manufactured Smart Card, and a Method For Manufacturing a Wired Antenna
US20190139881A1 (en) Security device such that a smart card
US9224695B2 (en) Chip arrangement and a method for manufacturing a chip arrangement
KR19990076679A (ko) 비접촉식 기술에서 사용하기 위한 칩카드의 제조방법
CN102016886A (zh) 带有收发器的空间结构以及制造其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant