CN101015057A - 立体电路装置、使用它的电子机器及其制造方法 - Google Patents

立体电路装置、使用它的电子机器及其制造方法 Download PDF

Info

Publication number
CN101015057A
CN101015057A CNA2005800296137A CN200580029613A CN101015057A CN 101015057 A CN101015057 A CN 101015057A CN A2005800296137 A CNA2005800296137 A CN A2005800296137A CN 200580029613 A CN200580029613 A CN 200580029613A CN 101015057 A CN101015057 A CN 101015057A
Authority
CN
China
Prior art keywords
wiring
resin sheet
substrate module
electrode terminal
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800296137A
Other languages
English (en)
Other versions
CN100539135C (zh
Inventor
樱井大辅
小野正浩
西川和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101015057A publication Critical patent/CN101015057A/zh
Application granted granted Critical
Publication of CN100539135C publication Critical patent/CN100539135C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

本发明提供一种立体电路装置(100)，具有以下构造：将叠层由埋设有电子部件(190)的第1树脂片构成的基板模块所构成的基板模块单元，嵌入具有连接端子(120)、控制电路(130)和第1布线图形(140)的盒体(150)，形成电和机械连接。通过上述立体电路装置(100)，无需主基板。另外，由于通过基板模块的薄型化，可以在有限的安装空间中安装叠层了很多基板模块得到的基板模块单元，从而实现存储容量的增大和高机能化。

Description

立体电路装置、使用它的电子机器及其制造方法
技术领域
本发明涉及将装有电子部件的基板模块内置于盒体内的紧凑型立体电路装置、使用它的电子机器及其制造方法。
背景技术
近年，在发展IC卡高性能化、存储卡大容量化的过程中，需要可高密度地安装半导体元件等的电路装置。此外，随着移动式机器的高性能化、轻薄短小化，进一步要求电路装置要高性能化和紧凑化。例如，对于存储卡的情况，如何在规格尺寸内使存储容量增大是非常重要的。此外，对于电路基板，通过连接间距的细微化和多层化来提高安装密度的趋势已经形成，同时，通过立体叠层安装有半导体元件和电子元件的模块基板来提高安装密度的技术开发也不断深入。
特开2002-207986号公报(下称“专利文献”)公开了一种存储卡，其构造如图16所示，在主基板400的一面上，叠层2层装有存储器芯片410的存储器模块基板420，在主基板400的另一面上，安装控制上述存储器芯片410的电路控制元件430，然后装入到盒体480中。
该存储卡中，存储器模块基板420之间由直径约为300μm的Cu球440或被导电性膜覆盖的弹性体连接。此外，同样下侧的存储器模块基板420的下面与主基板400之间，也同样由Cu球450或被导电性膜覆盖的弹性体连接。再有，主基板400上面装有旁通用的芯片电容460，下面设有用于连接外部电路的连接端子470。
然而，在专利文献所记载的以往的电路装置中，存储器模块基板之间和存储器模块基板与主基板之间，都由Cu球或被导电性膜覆盖的弹性体布线连接。但是，由于必需要用Cu球的大小来确保基板间的距离，防止存储器芯片的接触，所以Cu球的尺寸无法缩小。
此外，布线连接只能在从存储器模块基板向主基板的单一个方向上形成。再有，对于混搭逻辑IC和ASIC等不同IC的存储器模块基板，由于叠层的数量增加得越多，连接的电极数就越多，所以，细微的布线连接十分必要。为此，要是用Cu球进行布线连接实现细微化极为困难，但若例如配置成锯齿状使Cu球彼此不相接触就有可能。但是，在这种情况下产生的课题是，由于连接电极所需的面积增大，相反半导体元件等的安装面积减小。
此外，在上述连接工序中，很难将Cu球或弹性体固定在规定位置，因而操作性、成品率很低。
再有，由于主基板是必需的，所以安装半导体元件的空间就会受到限制，实现小型、薄型化非常困难。例如，尤其是在像存储卡那样尺寸由规格决定的器件，安装空间的限制是非常严格的。也就是说，即使想要为增加存储器容量而增加半导体元件数，由于存储卡的大小因规格而固定也无法实现。再有，对于IC卡，主要是对厚度存在同样的规格。
所以，对于这些电路装置，如何在尺寸被规格化的盒体内安装是一个课题。
此外，由于这些电路装置是大量生产的产品，所以要求制造方法的操作性要好、自动化容易，同时可靠性高。
此外，还有一个课题，那就是在存储卡变形的情况下，由于模块基板会以Cu球为支点，模块基板自身弯曲，所以所安装的半导体元件等很容易折断。
发明内容
为了解决上述课题，本发明的立体电路装置构成为具有：控制电路；盒体，具有连接端子和第1布线图形；以及，基板模块单元，将电子部件埋设在第1树脂片中并使其电极端子露出，将具有在第1树脂片的表面上与电极端子连接的第2布线图形的多个基板模块，隔着第2树脂片叠层后一体化，并通过贯通导体部，将不同的基板模块间的第2布线图形间连接起来，基板模块单元被嵌入到盒体中，盒体的第1布线图形与贯通导体部连接。
根据上述构成，由于将按需要的数量叠层埋设有电子部件的基板模块并形成为一体的基板模块单元，与盒体内面形成的第1布线图形连接，因此，可以得到薄型且能高密度安装的立体电路装置，不会因连接部件等限制安装密度。另外，利用一体化了的基板模块单元，更可以提高机械强度，实现可靠性卓越的立体电路装置。
此外，本发明的立体电路装置构成为具有：控制电路；盒体，具有连接端子和第1布线图形；以及，基板模块单元，将在一个面的对置的2边附近形成有电极端子的2个电子部件的另一个面，彼此相互错开电极端子的位置后粘接并一体化，将所得到的接合电子部件埋设在第1树脂片中，使电极端子的表面露出，将具有在第1树脂片的表面与电极端子连接的第2布线图形的多个基板模块叠层后一体化，通过贯通导体部将不同的基板模块间的第2布线图形间连接起来，基板模块单元被嵌入到盒体中，盒体的第1布线图形与贯通导体部连接。
根据上述构成，由于叠层的基板模块间就不需要第2树脂片，所以可以进一步实现薄型化，因此，可以在安装空间受到限制的盒体中实现电子部件的高密度安装。
此外，本发明的立体电路装置的制造方法包括以下步骤：在盒体上形成连接端子、控制电路和第1布线图形的步骤；将多个基板模块间隔着第2树脂片叠层后一体化，形成用贯通导体部连接的基板模块单元的步骤，上述多个基板模块，具有：在一个面上形成有电极端子的电子部件；埋设电子部件使电极端子的表面露出的第1树脂片；与露出第1树脂片的表面的电极端子连接的第2布线图形；和，将第2布线图形间连接起来的贯通导体部；以及，将基板模块单元的贯通导体部与盒体的第1布线图形连接起来的步骤。
另外，本发明的立体电路装置的制造方法包括以下步骤：在盒体上形成连接端子、控制电路和第1布线图形的步骤；将多个基板模块叠层后一体化，形成用贯通导体部将不同的基板模块间的第2布线图形间连接得到的基板模块单元的步骤，上述多个基板模块，具有：将在一个面的对置的2边附近形成有电极端子的2个电子部件的另一个面，彼此相互错开电极端子的位置后粘接并一体化所得到的接合电子部件；埋设接合电子部件，使电极端子露出的第1树脂片；和，与露出第1树脂片的表面的电极端子连接的第2布线图形；以及，将基板模块单元的贯通导体部与盒体的第1布线图形连接起来的步骤。
采取这些方法，通过将薄型且高密度地装有电子部件的基板模块叠层并形成为一体，可以在有限的安装空间内，高效地制作出大容量化和高机能化的立体电路装置。
附图说明
图1A是本发明的第1实施方式的立体电路装置的截面图。
图1B是本发明的第1实施方式的立体电路装置的基板模块单元的截面图。
图1C是本发明的第1实施方式的立体电路装置的基板模块的截面图。
图2是本发明的第1实施方式的另一例立体电路装置的截面图。
图3是说明本发明的第1实施方式的基板模块单元的制造方法的流程图。
图4A是说明本发明的第1实施方式的基板模块单元的制造方法的主要部分截面图。
图4B是说明本发明的第1实施方式的基板模块单元的制造方法的主要部分截面图。
图4C是说明本发明的第1实施方式的基板模块单元的制造方法的主要部分截面图。
图5A是本发明的第2实施方式的立体电路装置的截面图。
图5B是本发明的第2实施方式的立体电路装置的基板模块单元的截面图。
图5C是本发明的第2实施方式的立体电路装置的基板模块的截面图。
图6是本发明的第2实施方式的另一例立体电路装置的截面图。
图7是说明本发明的第2实施方式的基板模块单元的制造方法的流程图。
图8A是说明本发明的第2实施方式的基板模块单元的制造方法的主要部分截面图。
图8B是说明本发明的第2实施方式的基板模块单元的制造方法的主要部分截面图。
图8C是说明本发明的第2实施方式的基板模块单元的制造方法的主要部分截面图。
图8D是说明本发明的第2实施方式的基板模块单元的制造方法的主要部分截面图。
图9是说明在本发明的第2实施方式的基板模块表面上形成的第2布线图形和这些基板模块的叠层方法的分解立体图。
图10A是本发明的第3实施方式的立体电路装置的截面图。
图10B是本发明的第3实施方式的立体电路装置的基板模块单元的截面图。
图10C是本发明的第3实施方式的立体电路装置的基板模块的截面图。
图11A是说明本发明的第3实施方式的基板模块上所形成的第2布线图形的示意图。
图11B是说明图11A的第2布线图形与接合电子部件的电极端子的对应关系的截面图。
图12是说明本发明的第3实施方式的基板模块单元的制造方法的流程图。
图13A是说明本发明的第3实施方式的基板模块单元的制造方法的主要部分截面图。
图13B是说明本发明的第3实施方式的基板模块单元的制造方法的主要部分截面图。
图13C是说明本发明的第3实施方式的基板模块单元的制造方法的主要部分截面图。
图13D是说明本发明的第3实施方式的基板模块单元的制造方法的主要部分截面图。
图14是本发明的第3实施方式的另一例立体电路装置的截面图。
图15是应用立体电路装置的一例电子机器的说明图。
图16是表示以往存储卡的概略结构的截面图。
图中：100-立体电路装置，110、250、310-基板模块单元，120-连接端子，130-控制电路，140-第1布线图形，150-盒体，160、260、320-基板模块，170-贯通导体部，180-第2布线图形，190、340、350-电子部件，200-电极端子，210-第1树脂片，210A-(第1树脂片的)表面，210B-(第1树脂片的)背面，220、360、370-复合树脂片，230-第1连接盘，240-第2连接盘，270、330-接合电子部件，280-第2树脂片，290-端部，300-连接盘。
具体实施方式
下面，参照附图，说明本发明的实施方式。另外，为了对内部进行详细说明，附图中将内部放大显示。
(第1实施方式)
图1A是本发明的第1实施方式的立体电路装置的截面图。图1B是基板模块单元的截面图。图1C是基板模块的截面图。
如图1A所示，本发明的第1实施方式的立体电路装置100中，基板模块单元110被嵌入具有连接端子120、由半导体元件等构成的控制电路130和第1布线图形140的盒体150内。另外，经贯通导体部170，盒体150内面形成的第1布线图形140与基板模块单元110的第2布线图形180，通过导电膏、焊料和各相异性导电树脂等电和机械连接，构成立体电路装置100。
这里，控制电路130是由半导体元件组成的LSI，通过例如倒装法，安装在盒体150内面上形成的第1布线图形140的电极焊盘(未图示)上。
根据上述构成，不需要用来安装基板模块单元110的主基板，所以在盒体150内，可以取得较大的基板模块160的安装空间。因此，对于被规定了厚度的存储卡和IC卡等，使用将基板模块160多层化得到的基板模块单元110，容易实现大容量化。另外，在盒体150上，用于连接外部电路或电子机器的连接端子120被与盒体150一体设置。
这里，盒体150，由例如聚乙烯亚胺(PEI)、聚醚砜(PES)、聚砜(PSF)、磺化聚砜(SPS)、聚酰胺树脂(PA)、聚苯醚(PPO)、聚苯醚(PPE)、聚苯酰胺(PPA)和液晶聚合物(LCP)等树脂形成。
此外，第1布线图形140和连接端子120的电极，由例如Cu镀层、Cu箔或导电膏等形成。
此外，如图1B所示，基板模块单元110，例如将6片图1C所示的基板模块160叠层，通过加热·加压，使它们相互融接形成一体。另外，具有通过贯通导体部170，使形成于不同基板模块160上的第2布线图形180之间实现电和机械连接的结构。这时，各基板模块160的第1树脂片210的连接边界面消失，各电子部件190被嵌入一体化的第1树脂片中。
采用上述构成，可以提高基板模块单元110的机械强度，应对盒体150的弯曲应力等造成的变形的可靠性提高。
此外，如图1C所示，基板模块160的结构是：电子部件190埋设在第1树脂片210中，其电极端子200露出，第1树脂片210的表面具有第2布线图形180和贯通导体部170。另外，贯通导体部170，通过往第1树脂片210的规定位置上利用激光束法或钻孔法等开口的贯通孔中，填充导电性树脂而形成。
另外，为了提高安装密度，电子部件190优选使用以芯片状研磨背面而薄片化的裸片。另外，电子部件190使用例如DRAM、SRAM、闪存和FRAM等半导体存储器。第1树脂片210使用例如聚脂树脂、氯乙烯、聚碳酸酯、聚醚醚酮、聚醚酮、聚芳醚酮、聚乙烯亚胺、聚苯硫醚、磺化聚砜、热塑性聚酰亚胺或丙烯腈-丁二烯-苯乙烯共聚物等热塑性树脂，和环氧类、丙烯酸类热固性树脂。
下面，使用图2，说明本发明的第1实施方式的另一例立体电路装置。
本发明的第1实施方式的另一例立体电路装置，将控制电路1 30安装在基板模块单元110上。
一般来说，盒体150的内面的第1布线图形140需要立体形成，与在平面上形成的情况相比，难以形成具有控制电路130的连接所必需的细微电极焊盘的第1布线图形140。但是，在图2所示的立体电路装置中，在盒体150内面上形成的只是第1布线图形140，无需形成用于安装并连接控制电路130的细微电极焊盘。所以，通过在容易实行细微化的平坦的基板模块单元110侧，形成连接控制电路130的细微的电极焊盘，可以使需要细微间距的电极焊盘的控制电路130容易安装。
下面，参照图3和图4A至图4C，说明第1实施方式的基板模块单元110的制造方法。
图3是说明本发明的第1实施方式的基板模块单元110的制造方法的流程图，图4A至图4C是图3的主要处理步骤中主要部分的截面图。
首先，在步骤S1中，准备出通过在一个面上形成电极端子200、对另一个面进行研磨而实现薄片化的电子部件190。另外，下面将电子部件190的厚度设为约50μm来进行说明。
接着，在步骤S2中，将一个或多个具有电极端子200的电子部件190，于规定位置放置于由厚约75μm的热塑性树脂等所构成的第1树脂片210上。
接着，在步骤S3中，将放置了电子部件190的第1树脂片210夹在例如热压板之间进行加热·加压。例如在为软化温度为120℃、熔化温度为160℃的聚脂类树脂的情况下，加压力30kg/cm2，加热温度是160℃，加压时间是1分钟。由此，电子部件190被在电极端子200露出的状态下嵌入到第1树脂片210中。
另外，第1树脂片210，可以使用聚脂类树脂、改性聚酯(PETG)、氯乙烯、聚碳酸酯和丙烯腈-丁二烯-苯乙烯共聚物等。
接着，在步骤S4中，用光刻法和蚀刻法或激光束法等，去除电子部件190的电极端子200表面的第1树脂片210的残渣，来使电极端子200可靠地露出表面。此外，也可以通过按压已加热到第1树脂片210的熔化温度以上的夹具，使电极端子200露出。另外，如果在步骤S3中，电子部件被嵌入第1树脂片210时，其电极端子200已经露出，那么本步骤S4可以省略。
接着，在步骤S5中，用例如厚约25μm的第2树脂片(未图示)，层压在与电子部件190的电极端子200面相反的一面(背面)上。
接着，在步骤S6中，通过例如导电膏的丝网印刷和喷墨印刷、分配印刷(dispense print)或复刻印刷或金属箔复刻、电镀、成膜或光刻法等，形成连接电子端子200间的第2布线图形180。
另外，步骤S5也可以在将第2布线图形180形成于电子部件190的电极端子200面上的步骤S6之后，用第2树脂片层压。
通过以上方法，如图4A所示，完成嵌入了电子部件190的且形成第2布线图形180的复合树脂片220就完成了。
接着，在步骤S7中，以基板模块160为单位，切断利用上述方法制成的复合树脂片220。
接着，在步骤S8中，如图4B所示，将例如6片基板模块160叠层。
接着，在步骤S9中，通过将该叠层的基板模块160夹在例如热压板之间加热·加压，6片第1树脂片210和第2树脂片熔融后一体化。另外，例如，在第1树脂片210和第2树脂片是改性聚酯的情况下，加压力35kg/cm2，加热温度是150℃，加压时间1分钟。
接着，在步骤S10中，将贯通孔形成在一体化后的基板模块的规定位置，并将导电膏填充、固化，通过这样，完成图4C所示的具有贯通导体部170的基板模块单元110。
接着，将控制电路130安装在形成有第1布线图形140和连接端子120的盒体150上。这里，第1布线图形，通过例如电镀，或导电膏的喷墨、分配、复刻等形成。
然后，将图4C所示的基板模块单元110嵌入盒体150，用导电膏等，将基板模块单元110的第1连接盘(land)230与盒体150内面的第2连接盘240间连接起来。
另外，也可以采取如下构成：在将基板模块单元110嵌入盒体150、并连接之后，填充绝缘性树脂等，埋设基板模块单元110。
通过以上方法，完成图1A所示的立体电路装置100。
另外，复合树脂片220中，贯通孔在对每个基板模块160进行形成、切断之后，叠层基板模块160时进行位置对准并作为贯通导体部170，来将不同基板模块160间的第2布线图形180连接起来。以下实施方式也是一样。
(第2实施方式)
图5A是本发明的第2实施方式的立体电路装置的截面图，图5B是基板模块单元的截面图，图5C是基板模块的截面图。在图5A至图5C中，对与图1相同的构成使用相同的符号，并且省略说明。
本发明的第2实施方式的立体电路装置100，如图5A所示，基板模块单元250被嵌入到具有连接端子120、控制电路130和第1布线图形140的盒体150中。而且，经贯通导体部170，盒体150内面形成的第1布线图形140与基板模块单元250的第2布线图形180，借助导电膏等电和机械连接。
此外，如图5B所示，基板模块单元250具有如下构成：将例如4段图5C所示的基板模块260叠层，加热·加压后一体化。而且，通过设于不存在接合电子部件270的区域中的贯通导体部170，使形成于各基板模块260上的第2布线图形180之间被连接起来。另外，接合电子部件270将一个面上形成有电极端子200的2个电子部件190的另一个面彼此粘接起来，一体化形成。
此外，如图5C所示，基板模块260具有以下结构：将接合电子部件270埋设在第1树脂片210中，其表面210A和背面210B上设有第2布线图形180。这一点与第1实施方式的基板模块160不同。
根据上述构成，由于将2个电子部件190一体化后埋设在第1树脂片210中，所以，与安装相同数目的电子部件190的第1实施方式的基板模块160相比，基板模块260能进一步实现薄型化。而且，还可以在被规格化的安装空间中提高电子部件190的安装密度。另外，通过重叠粘合薄片化后的电子部件190，可以实现增加对变形等的强度，提高可靠性这一效果。
下面，利用图6，说明本发明的第2实施方式的另一例立体电路装置。
本发明的第2实施方式的另一例立体电路装置100，将控制电路130安装在基板模块单元250上。
一般来说，在将第1布线图形140立体形成于盒体150内面的情况下，与在平面上形成的情况相比，更难形成细微的电极焊盘等。
但是，在图6所示的立体电路装置中，盒体150的内面上形成的只是布线间距较宽的第1布线图形140，无需形成用于安装控制电路130的间距较细的电极焊盘。所以，通过在容易实行细微化的平坦的基板模块单元250一侧，形成与控制电路130连接的细微的电极焊盘，可以使需要间距较细的电极焊盘的控制电路130容易安装。
下面，参照图7和图8A至图8D，说明本发明的第2实施方式的基板模块单元250的制造方法。
图7是说明本发明的第2实施方式的基板模块单元250的制造方法的流程图，图8A至图8D是图7的主要处理步骤中主要部分的截面图。
首先，在步骤S1中，将一个面上形成有电极端子200的2个电子部件190的另一个面彼此用例如树脂粘接剂等粘合，制成接合电子部件270。例如，如果将各电子部件190的厚度设为约50μm，那么，接合电子部件270的厚度就大约为100μm。
接着，在步骤S2中，将1个或多个接合电子部件270安装在厚度约为125μm的由热塑性树脂构成的第1树脂片210上的规定位置上。
接着，在步骤S3中，例如将其夹在热压板之间进行加热·加压。
由此，接合电子部件270，在至少露出其电极端子200的表面的状态下嵌入到第1树脂片210。这时，根据需要，也可以通过光刻法或激光束法等去除接合电子部件270的电极端子200上的第1树脂片210的残渣，使电极端子200露出第1树脂片210的表面210A和背面210B。
接着，在步骤S4中，通过丝网印刷法或光刻法等，将连接表面210A和背面210B侧的电极端子200间的第2布线图形180，形成在第1树脂片210上。其结果，完成复合树脂片360，其含有多个嵌入图8A所示的接合电子部件270、并形成了第2布线图形180的基板模块260。
接着，在步骤S5中，如图8B所示，以基板模块260为单位，折叠以上述方法制成的复合树脂片360，将第2树脂片280配置在该基板模块之间以后进行叠层。这里，第2树脂片280，确保基板模块260之间的绝缘性。另外，为了便于了解叠层的状态，图8B表示了将层间分离的状态。
接着，在步骤S6中，通过将上述折叠的复合树脂片360夹在例如热压板之间进行加热·加压，使第1树脂片210和第2树脂片280相互熔融后一体化。另外，在第1树脂片和第2树脂片的材料为例如改性聚酯的情况下，加压力35kg/cm2，加热温度是120℃，加压时间是1分钟。另外，虽然第1树脂片和第2树脂片的材质无需相同，但优选熔融温度大体一致。此外，在第1树脂片和第2树脂片材质不同的情况下，为防止电子部件等位置错位，优选第2树脂片的熔融温度比第1树脂片低。其他实施方式也是同样。
接着，在步骤S7中，将折叠的复合树脂片360的端部290切断后，完成图8C所示那样叠层的多个基板模块260。
接着，在步骤S8中，将贯通孔形成于一体化的基板模块260的不存在接合电子部件270的区域中，在贯通孔中填充并固化导电膏等后，完成图8D所示的具有贯通导体部170的基板模块单元250。
另外，盒体内平行方向上的安装空间如果宽裕的话，可以省略步骤S7和步骤S8，以图8B的折叠叠层的状态放入安装空间。这种情况下，必需要弯曲得使第2布线图形在折叠部分上不断线。
在本发明的第2实施方式下，接合电子部件270的电极端子200的排列顺序，通常在第1树脂片210的表面210A侧的电子部件190、和背面210B侧的电子部件190上不同。
因此，利用图9，对与基板模块单元250的接合电子部件270的电极端子200连接的第2布线图形180的一例进行说明。
图9表示在基板模块260的第1树脂片表面210A上形成的第2布线图形180、和这些基板模块260被隔着第2树脂片280叠层的状态。虽然附图标记上，没有标出在基板模块260的第1树脂片的背面210B上形成的第2布线图形，但与表面210A的第2布线图形180相同，都是将电子部件190的相同的电极端子200彼此连接起来后，与左右的连接盘300连接。基板模块260的第1树脂片的表面210A的连接盘300与其正下方的背面210B的连接盘300，对应相同的电极端子200，通过贯通导体部170而电连接。然后，将这些基板模块260叠层，形成基板模块单元。另外，为了简便起见，第2树脂片上没有标出贯通导体部。
此外，上述第2实施方式中，虽然是以粘合单个电子部件为例进行的说明，但本发明并不仅限于此。尤其是例如接合电子部件是由半导体存储器等具有相同形状的电子部件构成的情况下，可以通过以下方法，高生产率地获得接合电子部件。
也就是说，首先，将例如在一个表面上形成有具有电极端子的多个半导体存储器的、例如硅基板等的2片晶圆的另一个面彼此位置对准、并粘合。
然后，以半导体存储器为单位，通过切割，对粘合的晶圆进行切断加工，分离成单个的接合电子部件。
由此，可以高效形成被粘合的半导体存储器之间很少发生位置错位的接合电子部件。
此外，虽然上述第2实施方式是以折叠复合树脂片形成基板模块单元为例进行的说明，但本发明并不仅限于此，例如，也可以对每个基板模块进行单个切断，将它们叠层起来形成基板模块单元。这样一来，由于不需要端部部分，所以能够提高复合树脂片中的基板模块的产量。
(第3实施方式)
图10A是本发明的第3实施方式的立体电路装置的截面图，图10B是基板模块单元的截面图，图10C是基板模块的截面图。在图10A至图10C中，对与图5相同的构成使用相同的符号，并且省略说明。
本发明的第3实施方式的立体电路装置100，如图10A至图10C所示，基板模块单元310被嵌入具有连接端子120、控制电路130和第1布线图形140的盒体150中。而且，通过贯通导体部170，在盒体150内面形成的第1布线图形140与基板模块单元310的第2布线图形180，借助导电膏等电和机械连接。
此外，如图10B所示，基板模块单元310具有如下构成：将例如4段图10C所示的基板模块320叠层后，加热·加压来一体化。然后，通过设于不存在接合电子部件330的区域中的贯通导体部170，将形成于各基板模块320上的第2布线图形180之间连接起来。
此外，如图10C所示，基板模块320具有以下结构：接合电子部件330埋设在第1树脂片210中，其表面210A和背面210B的至少一方上设有第2布线图形180。
这里，接合电子部件330中，将一个面上在2个相面对的2边的附近具有电极端子的2个电子部件340、350，配置成不在厚度方向上重叠，并且其另一个面彼此粘接一体化形成。这一点与第2实施方式的基板模块260不同。
根据上述构成，可以得到不需要第2实施方式的第2树脂片的薄型基板模块单元。
以下，对其理由进行说明。
图11A和图11B，是对基板模块320之间与对置的接合电子部件330的电极端子200相连接的第2布线图形180的一例进行说明的图。
图11A是说明配置于图11B下侧的基板模块320上所形成的第2布线图形180的示意图。图中的黑点表示配置于图11B上侧的基板模块320的电子部件340的电极端子200的配置，序号表示电极端子200的排列顺序。同样，图中的白点表示配置于图11B下侧的基板模块320的电子部件350的电极端子200的配置，序号表示电极端子200的排列顺序。
而且，通过图11A所示的第2布线图形180，被叠层的基板模块320间相面对的接合电子部件330中，其相同序号的电极端子200彼此被连接起来。
也就是说，如图11B所示，在将电子部件340、350错开后，将另一面粘合起来的情况下，即便电极端子200的排列顺序不同，也可以使相同的电极端子200彼此连接起来。因此，第2布线图形180形成在叠层的基板模块320的一方即可，可以使排列顺序相同的电极端子200彼此连接起来。
由此，不需要第2实施方式的立体电路装置100的第2树脂片280。其结果，可以进一步实现基板模块320的薄型化，同时提高有限安装空间中的电子部件等的安装密度。
下面，参照图12和图13A至图13D，说明本发明的第3实施方式的基板模块单元310的制造方法。
图12是说明本发明的第3实施方式的基板模块单元310的制造方法的流程图，图13A至图13D，是图12的主要处理步骤中主要部分的截面图。
首先，在步骤S1中，将一个面上相面对的2边附近形成有电极端子200的2个电子部件340、350的另一面，在相对于电极端子200方向上彼此错开后，用例如树脂粘接剂等粘接后制成接合电子部件330。例如，如果设电子部件340、350的厚度为约50μm，那么接合电子部件330的厚度就为约100μm。
接着，在步骤S2中，将一个或多个接合电子部件330放置在由厚约125μm的热塑性树脂构成的第1树脂片210上的规定位置。
接着，在步骤S3中，例如将其夹在热压板之间进行加热·加压。
由此，接合电子部件330，以至少露出其电极端子200表面的状态嵌入到第1树脂片210。这时，根据需要，可以通过光刻法或激光束法等，去除接合电子部件330的电极端子200上的第1树脂片210的残渣，从而使电极端子200露出第1树脂片210的表面210A和背面210B。
接着，在步骤S4中，通过丝网印刷法或光刻法等，将连接接合电子部件330的电极端子200间的、图11A所示的第2布线图形180，形成在第1树脂片210的表面210A和背面210B的至少一方。这里，第2布线图形180，需要在作为基板模块单元的最外层的某一基板模块的两面上形成，而对于其他叠层的基板模块，仅在与叠层的面相反的一面上形成即可。
由此，完成复合树脂片370，其含有嵌入多个图13A所示的接合电子部件330、且形成了第2布线图形180的基板模块320。
接着，在步骤S5中，如图13B所示，以基板模块320为单位，折叠叠层以上述方法制成的复合树脂片370。另外，为了便于了解叠层状态，图13B以将层间分离的状态表示。
接着，在步骤S6中，将上述折叠的复合树脂片370夹在例如热压板之间加热·加压，由此各基板模块320的第1树脂片210熔融后一体化。例如，第1树脂片的材料是例如改性聚酯的情况下，加压力35kg/cm2，加热温度是120℃，加压时间是1分钟。
接着，在步骤S7中，将折叠的复合树脂片370的端部290切断后，完成图13C所示的被叠层的多个基板模块320就完成。
接着，在步骤S8中，将贯通孔形成于一体化的基板模块320上的不存在接合电子部件330的区域中，在贯通孔中填充并固化导电膏等后，完成图13D所示的具有贯通导体部170的基板模块单元310。
下面，利用图14，说明本发明的第3实施方式的另一例立体电路装置。
本发明的第3实施方式的另一例立体电路装置100，将控制电路130安装在基板模块单元310上。
根据上述构成，将连接控制电路130的电极焊盘形成在容易实行细微化的平坦的基板模块单元310一侧，可以使电极焊盘间距较细的控制电路130容易安装。
另外，虽然上述第3实施方式中，以折叠复合树脂片形成基板模块单元为例进行的说明，但本发明并不仅限于此。例如，也可以对每个基板模块进行单个切断，将它们叠层起来形成基板模块单元。这样一来，由于不需要构成端部的部分，所以复合树脂片中的基板模块的产量就会提高。
此外，将上述各实施方式下的立体电路装置作为IC卡和存储卡，应用于图15所示的手机或个人电脑等电子机器中，可以很容易地实现电子机器的高性能化和高机能化。
[产业上的利用可能性]
由于本发明的立体电路装置可以不要主基板，而且可以在有限的安装空间中提高电子部件的安装密度来进行叠层，所以本发明对要实现大容量化和高机能化的信息存储装置和要安装它们的电子机器十分有用。

Claims (13)

1.一种立体电路装置，其中，
具有：控制电路；
盒体，具有连接端子和第1布线图形；以及，
基板模块单元，将电子部件埋设在第1树脂片中并使其电极端子露出，将具有在所述第1树脂片的表面上与所述电极端子连接的第2布线图形的多个基板模块，隔着第2树脂片叠层后一体化，并通过贯通导体部，将不同的所述基板模块间的所述第2布线图形间连接起来，
所述基板模块单元被嵌入到所述盒体中，所述盒体的所述第1布线图形与所述贯通导体部连接。
2.根据权利要求1所述的立体电路装置，其特征在于，
所述电子部件，是将一个面形成有电极端子的2个电子部件的另一个面粘接后一体化构成的接合电子部件。
3.一种立体电路装置，其中，
具有：控制电路；
盒体，具有连接端子和第1布线图形；以及，
基板模块单元，将在一个面的对置的2边附近形成有电极端子的2个电子部件的另一个面，彼此相互错开所述电极端子的位置后粘接并一体化，将所得到的接合电子部件埋设在第1树脂片中，使所述电极端子的表面露出，将具有在所述第1树脂片的表面与所述电极端子连接的第2布线图形的多个基板模块叠层后一体化，通过贯通导体部将不同的所述基板模块间的所述第2布线图形间连接起来，
所述基板模块单元被嵌入到所述盒体中，所述盒体的所述第1布线图形与所述贯通导体部连接。
4.根据权利要求1或3所述的立体电路装置，其特征在于，
所述控制电路，与所述盒体的所述第1布线图形连接。
5.根据权利要求1或3所述的立体电路装置，其特征在于，
所述控制电路，被安装在所述基板模块单元上。
6.根据权利要求1或3所述的立体电路装置，其特征在于，
所述电子部件由半导体存储器构成，所述控制电路由控制所述半导体存储器的半导体元件构成。
7.一种电子机器，其特征在于，
使用了权利要求6所述的立体电路装置。
8.一种立体电路装置的制造方法，包括：
在盒体上形成连接端子、控制电路和第1布线图形的步骤；
对具有如下部件的多个基板模块：在一个面上形成有电极端子的电子部件、埋设所述电子部件使所述电极端子的表面露出的第1树脂片、与露出所述第1树脂片的表面的所述电极端子连接的第2布线图形、和将所述第2布线图形间连接起来的贯通导体部，将所述多个基板模块间隔着第2树脂片叠层后一体化，通过所述贯通导体部连接而形成基板模块单元的步骤；以及，
将所述基板模块单元的所述贯通导体部与所述盒体的所述第1布线图形连接起来的步骤。
9.根据权利要求8所述的立体电路装置的制造方法，其特征在于，
所述电子部件，是以一面形成有电极端子的2个电子部件为一对，将所述电子部件的另一面彼此粘接一体化后的接合电子部件。
10.一种立体电路装置的制造方法，其特征在于，包括以下步骤：
在盒体上形成连接端子、控制电路和第1布线图形的步骤；
对具有如下部件的多个基板模块：将在一个面的对置的2边附近形成有电极端子的2个电子部件的另一个面彼此相互错开所述电极端子的位置后粘接并一体化所得到的接合电子部件、埋设所述接合电子部件使所述电极端子露出的第1树脂片、和与露出所述第1树脂片的表面的所述电极端子连接的第2布线图形，将多个基板模块叠层后一体化，通过贯通导体部将不同的所述基板模块间的所述第2布线图形间连接而形成基板模块单元的步骤；以及，
将所述基板模块单元的所述贯通导体部与所述盒体的所述第1布线图形连接起来的步骤。
11.根据权利要求9所述的立体电路装置的制造方法，其特征在于，
形成所述基板模块单元的步骤中，将连续形成多个基板模块的复合树脂片，以所述基板模块为单位进行折叠，使所述接合电子部件对置，并一体化形成，所述基板模块具有：埋设所述接合电子部件的所述第1树脂片；与露出所述第1树脂片的表面的所述电极端子连接的所述第2布线图形；覆盖所述第2布线图形的所述第2树脂片；和，与所述第2布线图形连接、同时露出所述第2树脂片表面的所述贯通导体部。
12.根据权利要求10所述的立体电路装置的制造方法，其特征在于，
形成所述基板模块单元的步骤中，将连续形成多个基板模块的复合树脂片，以所述基板模块为单位进行折叠，使所述接合电子部件对置，并一体化形成，所述基板模块具有：埋设所述接合电子部件的所述第1树脂片；与露出所述第1树脂片的表面的所述电极端子连接的第2布线图形；和与所述第2布线图形连接、同时露出所述第1树脂片表面的所述贯通导体部。
13.根据权利要求9所述的立体电路装置的制造方法，其特征在于，
所述接合电子部件由半导体存储器构成，将2片晶圆的与电极端子形成面相反的面彼此对置，并将所述晶圆上的所述半导体存储器彼此位置对准而粘接后，一起切断来形成。
CNB2005800296137A 2004-09-08 2005-08-31 立体电路装置、使用它的电子机器及其制造方法 Expired - Fee Related CN100539135C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP261091/2004 2004-09-08
JP2004261091 2004-09-08

Publications (2)

Publication Number Publication Date
CN101015057A true CN101015057A (zh) 2007-08-08
CN100539135C CN100539135C (zh) 2009-09-09

Family

ID=36036266

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800296137A Expired - Fee Related CN100539135C (zh) 2004-09-08 2005-08-31 立体电路装置、使用它的电子机器及其制造方法

Country Status (4)

Country Link
US (1) US7768795B2 (zh)
JP (1) JP4424351B2 (zh)
CN (1) CN100539135C (zh)
WO (1) WO2006027981A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811475A (zh) * 2012-11-02 2014-05-21 钰桥半导体股份有限公司 具有背对背内嵌半导体元件及内建定位件的半导体组体板
CN105023901A (zh) * 2015-08-13 2015-11-04 上海航天测控通信研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN106449609A (zh) * 2015-07-30 2017-02-22 联发科技股份有限公司 半导体封装结构及其形成方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5528000B2 (ja) * 2009-04-06 2014-06-25 キヤノン株式会社 半導体装置の製造方法
JP5550252B2 (ja) * 2009-04-06 2014-07-16 キヤノン株式会社 半導体装置の製造方法
WO2010116694A2 (en) 2009-04-06 2010-10-14 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5902102B2 (ja) 2010-02-22 2016-04-13 インターポーザーズ ゲーエムベーハー 半導体モジュールを製造するための方法およびシステム
WO2013121976A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
JP5574068B2 (ja) * 2012-02-17 2014-08-20 株式会社村田製作所 部品内蔵基板
JP6171280B2 (ja) * 2012-07-31 2017-08-02 味の素株式会社 半導体装置の製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
KR102052255B1 (ko) 2013-09-27 2019-12-04 인텔 코포레이션 적층된 반도체 디바이스를 상호연결하는 방법
KR102084540B1 (ko) * 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
FR3042308B1 (fr) * 2015-10-13 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier pour composants microelectroniques
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
TWI700798B (zh) * 2018-07-12 2020-08-01 南韓商三星電子股份有限公司 半導體封裝

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001175834A (ja) 1999-12-17 2001-06-29 Toshiba Corp カード型電子機器およびその製造方法
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
JP4436582B2 (ja) * 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
WO2002028662A1 (fr) * 2000-10-02 2002-04-11 Matsushita Electric Industrial Co., Ltd. Support d'enregistrement de type carte et procede de fabrication dudit support
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
JP2003218319A (ja) 2002-01-18 2003-07-31 Ibiden Co Ltd マルチチップ半導体装置
JP3524545B2 (ja) * 2002-01-23 2004-05-10 松下電器産業株式会社 回路部品内蔵モジュールの製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811475A (zh) * 2012-11-02 2014-05-21 钰桥半导体股份有限公司 具有背对背内嵌半导体元件及内建定位件的半导体组体板
CN106449609A (zh) * 2015-07-30 2017-02-22 联发科技股份有限公司 半导体封装结构及其形成方法
US10256210B2 (en) 2015-07-30 2019-04-09 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105023901A (zh) * 2015-08-13 2015-11-04 上海航天测控通信研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN105023901B (zh) * 2015-08-13 2017-10-24 上海航天电子通讯设备研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法

Also Published As

Publication number Publication date
WO2006027981A1 (ja) 2006-03-16
JP4424351B2 (ja) 2010-03-03
US7768795B2 (en) 2010-08-03
CN100539135C (zh) 2009-09-09
US20080094793A1 (en) 2008-04-24
JPWO2006027981A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
CN100539135C (zh) 立体电路装置、使用它的电子机器及其制造方法
TW511409B (en) Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
CN102037797B (zh) 印刷电路板及其制造方法
TW472330B (en) Semiconductor device and the manufacturing method thereof
CN100505242C (zh) 多层构成半导体微型组件
CN102098876B (zh) 用于电路基板的制造工艺
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
JP4557186B2 (ja) 無線ｉｃデバイスとその製造方法
CN100420018C (zh) 电路模块以及电路模块的制造方法
CN103747616B (zh) 元器件内置模块
KR20100017263A (ko) 전자식 인터페이스 장치 및 그 제조 방법과 시스템
CN102771200A (zh) 多层印刷电路板及其制造方法
CN109478516A (zh) 将电子组件连接至基板
CN116884946A (zh) 嵌入式的无通孔桥接
JP7474251B2 (ja) チップカード用電子モジュール
CN1738512B (zh) 立体电路模块和用其的叠层立体电路模块及其制造方法
US9629249B2 (en) Component-embedded substrate and communication module
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
KR19990076679A (ko) 비접촉식 기술에서 사용하기 위한 칩카드의 제조방법
US20060285301A1 (en) Method for making a pre-laminated inlet
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN100505227C (zh) 半导体封装直接电性连接的基板结构
JPS60142489A (ja) Ｉｃカ−ド

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20150831

EXPY Termination of patent right or utility model